JPH02210831A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 半導体基板の上にエピタキシャル成長させた半導体膜の
表面を陽極酸化する工程を含む半導体装置の製造方法に
関し、 導電性半導体膜における電極の接続位置にかかわらず、
陽極酸化を確実に行わせることを目的とし、 基板上に形成した導電性半導体膜における素子形成領域
または回路形成領域の周囲を絶縁膜により覆うとともに
、該絶縁膜を、上記導電性半導体膜における電極接続領
域の近傍まで延設し、該電極接続領域に電極を接続して
上記導電性半導体膜の上記素子形成領域または回路形成
領域の表面を陽極酸化し、上記導電性半導体膜の上記素
子形成領域または回路形成領域を薄層化する工程を含み
構成する。

〔産業上の利用分野〕

本発明は、半導体装置の製造方法に関し、より詳しくは
、半導体基板の上にエピタキシャル成長させた半導体膜
を陽極酸化する工程を含む半導体装置の製造方法に関す
る。

〔従来の技術〕

半導体膜に不純物を混入する方法としては、半絶縁性半
導体基板上にイオン注入方法により不純物イオンを注入
する第一の方法、ＭＢＥ法によりエピタキシャル成長さ
せる第２の方法、及び液相または気相法によりエピタキ
シャル成長させる第３の方法に大別できる。

第１の方法によれば、不純物濃度及び深さを均一に制御
することができるという利点があるがイオン注入によっ
て半導体膜の結晶性が劣化するといった問題を有する。

また、第２の方法は均一性、結晶性とも問題はないが量
産性が悪くコストが高くなる。

これに対し、第３の方法は、結晶性、量産性に優れ一般
的に広く用いられている。しかし、不純物の分布や膜の
厚さが不均一になり、この半導体膜を用いて半導体装置
を製造した場合、動作電流にばらつきが発生するという
欠点がある。

このため、不純物濃度と膜の厚さの積で近似することに
より動作電流を均一化する手段として、エピタキシャル
法により不純物を混入した半導体膜を成長させた後に、
その導電性半導体膜の表面を陽極酸化して均一な動作電
流を流す動作層を形成することが行われている。

また、ＧａＡｓ　Ｆ　Ｅ　Ｔの場合には、ゲート電極形
成領域のみ動作層となる半導体膜の表面をエツチング除
去してリセスを形成し、その下の半導体膜を所定の厚さ
に薄くすることも行われている。このリセスの形成のた
めのエツチングだけでは、リセスに形成したショットキ
電極による空乏層がリセスの周囲まで広がると、そのリ
セスの周囲の部分の半導体膜の厚さに応じて耐圧が変わ
るので、耐圧が均一になるように、リセスの形成の前に
半導体膜全面を陽極酸化して均一な厚さになるようにし
ている。

陽極酸化は、第４図に示すように、エピタキシャル成長
させた半導体層４０の上方から可視光を照射しながらこ
の半導体層４０に直流電源の陽電極４１を接続し、電界
液の中でその表面を酸化させるものであって、この方法
によれば、半導体層４０表面に発生する空乏層４２の上
部から酸化が進み、酸化された膜４３が厚くなるにつれ
てその空乏層４２も下方に移動することになる。

このため、不純物濃度が均一であって膜厚が不均一な半
導体層４０を陽極酸化する場合には、第４図（ａ）・に
示すように、半導体膜４０のうち最も膜厚が厚い領域Ａ
に陽電極４１を接続すると、半導体膜４０の表面近傍に
一様に空乏層４２が発生して空乏層４２の上部が酸化さ
れることになる。

この場合、膜厚の薄い領域Ｂはど空乏層４２がバッファ
層４５に早く到達して陽電極４１からの電流を遮ること
になるため（第４図（ｂ））、膜厚の薄い領域Ｂでは酸
化が早期に停止する一方（第４図（Ｃ））、膜厚の厚い
領域Ａでは陽極酸化が続行し、酸化膜４３の厚さが増大
することになる。

したがって、陽極酸化された膜４３を除去することによ
り、半導体膜４０の膜厚を均一にすることが可能になる
。

〔発明が解決しようとする！！ｉ！題］しかし、陽極電
極４１を膜厚の薄い領域Ｂに接続した場合には、第５図
に見られるように、膜厚の薄い領域Ｂにおいては空乏層
４２が短時間でその底部のバッファＮ４５に達すること
になるために、陽電極４１から膜厚の厚い領域Ａへの電
流の流れはその空乏層４２によって阻止されることにな
り、膜厚の厚い領域Ａの酸化を早期に停止させる結果、
膜厚を均一にすることができなくなるといった問題が発
生する。

もとより、膜厚の厚い部分に陽電極を接続すれば良いが
、非破壊状態で最も膜厚の厚い位置を発見するのは不可
能である。

本発明は、このような問題に鑑みてなされたものであっ
て、陽電極の接触位置にかかわらず陽極酸化を完全に行
わせることができる半導体装置の製造方法を提供するこ
とを目的とする。

〔課題を解決するための手段〕

上記した課題は、基板３上に形成した導電性半導体膜１
における素子形成領域または回路形成領域６の周囲を絶
縁膜４により覆うとともに、該絶縁膜４を、上記導電性
半導体膜１における電極接統領域７の近傍まで延設し、
該電極接続領域７に電極８を接続して上記導電性半導体
膜１の上記素子形成領域または回路形成領域６を陽極酸
化し、上記導電性半導体膜の上記素子形成領域または回
路形成領域６を薄くする工程を有することを特徴とする
半導体装置の製造方法により解決する。

〔作　用〕

本発明において、導電性半導体膜１のうちの素子形成領
域又は回路形成領域６の周囲を絶縁膜４により覆うとと
もに、この絶縁膜４を電極接続領域７に延設するように
しているために、絶縁膜４が形成された領域にある導電
性半導体膜１を通して電極８から素子形成領域又は回路
形成領域６に常時電流を流すことができることになる。

この結果、導電性半導体ｌＩ２１のうち最も膜厚の薄い
領域に電極８で接続したり、最も不純物濃度の低い領域
に電極８を接続しても、膜厚の厚いｆＩＩ域や不純物濃
度の高い領域の陽極酸化を確実に行うことが可能になる
。

〔実施例〕

（ａ）発明の一実施例の説明 第２図は、陽極酸化の対象となる円板状の半導体ウェハ
を示す平面図と断面図であって、図中符号１は、ノンド
ープ化合物半導体のバッファＮ２を介して半絶縁性半導
体基板３の上にエピタキシャル成長されたｎ型の半導体
膜で、このｎ型半導体膜１は、気相法、液相法等によっ
て形成されたガリウム砒素（ＧａＡｓ）等の化合物半導
体からなり、その中に含有するシリコン（Ｓｉ）等の不
純物は膜成長と同時に均一に混入するように形成されて
いる。

次に、上記した半導体ウェハを用いた本発明の一実施例
を第１．２図に基づいて説明する。

まず、ｎ型半導体膜１の上に気相成長法により二酸化シ
リコン（Ｓｉｎｇ）膜４を形成するとともに、このＳｉ
Ｏ２膜４の上にレジスト５を塗布する。そして、このレ
ジスト５を露光処理、現像処理し、ｎ型半導体膜１内方
の複数の半導体素子形成領域６及びｎ型半導体１１！Ｊ
１周縁に設けた電極接続領域７の上方にレジスト５の窓
を形成した後（第１図（ａ））、このレジスト５をマス
クとして弗酸系エツチング液によりＳｉＯ□膜４をエツ
チングすると、半導体素子形成領域６の周囲に５ｉ０２
膜４が残存するとともに、電極接続領域７からｎ型半導
体膜１が露出することになる（第１図（ｂ））。

次に、レジスト５を除去した後に、第１図（ｃ）に示す
ように、ｎ型半導体基板１の電極接続領域７にクリップ
状の陽電極８を接続した状態で、酒石酸水溶液にプロピ
レングリコールを加えた電界液９に半導体基板３を浸漬
する。

そして、上記した陽電極８に直流電源ｌＯの正極を接続
するとともにミ電界液９に浸漬したプラチナよりなる陰
電極１１を直流電源１０の負極に接続する。

この状態で、第１図（ｄ）に示すようにＳｉＯ□膜４の
上方から可視光を照射すると、その表面に空乏層１２が
発生し、電界液９に浸されたその半導体素子形成領域６
においては、その表面から酸化が進行してＧａ２Ｏ３，
ＡｓＯ□の酸化膜１３が生成され、時間の経過とともに
その厚みが増し、これにともなって空乏１１１２がバッ
ファ層２方向に移動することになる（第１図（ｅ））。

ところで、ＳｉＯ□膜４により覆われたｎ型半導体膜１
の領域ではその表面が酸化せず、その下の空乏Ｗ４１２
がバッファＭ２まで達することはないために、この領域
を通して各半導体素子形成領域６に常時電流を供給でき
ることになる。

この結果、ｎ型半導体膜ｌのうち膜厚が薄い領域Ｂにお
いては、その下の空乏層１２により電流の流れが遮られ
て陽極酸化が停止する場合であっても、ＳｉＯ□膜４が
形成された領域を通って陽電極８から膜厚の厚い領域Ａ
に電流が流れることになり、その領域Ａにおける陽極酸
化は、空乏層１２がバッファ層２に達するまで行われる
ことになる（第１図（ｆ））。

したがって、素子形成領域６における酸化されないｎ型
半導体膜１の膜厚は均一となる。

この段階で、ｎ型半導体膜１上層の酸化膜１３を２０％
濃度の塩酸によって選択的に除去するとともに、ＳｉＯ
□ＩＦＪ４をフォトエチング法等により除去する（第１
図（ｇ））。

陽極酸化により膜厚が均一化されたＧａＡｓ　ｎ型半導
体膜１では、キャリア分布が均一になるため、この上に
ＡｕＧ５／Ｎｉ／Ａｕによってソース、ドレイン電極を
形成し、＾ｌによってゲート電極を接合すれば、特性の
均一なＧａＡｓショットキー接合型のＦＥＴが形成され
ることになる。

なお、この実施例では、半導体素子形成領域６の周囲に
絶縁膜を形成して陽極酸化をするものであるが、半導体
素子形成領域６と配線形成領域を含む半導体回路形成領
域の周囲に絶縁膜を形成して半導体回路形成領域を陽極
酸化してもよい。

（ｂ）本発明のその他の実施例の説明 上記した実施例は、ｎ型半導体膜ｌ中の不純物濃度が均
一な場合について説明したが、不純物濃度が不均一に形
成されたｎ型半導体膜を陽極酸化する場合には、第３図
（ａ）に示すように、陽極酸化の際にｎ型半導体膜２１
に発生する空乏層２５の厚さは不純物濃度が高い領域Ｃ
では薄くなるため、第３図（ｂ）に示すように陽極酸化
される深さが増して酸化膜２６が厚くなり、不純物濃度
が薄い領域りに比べて酸化されない膜の厚さが薄くなる
。

この結果、陽極酸化を終えた状態では第３図（ｃ）に示
すように、半導体素子形成領域または半導体回路形成領
域のｎ型半導体膜２１の膜厚が各領域毎に不均一となる
が、そのキャリア数は面方向に対してほぼ均一に分布す
ることになるため、ここに形成される半導体装置の動作
特性を均一にすることが可能になる。

なお、図中符号２２はバッファ層、２３は半絶縁性半導
体基板、２４はＳｉＯ□膜、２８は陽電極を示している
。

ところで１、以上述べた２つの実施例は、膜厚が不均茅
純物濃度が不均一な場合について説明したが、双方とも
不均一な場合にも同様な現象が生じ、不純物の分布は面
方向に対してほぼ均一となる。

また、上記した実施例では、半導体素子または回路を形
成しない領域をＳｉ０ｇ膜４．２４により覆ったが、窒
化膜、ＰＳＧ膜、フォトレジストその他の絶縁膜により
覆うこともできる。

さらに、上記したｎ型半導体層ｌ、２１をＧａＡｓによ
り形成したが、＾ｌＧａＡｓ、　ＩｎＧａＡｓ等の化合
物半導体により形成する場合にも上記実施例を適用する
ことができる。

〔発明の効果〕

以上述べたように本発明によれば、半導体膜のうち素子
形成領域又は回路形成領域の周囲を絶縁膜により覆うと
ともに、この絶縁膜を電極接続位置に延設するようにし
たので、絶縁膜が形成された領域の半導体膜を通して複
数の半導体形成領域に常時Ｍ、流を流すことができるこ
とになり、陽極電極の接続位置を任意としても、陽極酸
化を確実に行うことが可能になる。

【図面の簡単な説明】

第１図（ａ）〜（ｇ）は、本発明の一実施例を断面で示
した工程図、 第２図（ａ）、（ｂ）は、半導体ウェハの一例を示す平
面図と断面図、 第３図（ａ）〜（ｃ）は、本発明のその他の実施例を断
面で示した工程図、 第４図（ａ）〜（ｄ）は、従来方法の第１の例を示す断
面図、 第５図（ａ）、（ｂ）は、従来方法の第２の例を示す断
面図である。 （符号の説明） １．２１・・・ｎ型半導体ｌ！Ｊ（導電性半導体膜）、
２．２２・・・バッファ層、 ３．２３・・・半絶縁性半導体基板、 ４．２４・・・Ｓｉ０ｇ膜（絶縁Ｉｔ’り、５・・・レ
ジスト、 ６．２６・・・半導体素子形成領域、 ７・・・電極接続領域、 ８・・・陽電極、 ９・・・電界液、 １０・・・直流電源、 １１・・・陰電極、 １２゜ ２５・・・空乏層、 １３・・・酸化膜。

Claims (1)

1. 【特許請求の範囲】 基板上に形成した導電性半導体膜における素子形成領域
   または回路形成領域の周囲を絶縁膜により覆うとともに
   、 該絶縁膜を、上記導電性半導体膜における電極接続領域
   の近傍まで延設し、 該電極接続領域に電極を接続して上記導電性半導体膜の
   上記素子形成領域または回路形成領域の表面を陽極酸化
   し、上記導電性半導体膜の上記素子形成領域または回路
   形成領域を薄層化する工程を有することを特徴とする半
   導体装置の製造方法。