JPH02210841A - 電界効果トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 微細ゲート長の電界効果トランジスタに関する。

〔従来の技術〕

ゲート長が短くなるに従って、ゲート抵抗の増大が問題
となり、Ｔ形ゲートやＹ形ゲートといった。いわゆるマ
ツシュルーム形状のゲートの採用が不可避となりつつあ
る。

その製法の一つとしてゲート先行の自己整合ブロセスが
ある。

特開昭６２−２４５６７９号公報には、ゲートを複数の
金属層で形成し、上層の金属層をマスクとして。

下層をオーバーエツチングし、サイドエッチによって下
層ゲートを形成する方法が論じられており。

又、特開昭６０−１６０６７１号公報にはイオン注入で
改質した金属層をマスクとして、サイドエッチを行う方
法が論じられている。特開昭６１−２４５８０号におい
て耐熱性ゲート上に低抵抗材料層をメツキする方法が論
じられている。

〔発明が解決しようとする課題〕

前記従来技術では、サイドエツチングというばらつきの
大きいプロセスを用いるので下層のゲート長のばらつき
が大きく、ＦＥＴ特性も大きくばらつく、又、下層のゲ
ートが上層のゲートを支えるので、重心を下げる為に上
層ゲートを下層ゲートに対して余り大きくすることがで
きないという問題がある。

イオン注入が改質した金属層を用いる方法は、ゲート材
料が限定され、しかもプロセスの再現性が問題となる。

そこで１本発明の他の目的は不安定なサイドエツチング
を利用せずに、ゲート先行の自己整合法でマツシュルー
ム形ゲートの電界効果トランジスタの製造方法を提供す
ることにある。

また、耐熱性ゲート上に低抵抗材料層をメツキする前記
従来技術では、高濃度不純物質（ｎ十層）が第１の金属
膜を被着する時と、その第１の金属膜を除去する時とで
素子領域は２回以上露出され、汚染やダメージが入り易
い、そこで１本発明の他の目的はｎ÷層の露出の少ない
製造方法を提供することにある。

〔課題を解決するための手段〕

本発明はゲート先行の自己整合法でマツシュルーム形の
ゲートを実現する為に、微細なゲート長の耐熱性ゲート
の上に低抵抗の第２の耐熱性金属を重ねる。

重ね合わせを自己整合的に行なわせる為、上段の微細ゲ
ートに絶、Ｖ膜を被せ、その上にホトレジストを被せて
エッチバックを行ない、ゲート上の絶縁膜を露出させ、
露出させた絶縁膜を削って前記ゲートを露出させ、第２
のゲートとの重ね合わせを可能としたものである。

前記第２のゲートは、下段のゲートと側面の絶縁膜とに
よって支えられるので、下段のゲートのみで支える場合
に比べて寸法を大きくすることを可能としたものである
。

〔作用〕

下段のゲートは、半導体表面に被着した耐熱性金属、及
びその硅化物、或いは窒化物をゲートの形状に加工して
形成するので、開口を用いるパターン反転法よりもゲー
ト長を微細にしやすく、ゲートと能動層とのコンタクト
不良も生じにくい。

上段のゲートは、下段のゲートと絶縁膜の上に堆積させ
るので、下段のゲートのみで支える従来の方法に比べて
、上段のゲートを大きくすることが可能となり、ゲート
抵抗を更に下げることが可能となる。

下段のゲートに被せた絶縁膜を使って、エッチバックと
ウェットエッチを行うことで絶縁膜の中から下段のゲー
トを露出させ、上段のゲートとの重ね合わせを可能とす
る。

本発明によって、耐熱ゲートを用いる自己整合プロセス
でも、下層ゲートによるゲート抵抗の小さい電界効果ト
ランジスタの作製が可能となる。

〔実施例〕

第１図（ａ）〜（ｆ）に本発明の一実施例として、Ｙ字
形ゲートをもったＧａＡｓＭＥＳＦ″ＥＴの製造方法を
示す。

Ｇ　ａ　Ａ　ｔｘ基板（図示略）に、イオン打込みを行
なって、キャップ膜として５ｉＯｚ（図示略）を被せ、
活性化アニールを行なって能動層３を形成し、その上に
スパッタ蒸着でＷＳｉ（タングステンシリサイド）を約
２００ｎｍ堆積させ、ＮＦｓガスによるドライエツチン
グによって、ゲート１を加工する。ゲート長は約０．２
　　μｍである。

その上に、常圧ＣＶＤ　（化学気相成長法）で５ｉＯｉ
５を約３００ｎｍ堆積し、ハレーション防止レジスト７
を約１μｍ塗布する（ａ）。

次に、エッチバック法によって、ゲート１上の５ｉＯｚ
５を産出させる（ｂ）、ドライエッチのガスはＣｚＦ＠
：　ＣＨＦ５：　Ｏｘが３：５：２の混合ガスを用いる
。

残ったレジスト７をマスクとして、ＣｚＦｅとＣＨＦ　
ａの混合ガスで露出した５ｉＯ１５を異方性ドライエツ
チングして、ゲート１を露出させ。

レジスト７を除去した後、上段のゲートとしてＷ（タン
グステン）２をスパッタ蒸着で約２００ｎｍ被着する（
Ｃ）。

この上に、ＳＯＧ　（スピン　オン　グラス：５ｐｉｎ
　Ｏｎ　Ｇｌａｓｓ）　９を約１５０ｎｍ塗布して、リ
フローさせた上に、レジスト７′を約１μｍｍｌ布して
ドライエツチングを行い、上段ゲート２が露出する所で
止める（ｄ）、エツチングのガスには、Ｃ２Ｆｇｇ　Ｃ
ＨＦａ、Ｏｘの混合ガスを用いる。このときレジスト７
′は図（ｄ）のように窪みに残っていてもよいし、残っ
ていなくてもよい。

下段ゲート１上の上部に残った５ＯＧ９をマスクとして
、上段ゲート２をドライエツチングする（ｅ）。

エツチングガスにはＣＦ　＆　＋　Ｈｚ混合ガスを用い
る。

上段ゲート２をマスクとして、ドライエツチングによっ
て５ｉＯｚ５を削る。エツチングガスはＣｚＦｅとＣＨ
Ｆａの混合ガスを用いる。

上段ゲー”ト２をマスクとして、Ｓｉ＋イオンを７５Ｋ
ａＶ５Ｘ１０”ｃａ−”の条件で打込んで、ソース・ド
レインのｎ十層４を形成し、キャップ膜（図示時）を被
せて、８００℃１５分で活性化アニールを行なって、キ
ャップ膜を除去した後、オーミック電極６を形成する（
ｆ）。

この後、配線工程を行なって本発明は完成する。

上記（ａ）の工程で、下地ゲート１をマスクとして、Ｓ
ｉ＋イオンを７５ＫａＶＩＸＩＯ工８ａ１″″二打込ん
でｎ′層を形成して、ＬＤＤ　（ライトリドープト　ド
レイン：　Ｌｌｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）
構造とすることも可能である。

（ｆ）の工程では、上段ゲート２をマスクとして５ｉＯ
ｉ５を削った後、ＳｉＯ工５をマスクとして、ＭＯＣＶ
Ｄ　（有機金属気相成長法）による選択エピタキシャル
成長法でｎ◆−Ｇ　ａ　Ａ　ｓ　４を形成することも可
能である。

（ｆ）の工程で露出した能動層３に高濃度にドープした
ＩｎＧｇＡｓをノン・アロイオーミックとして選択成長
させることも可能である。

又、上層、下層のゲートとも複層構造のゲート材料を用
いることも可能である。

本発明において、ＧａＡｓ以外の半導体を利用すること
は可能であり、又、ＭＥＳＦＥ！Ｔ　（メタル　セミコ
ンダクタ　フィールド　エフェクト　トランジスタ：　
Ｍｅｔａｌ　Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ
　ａｆｆｅｃｔτｒａｎｉｉｉｓｔｏｒ）以外にも、　
ＭＩＳＦＥ！Ｔ（メタル　インシュレータ　セミコンダ
クタ：　Ｍｅｔａｌ　ＩｎｓｕｌａｔｏｒＳｅｍｉｃｏ
ｎｄｕｃｔｏｒ　ＦＥＴ）やＤＭＴ（ドープトチャネル
：　Ｄｏｐｅｄ−ｃｈａｎｎｅｌ　ＭＩＳ　１ｉｋｅ　
Ｔｒａｎｓｉｓｔｏｒ）や。

ＩＧＦＥＴ（インシュレーテッドゲート：Ｉｎ５ｕｌａ
ｔａｄＧａｔｅ　Ｆ　Ｅ　Ｔ　）等にも適用可能である
。

第２図（ａ）〜（ｅ）に、本発明の他の実施例を示す。

図（ａ）、（ｂ）の工程は第１図と同じであるが。

５ｉ（）ａ５の膜厚は約４００ｎｍとする。

図（ｃ）でレジスト７を塗布した後、再びエッチバック
を行なって上段のゲート２の不必要部分を除去し、レジ
スト７を除去する（ｄ）。

以後の工程は第１図の場合と同じで、本実施例によるＧ
ａＡｓＭＥＳＦＨＴが完成する（ｅ）。

第３図（ａ）〜（ｆ）は、本発明の他の実施例を示す。

（ａ）、（ｂ）　、までの工程は第１図の場合と同じで
あるが、ホトレジスト７をマスクとして、ドライエツチ
ングで５ｉＯｚ５を削って下段のゲート１を露出させ（
Ｃ）、ホトレジスト７を残したまま、上段のゲートとし
てＷ（タングステン）２を約２００ｎｍスパッタ蒸着に
よって被着する（ｄ）。

リフトオフ工程によって、レジスト７とその上のタング
ステン２を除去し、上段のゲートをマスクとして５ｉＯ
ｚ５を削る（ｅ）。

残った５ｉＯｚ５をマスクに、ＭＯＣＶＤでｎ＋　−Ｇ
　ａ　Ａ　ｓ　４を選択成長させて、オーミック電極６
を形成し、本実施例によるＧａＡｓＭＥＳＦＥＴは完成
する（ｆ）。

本実施例で、上段のゲート２に、Ｔ　ｘ　＠　Ａ　Ｑ　
ｅＡｕ等を用いることは可能である。

〔発明の効果〕

本発明によって、微細ゲート長でもゲート抵抗が小さい
電界効果トランジスタを製造できるようになる効果があ
る。

下段のゲートは全面に被着したゲート金属を加工して形
成するので、パターン反転の場合よりも微細なゲートの
加工が容易で、コンタクト不良も大きく低減できる効果
がある。

上段のゲートは、エッチバックを利用することで自己整
合的に下段のゲートと重わることができる効果がある。

【図面の簡単な説明】

第１図乃至第３図は本発明の実施例のＧａＡｇＭＩＥＳ
ＦＥＴの製造工程を示す要部断面図である。 １・・・ゲート（ＷＳｉ）、２・・・ゲート（Ｗ）、３
・・・能動層、　４−　ｎ　＋　−Ｇ　ａ　Ａ　ｍ、５
−　Ｓ　ｉ　Ｏｘ、　６オーミツク電極、７，７′・・
・レジスト、８・・・ホトレジスト、９・・・ＳＯＧ。 第 ！ 図

Claims (1)

1. 【特許請求の範囲】 １、第１の耐熱性ゲート上に絶縁膜を被着する工程と、
   該絶縁膜上に有機物質を被着する工程と、該第１の耐熱
   性ゲートの上方のみ該有機材料を除去する工程と、該有
   機物質を除去した領域を削って該第１の耐熱性ゲートを
   露出させる工程と、露出した該第１の耐熱性ゲート上に
   第２の金属を被着することを特徴とする電界効果トラン
   ジスタの製造方法。 ２、請求項第１項記載の方法において、上記第１の耐熱
   性ゲートの上方のみ上記有機物質を除去する工程が、エ
   ッチバック法であることを特徴とする電界効果トランジ
   スタの製造方法。 ３、請求項第１項、第２項記載の方法において、上記第
   ２の金属上に有機物質を被着し、該有機物質を上記第１
   の耐熱性ゲート上方のみ残す工程と、該残った有機物質
   をマスクとして該第２の金属の加工を行うことを特徴と
   する電界効果トランジスタの製造方法。 ４、請求項第１項、第２項記載の方法において、上記第
   ２の金属をリフトオフ法によつて上記露出した該第１の
   耐熱性ゲートに被着することを特徴とする電界効果トラ
   ンジスタの製造方法。 ５、請求項第１項乃至第４項記載の方法において、上記
   第１の耐熱性ゲート、或いは第２の金属のいずれか、又
   は両方に複数の材料を重ねたものを用いたことを特徴と
   する電界効果トランジスタの製造方法。