JPS6336579A - シヨツトキゲ−ト電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明はショットキゲート電界効果トランジスタに関
し、さらに詳細にいえば、Ｇａ　ＡＳからなる半絶縁性
基板の上に形成されるショットキゲート電界効果トラン
ジスタに関する。

〈従来の技術〉 従来からＱａ　Ａｓ雷界効果トランジスタ（以下Ｇａ　
Ａｓ　ＭＥＳＦＥＴと略称スル）ノヨウニ、Ｇａ　Ａｓ
基板をベースとする半導体装置においては、ショットキ
ゲート電極のみならず、ソース電極ミドレイン電極等の
オーミック電極を形成することが必要であり、このよう
なオーミック電極を形成するために、第４図に示す製造
方法が採用されていた。

即ち、Ｑａ　Ａ３基板（２１）の表面に活性層（２２）
を形成した後、所定形状のフォトレジスト（２３）を形
成する（同図Ａ参照）。そして、同図８に示すように、
上記フォトレジスト（２３）をマスクとして不純物とな
り得るイオン（例えばＳｉ）を注入し、熱処理を施すこ
とにより、ｎ＋層（２４）を形成する。

その後、ｎ＋層（２４）の上面にオーミック電極となり
得る金属層を形成して、合金化処理を施すことによりオ
ーミック電極（２５）を形成しく同図Ｃ参照）、最後に
、同図りに示すように、両オーミック電極（２５）同士
の中間位置にショッ１−キゲート電極（２６）を形成す
ることにより、半導体装置の一種としてのＧａ　Ａｓ　
ＭＥＳＦＥＴを得ることができる。

即ち、上記の製造方法によりＱａ　ＡＳ　ＭＥＳＦＥＴ
を製造することにより、オーミック電極（２５）の下部
にｎ”＠（２４）が形成された状態になるので、ソース
抵抗を減少させることができ、Ｇａ　ＡＳ　ＭＥＳＦＥ
Ｔとして良好な特性を有するものを提供できることにな
る。

〈発明が解決しようとする問題点〉 上記の製造方法においては、０１層（２４）を形成する
ために熱処理を行なうことが必要である他に、オーミッ
ク電極（２５）を形成するために合金化という゛熱処理
を行なうことが必要であり、製造工程が全体として複雑
化するという問題がある。

また、合金化処理を施した場合におけるオーミック電極
は一般的にばらつきが多く、表面が不均一になってしま
うので、その後に行なわれる配線パターンの形成が困難
であり、表面の不均一性に起因して配線切れ等が発生す
る可能性が高いという問題もある。そして、この問題は
、集積度を向上させるための多層配線を行なう場合に特
に顕著になる。

〈発明の目的〉 この発明は上記の問題点に鑑みてなされたものであり、
オーミック電極のばらつきがないとともに、配線パター
ンの形成を簡単に行なうことができ、しかも製造工程を
簡素化することができるショットキゲート電界効果トラ
ンジスタを提供することを目的としている。

く問題点を解決するための手段〉 上記の目的を達成するための、この発明のショットキゲ
ート電界効果トランジスタは、Ｇａ　Ａｓからなる半絶
縁性基板の所定位置にショットキゲート電極が形成して
あるとともに、ショットキゲート電極に近接する位置ま
で、Ｇａ　Ａｓ基板の内部から表面に向けてＩｎ組成が
次第に大きくなるｌ　ｎ　　Ｇａ　（１−ｘ）　Ａｓ　
ｆｆｌを形成し、■ｎｘＧ　ａ　（１−Ｘ）　Ａ　Ｓ　
Ｐ！Ｉの表面にオーミック電極が形成してある。

但し、上記オーミック電極としては、ノンアロイコンタ
クトで形成できる金属（例えばＰｔ／Ｔｉ　／Ａｕ　）
であってもよく、或は、ＩｎｘＧａ　　−Ａｓ層の上の
Ｉｎ層であってもよい。

（１ｘ） く作用〉 以上の構成のショットキゲート電界効果トランジスタで
あれば、Ｇａ　Ａｓからなる半絶縁性基板の所定位置に
ショットキゲート電極が形成してあるとともに、ショッ
トキゲート電極に近接する位置まで、ＧａＡｓ基扱の基
極から表面に向けてＩｎ組成が次第に大きくなるＩ　ｎ
　　Ｇ　ａ　（１−ｘ−）Ａｓｆｆ１を形成し、Ｉ　ｎ
　　Ｇａ　（１−ｘ）　Ａｓ　層の表面にオーミンク電
極が形成してあるので、オーミック電極を形成するため
の合金化処理を行なう必要が全くなく、オーミック電極
の特性のばらつき、表面の不均一が発生しない。

但し、上記オーミック電極としては、ノンアロイコンタ
クトで形成できる金属（例えばＰｔ／Ｔｉ　／ＡＵ　＞
であっても、或は、ＩｎＸ　””　（１−ｘ）Ａｓ層の
上のＩｎ層であっても、同様に合金化処理を行なう必要
が全くなく、オーミック電極の特性のばらつき、表面の
不均一が発生しない。

特に後者の構成のショットキゲート電界効果トランジス
タは、（ｎの蒸着層の厚みを大きくするだけで、Ｉｎ層
の形成工程を特別に行なうことなくオーミック電極を形
成することができる。

〈実施例〉 以下、実施例を示す添付図面によって詳細に説明する。

第１図Ａ−Ｅはこの発明のショットキゲート電界効果ト
ランジスタを製造する工程の一実施例を示す図である。

先ず、第１図Ａに示すように、Ｇａ　Ａｓ　ｌ板（１）
の所定位置に、選択イオン注入法により不純物となり得
るイオン（例えばＳｉ”）を打込み、動作層となり得る
層（２′）を形成する。

次いで、同図Ｂに示すように、保護膜として例えばＳ　
ｉ　Ｎ　、　Ｓ　ｉ　Ｏ２等（図示せず）をプラズマＣ
ＶＤ法により所定厚み（例えば、０．３〜０．５μｍ）
だけ形成した後、通常のフォトリソグラフィを用いてシ
ョットキゲート電極領域を含む所定形状のレジストパタ
ーン（４）を形成する。このレジストパターン（４）は
、後述するショットキゲート電極長よりもやや長い形状
に形成され、後述するｌｎイオンの注入領域がショット
キゲート電極（６）と接触することを防止する。

そして、同図Ｃに示すように、レジストパターン（４）
をマスクとして選択イオン注入法によりｌｎおよび３ｉ
イオンを打込む（イオン注入条件としては、例えば、ｉ
ｎについては加速電圧を１５０１６〜１７ 〜２００Ｋｅｖ１注入吊をｌＸｌ０　　　　Ｊ、Ｓｉに
ついては加速電圧を１５０〜２００ＫｅＶ。

注入量を１Ｘ１０１３４に定める）ことにより、高濃度
不純物層域となり得る層を形成し、次いで、例えばＮ２
ガス中８００℃で２０分間アニールすることにより、打
込まれた不ＩＫ＋物イオンを活性化し、動作層（２）、
および高濃度不純物領域としてのＩｎ　　Ｇａ　（１−
ｘ）　Ａｓ層（５）を形成する。

その後、同図りに示すように、上記保！ｉ！膜を除去し
、ソース電極領域、ドレイン電極領域を通常のフォトリ
ソグラフィ技術によりパターニングし、Ｉｎ　　Ｇａ　
（，１−ｘ）　Ａｓとオーミック接触ヲ’１ｆｌｒｔル
金属材料（例えばＡｕ　Ｇｅ　、Ｔｉ　／Ｐｔ　／Ａｕ
等）を従来公知の方法により蒸着し、リフトオフ法によ
り不必要な領域の金属材料を除去することにより、オー
ミック電極〔刀としてのソース電極、およびドレイン電
極を形成することができる。

そして、同図Ｅに示びょうに、Ｑａ　Ａｓとショットキ
接触を有する電極材料（例えばＷＳｉ）を従来公知の方
法により所定の厚さに形成し、通常のフォトリソグラフ
ィを用いて形成され、かつショットキゲート電極領域に
対応するレジストパターンをマスクとして、反応性イオ
ンエツチング（ＲＩＥ）法により電極材料を加工し、シ
ョットキゲート電極（６）を形成することによりＭＥＳ
ＦＥＴを得ることができた。

そして、上記の工程により得られたＭＥＳＦＥＴにおい
ては、高濃度不純物領域（５１としてのＩ　ｎ　　Ｇ　
ａ　（１−ｘ）　Ａ　３層が、Ｇａ　ＡＳ基板内部から
表面に向かってｌｎ組成が次第に大きくなる状態であり
、Ｇａ　ＡＳよりも＃制帯幅が小さくなりているので、
合金化処理を行なうことなく金属材料とのオーミック接
触をとることができる。また、Ｉ　ｎ　　Ｇ　ａ　（１
−ｘ）　Ａ　ｓはＧａ　Ａｓより電子移動度が高いので
、ソース抵抗、およびドレイン抵抗を小さくすることも
できる。

尚、保護膜の厚み、およびｌｎイオンの注入条件を上記
のように設定したのは、Ｉｎイオンを打込んだ場合の濃
度分布が、第２図に示すように、表面からやや内部に入
った場所で最大になり、それより深くなると徐々に減少
するからであり、上記のように各種条件を設定すること
により、表面においで最も高い濃度となるようにするこ
とができる。

また、上記のようにして得られたＭＥＳＦＥＴは、オー
ミック電極（７）を形成するために合金化処理を全く行
なっていないので、組成のばらつき、表面の不均一等を
確実に防止し、その後の配線作業を簡素化することがで
き、ひいては多層配線をも簡単に、かつ信頼性が高い状
態で行なうことができる。

第３図Ａ〜Ｆはこの発明のショットキゲート電界効果ト
ランジスタを製造する工程の他の実施例を示す図である
。

先ず、公知の方法で動作層（１３’）が形成されたＧａ
　Ａｓ基板（１１）の表面にショットキゲート電極とな
り得る金属（１６’＞　（例えばＷＳｉ等）を形成し、
フォトレジスト（１４）をマスクとしてイオンエツチン
グ等を行なうことにより、不要部分の金属を除去する。

そして、第１図へに示すように、選択イオン注入法によ
り不純物となり得るイオン（例えばＳｉ＋）を打込み、
高濃度不純物層となり得る層（１３’）を形成する。尚
、上記金属（１６’）は、ショットキゲート電極長より
もやや長く形成することにより、後述するＩｎ蒸着層（
１３）がシヨツー・キグート電極（１６）と接触するこ
とを防止している。

次いで、同図８に示すように、上記金ｒｒＡ（１６’）
、およびフォトレジスト（１４）をマスクとしてＩｎを
所定厚み（例えば３００八程度）に蒸着し、同図Ｃに示
すように上記金属（１６’）をサイドエッチすることに
より、ｉｎ蒸Ｗｌｌ（１３）からやや離れた状態でショ
ットキゲート電極（１６）を形成し、同図りに示すよう
に、上記ショットキゲート電極（１６）の上に残留する
フォトレジスト（１４）を除去する。

その後、同図Ｅに示すように、保護膜（１２）として例
えばＳｉＮ等（図示せず）をプラズマＣＶＤ法により所
定厚み（例えば、０．３〜０．５μｍ）たけ形成した後
、例えばＮ２ガス中８００℃で２０分間アニールするこ
とにより、Ｉｎを拡散させてｉｎ　　Ｑａ　（１−Ｘ）
　Ａｓ層（１５）を形成するとともに、打込まれた不純
物イオンを活性化して高濃度不純物層（１３″′）を形
成づ゛る。

゛その後、同図Ｆに示すように、上記保護膜（１２）を
除去し、ソース電極領域、ドレイン電極領域を通常のフ
ォトリングラフィ技術によりパターニングし、ＧａＡｓ
とオーミック接触を有する金属材料（例えばＡｌｌ　Ｑ
ｅ　、Ｔｉ　／Ｐｔ　／Ａｕ等）を従来公知の方法によ
りＭ！し、リフトオフ法により不必要な領域の金属材料
を除去することにより、オーミック電極（１７）として
のソース電極、およびドレイン電極を形成することがで
きる。

そして、上記の工程により得られたＭＥＳＦＥＴにおい
ては、上記第１図の工程により得られたＭＥＳＦＥＴと
同様に、高濃度不純物領域としてのＩｎ　　Ｇａ　（１
−ｘ）　Ａｓ層（１５）が、Ｇａ　Ａｓ　Ｗ＝板内部か
ら表面に向かってＩｎ組成が次第に大きくなる状態であ
り、Ｑａ　ＡＳよりも禁制帯幅が小さくなっているので
、合金化処理を行なうことなく金属材料とのオーミック
接触をとることができる。

また、ソース抵抗、およびドレイン抵抗を小さくするこ
ともできる。

尚、Ｉｎ蒸着層（１３）の厚みを充分に大きくすれば、
表面はＩｎ　　Ｇａ　（１−ｘ）　Ａｓではなく、Ｉｎ
のままになるので、そのままオーミック電極（１７）と
して使用することができる。但し、ｌｎは融点が約１６
０℃程度であり、比較的低いのであるから、余り高温の
雰囲気中で使用される場合には不適当であるが、比較的
定温の雰囲気中で使用される場合には充分に実用化可能
である。

また、上記のようにして１？７られたＭＥＳＦＥＴも、
オーミック電極（１７）を形成するために合金化処理を
全く行なっていないので、組成のばらつき、表面の不均
一等を確実に防止し、その後の配線作業を簡素化するこ
とができ、ひいては多層配線をも簡単に、かつ信頼性が
高い状態で行なうことができる。

〈発明の効果〉 以上のようにこの発明は、ショットキゲート電界効果ト
ランジスタのソース電極、およびドレイン電極が、合金
化処理を全く行なうことなく形成されたオーミック電極
であるから、オーミック電極のばらつきを解消すること
ができるとともに、表面を均一化することができ、配線
パターンの形成を簡単に行なうことができるとともに、
配線パターンの断線等を効果的に防止することができ、
さらには、製造のための工程を簡素化することができる
という特有の効果を奏する。

【図面の簡単な説明】 第１図はこの発明の半導体装置の製造方法を説明する図
、 第２図は注入された）ｎの濃度分布を説明する図、 第３図はこの発明の半導体装置の製造方法の他の実施例
を説明する図、 第４図は従来方法を説明する図。 （１］（１１）−Ｇａ　ＡＳ基板、 （５］（１５）・・・高濃度不純物領域としてのＩｎｘ
Ｇａ　（１−、）ＡＳ層、 ＋６１（１６）・・・ショットキゲート電極、＋７１（
１７）・・・オーミック電極 第２図 第４図

Claims (1)

1. 【特許請求の範囲】 １、ＧａＡｓからなる半絶縁性基板の所定 位置にショットキゲート電極が形成して あるとともに、ショットキゲート電極に 近接する位置まで、ＧａＡｓ基板の内部 から表面に向けてＩｎ組成が次第に大き くなるＩｎ＿ｘＧａ＿（＿１＿−＿ｘ＿）Ａｓ層を形成
   し、Ｉｎ＿ｘＧａ＿（＿１＿−＿ｘ＿）Ａｓ層の表面に
   オーミック電極が形成してあることを特徴とす るショットキゲート電界効果トランジス タ。 ２、オーミック電極がノンアロイコンタク トで形成されている上記特許請求の範囲 第１項記載のショットキゲート電界効果 トランジスタ。 ３、オーミック電極がＩｎ＿ｘＧａ＿（＿１＿−＿ｘ＿
   ）Ａｓ層の上のＩｎ層である上記特許請求 の範囲第１項記載のショットキゲート電 界効果トランジスタ。