JPH0221144B2 - - Google Patents

Info

Publication number
JPH0221144B2
JPH0221144B2 JP56135726A JP13572681A JPH0221144B2 JP H0221144 B2 JPH0221144 B2 JP H0221144B2 JP 56135726 A JP56135726 A JP 56135726A JP 13572681 A JP13572681 A JP 13572681A JP H0221144 B2 JPH0221144 B2 JP H0221144B2
Authority
JP
Japan
Prior art keywords
film
layer
sio
interlayer insulating
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56135726A
Other languages
English (en)
Other versions
JPS5837927A (ja
Inventor
Masanori Fukumoto
Shigenobu Akyama
Koichi Kugimya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP56135726A priority Critical patent/JPS5837927A/ja
Publication of JPS5837927A publication Critical patent/JPS5837927A/ja
Publication of JPH0221144B2 publication Critical patent/JPH0221144B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90Thermal treatments, e.g. annealing or sintering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/418Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials the conductive layers comprising transition metals

Landscapes

  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 本発明は、レーザーアニール等の様な瞬時高温
熱処理を用いて製造する、多層構造の半導体装置
の製造方法に関するものである。
多層構造を有する半導体装置のうち、特に、第
二層目以上の層に能動素子領域を有する半導体装
置の製造工程においては、能動素子領域となる半
導体膜を能動素子を形成するのに適する単結晶に
近い膜にするため、その半導体膜にレーザーアニ
ール等の瞬時高温熱処理を施すという手段が用い
られる。
第1図は、多層構造を有する半導体装置におい
て第二層目の能動素子領域となるべき半導体膜を
レーザーアニールする場合の断面図である。第1
図はMOS型デバイスの断面図であり、1はシリ
コン基板、2はSiO2膜、3はソース、ドレイン、
4は多結晶シリコンゲート電極、5は金属配線、
6は層間絶縁膜、7はSiO2膜、8は2層目のシ
リコン膜、9が第1層目の能動領域、8が第2層
目の能動領域である。第1図において層間絶縁膜
である厚いSiO2膜6上に被着したシリコン膜8
を単結晶に近づけるため、8の表面にレーザー光
10を照射し、温度を上昇させるのであるが、レ
ーザー光10の部は膜8及び6を透過し、第1層
9に達する。特に、第2層目の素子分離領域を構
成するSiO2膜7が存在する場合は、レーザー光
10が大部分透過して第1層9に達し、第1層を
構成するすでに完成した素子を極く短時間ではあ
るが、1000℃以上に昇温させることになる。この
様な場合、高温の影響で多結晶シリコンゲート4
を持つFETの特性が変化したり、第1層目の金
属配線5とシリコン基板1の一部に形成されたソ
ース・ドレイン領域3との合金化反応が進んでソ
ース・ドレイン接合を破壊する等という問題点が
存在する。
こうした、レーザー光による能動素子領域の不
必要な昇温を防止するため、レーザー光のSiO2
膜透過を阻止する一つの方法として、半導体装置
を第2図に示される構造に改良するという考え方
がある。この方法における改良点は、層間絶縁膜
16,16′の境界にMo,W等の高融点金属膜
20を設けたことである。高融点金属膜20は、
赤外から波長約3000Å附近の紫外領域にわたつて
70%程度の比較的高い反射率を持つので通常のア
ニールに使用する波長のレーザー光21を、第2
層領域を構成するSiO2膜7又はシリコン膜8に
照射しても、光は膜7,8及び16′を透過した
後、高融点金属膜20の表面で大部分反射され
る。従つて第1層9に達する光エネルギー量は非
常に小さく、温度上昇がおさえられるのである。
しかるに、絶縁膜と金属の密着強度は、半導体
と絶縁膜との密着強度と比較して弱い。Mo,W
等の高融点金属膜20と、層間絶縁膜16,1
6′は、温度を1000℃程度にしても、金属とSiO2
との反応による中間層をほとんどつくらずに接触
しており膜の密着強度は膜のはく離が生ずるため
に必要な剪断応力に換算した値で109dyne/cm2
桁である。一方、絶縁膜16′、金属膜20にレ
ーザー光が入射し、16′,20が1000℃付近ま
で急激に温度上昇した場合に、膜16′と膜20
の熱膨張係数の差によつて16′,20の膜界面
に生じる熱歪の応力は109dyne/cm2〜1010dyne/
cm2の間にあり、膜の密着力を越えることがある。
このため、絶縁膜16′と高融点金属膜20の界
面ではく離が起こるという欠点がある。層間絶縁
膜16′の膜厚を厚くしたり、あるいは、2層以
上の多層能動素子領域を構成するために、層間絶
縁膜と高融点金属膜の積層構造をくり返し使用す
ると、レーザー光照射による温度上昇に伴い一つ
の層間絶縁膜一金属膜界面に加わる応力が増々大
きくなり、はく離する確率が増える。
以上に述べた様に、絶縁膜と高融点金属膜界面
のはく離現象は、多層構造を有する半導体装置の
製造工程上大きな障害となるものである。
本発明は、上記に述べた欠点を除去しようとす
るものであり、以下図面と共に本発明の詳細を説
明明する。
第3図は本発明の内容を説明するための半導体
装置断面図である。第3図において第1,2図と
同一のものには同一番号を付している。この半導
体装置における層間絶縁膜部の製造方法を説明す
ると、まず第1層目能動領域9を形成した後、層
間絶縁膜36を形成する。絶縁膜36上に膜厚
500〜1000Åの薄いTi40を被着する。次に第2
の層間絶縁膜36′をTi膜40上に形成した後、
第2層目の能動素子を形成すべきシリコン膜38
及び素子分離用絶縁膜37を選択的に形成する。
最後に、レーザー光42を照射して、膜38を単
結晶化する。
以上に説明した本発明における製造工程で、第
1,2図と異なる点は、層間絶縁膜36,36′
の中間に存在する金属として、Mo,W等の高融
点金属の代わりにTiを用いることである。Tiは、
融点1668±10℃で高温の熱処理に耐える。また、
TiはMo,Wと同じく光に対する反射率が大きい
からレーザー光照射による下層能動素子領域の温
度上昇を防ぐ。しかもTiはSiO2膜と500℃程度の
温度で反応し、TiとSiO2との相平衡に基くTiの
酸化層からなる転移層を形成するという性質を持
つている。従つて、第3図の半導体装置の製造工
程においてレーザー光42を照射すると、膜3
6′,40の温度が、500℃程度は上昇するから、
膜36,36′の境界にTi40を含む転移層41
が形成され、膜36とTi40の密着強度が著し
く増加する。第3図の例では、シリコン膜8のレ
ーザー照射工程を同時に、TiとSiO2との転移層
形成に利用できるという利点があるが、第2の層
間絶縁膜36′を形成した後、転移層形成だけを
目的として膜36′の上からレーザー光照射又は
通常の熱処理を行なつてもよい。
なお、第3図において、第1層と第2層の電気
的接続は金属膜40、層間絶縁膜36,36′の
一部を開口し、この開口部に金属又は半導体を埋
込めばよい。
以上の様に本発明では、多層構造を有する半導
体装置において層間絶縁膜の中間に反射率の高い
金属膜が設けられているので、レーザー光照射時
に光エネルギーが反射されて下層能動素子領域に
おいて素子特性の劣化、電極と半導体基板の反応
による接合破壊が生じない。さらに、金属膜とし
て、SiO2膜と容易に反応し転移層を形成するTi
等を用いるので、SiO2膜と金属との密着強度が
大きく、瞬時熱処理時に大きい応力が生じてもは
く離がないという特徴をもつている。この様に本
発明は多層構造の能動素子領域をもつ半導体装置
の製造にその効果を発揮するものである。
【図面の簡単な説明】
第1図および第2図は従来の方法で製造した多
層の能動素子領域をもつ半導体装置の断面図、第
3図は本発明の一実施例の方法で製造した多層の
能動素子領域をもつ半導体装置の断面図である。 1……シリコン基板、9……第一層目の能動素
子領域、20……Mo,W等の高融点金属膜、3
6,36′……層間絶縁膜SiO2、7,17,37
……第2層目領域のSiO2、40……Ti膜、41
……SiO2膜36,36′とTi膜40の間の転移
層、42……レーザー光。

Claims (1)

    【特許請求の範囲】
  1. 1 第1の半導体素子層上に第1の層間SiO2
    を被着する工程と、前記第1の層間SiO2膜の上
    にTi膜を形成し、このTi膜上に第2の層間SiO2
    膜を被着する工程と、前記第2の層間SiO2膜上
    に第2の半導体素子形成用膜を形成し、この形成
    用膜にレーザ光を照射し、前記SiO2膜とTi膜と
    を反応させる工程とを備えたことを特徴とする半
    導体装置の製造方法。
JP56135726A 1981-08-28 1981-08-28 半導体装置の製造方法 Granted JPS5837927A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56135726A JPS5837927A (ja) 1981-08-28 1981-08-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56135726A JPS5837927A (ja) 1981-08-28 1981-08-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5837927A JPS5837927A (ja) 1983-03-05
JPH0221144B2 true JPH0221144B2 (ja) 1990-05-11

Family

ID=15158441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56135726A Granted JPS5837927A (ja) 1981-08-28 1981-08-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5837927A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6074463A (ja) * 1983-09-29 1985-04-26 Fujitsu Ltd 抵抗膜のトリミング方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56111213A (en) * 1980-01-07 1981-09-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Preparation of thin film semiconductor device
JPS56126956A (en) * 1980-03-11 1981-10-05 Fujitsu Ltd Semiconductor device

Also Published As

Publication number Publication date
JPS5837927A (ja) 1983-03-05

Similar Documents

Publication Publication Date Title
JPH024131B2 (ja)
JPH0221144B2 (ja)
JPS63314862A (ja) 薄膜トランジスタの製造方法
JPH04196364A (ja) 光起電力装置の製造方法
JPS6042855A (ja) 半導体装置
JPS61174767A (ja) 半導体素子電極
JPS6262056B2 (ja)
JPS5928328A (ja) 半導体装置の製造方法
JPH0779080B2 (ja) 多結晶またはアモルファスの半導体材料を単結晶半導体材料に転化する方法
JPH0335821B2 (ja)
JPH0214791B2 (ja)
JPS60211880A (ja) 光電変換装置の作製方法
JPS6185815A (ja) 多結晶シリコン膜の形成方法
JP2603623B2 (ja) 三次元半導体集積回路の製造方法
JPS60123072A (ja) 半導体装置作製方法
JPH01287964A (ja) 半導体装置の製造方法
JPS60253266A (ja) 半導体装置
JPH0117252B2 (ja)
JPH02271631A (ja) 半導体装置の製造方法
JPS6054277B2 (ja) 非単結晶半導体層の単結晶化方法
JPS6037150A (ja) 半導体装置の製造方法
JPS6290930A (ja) 化合物半導体素子の電極形成方法
JPS60124880A (ja) 光電変換半導体装置作製方法
JP2006012975A (ja) 金属薄膜および多層配線の形成方法ならびに薄膜基板
JPS60211881A (ja) 半導体装置作製方法