JPH0335821B2 - - Google Patents
Info
- Publication number
- JPH0335821B2 JPH0335821B2 JP56152681A JP15268181A JPH0335821B2 JP H0335821 B2 JPH0335821 B2 JP H0335821B2 JP 56152681 A JP56152681 A JP 56152681A JP 15268181 A JP15268181 A JP 15268181A JP H0335821 B2 JPH0335821 B2 JP H0335821B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- layer
- temperature
- sio
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2926—Crystal orientations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
- H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2902—Materials being Group IVA materials
- H10P14/2905—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3238—Materials thereof being insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3451—Structure
- H10P14/3452—Microstructure
- H10P14/3458—Monocrystalline
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
- H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H10P14/382—Scanning of a beam
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に係り、特にレ
ーザアニーリングされる非晶質又は多結晶シリコ
ン基板の製造方法に関する。
ーザアニーリングされる非晶質又は多結晶シリコ
ン基板の製造方法に関する。
従来からシリコン１００基板上に0.25μｍ程度
の熱酸化膜、即ち絶縁層をウエツトO2、1000℃
40分で形成し、更にその上にCVD法（SiH4：630
℃）等によつて多結晶シリコン層を形成してレー
ザビームを照射することで多結晶シリコン層を単
結晶化するレーザアニーリング方法が知られてい
る。
の熱酸化膜、即ち絶縁層をウエツトO2、1000℃
40分で形成し、更にその上にCVD法（SiH4：630
℃）等によつて多結晶シリコン層を形成してレー
ザビームを照射することで多結晶シリコン層を単
結晶化するレーザアニーリング方法が知られてい
る。
更にシリコン基板上に0.6−1μ厚の熱酸化膜を
形成し、該熱酸化膜上にCVD法により多結晶シ
リコン層を0.1〜0.5μ積層し、該多結晶シリコン
層をキヤプとして熱酸化（〜1000〓）するか、
Si2N4（200〓）層を設けるようになし、このよう
に積層した半導体基板上にレーザを照射して多結
晶シリコン層を単結晶化するレーザアニーリング
方法も知られている。
形成し、該熱酸化膜上にCVD法により多結晶シ
リコン層を0.1〜0.5μ積層し、該多結晶シリコン
層をキヤプとして熱酸化（〜1000〓）するか、
Si2N4（200〓）層を設けるようになし、このよう
に積層した半導体基板上にレーザを照射して多結
晶シリコン層を単結晶化するレーザアニーリング
方法も知られている。
これらレーザアニールによつて多結晶シリコン
層を単結晶化する際に多結晶シリコン層が酸化膜
から剥離してしまう弊害を生じる。この原因につ
いては熱酸化膜と多結晶シリコン又は非晶質シリ
コン層との熱膨張率の違いによつてストレスが掛
つた状態でCVD法等で積層された層にレーザエ
ネルギを与えて多結晶又は非晶質シリコン層を融
解状態とした時にストレスが元に戻ることによつ
て生じるものと説明されている。
層を単結晶化する際に多結晶シリコン層が酸化膜
から剥離してしまう弊害を生じる。この原因につ
いては熱酸化膜と多結晶シリコン又は非晶質シリ
コン層との熱膨張率の違いによつてストレスが掛
つた状態でCVD法等で積層された層にレーザエ
ネルギを与えて多結晶又は非晶質シリコン層を融
解状態とした時にストレスが元に戻ることによつ
て生じるものと説明されている。
本発明は上述のような欠点を除去した半導体基
板の製造方法を提供するものであり、その特徴と
するところは基板上に形成する絶縁層、即ち熱酸
化膜と該熱酸化膜上に積層する多結晶シリコン層
又は非晶質シリコン層をスパツタリングにより少
なくとも500℃以下の低温で堆積させるようにし
た半導体基板の製造方法を提供するもので、この
ような方法で得られた半導体基板はレーザアニー
ルに於て酸化膜より非晶質又は多結晶シリコン層
が剥離しない基板を得ることができるものであ
る。
板の製造方法を提供するものであり、その特徴と
するところは基板上に形成する絶縁層、即ち熱酸
化膜と該熱酸化膜上に積層する多結晶シリコン層
又は非晶質シリコン層をスパツタリングにより少
なくとも500℃以下の低温で堆積させるようにし
た半導体基板の製造方法を提供するもので、この
ような方法で得られた半導体基板はレーザアニー
ルに於て酸化膜より非晶質又は多結晶シリコン層
が剥離しない基板を得ることができるものであ
る。
本発明は、500℃以下の低温で非単結晶のSi膜
をSiO2膜上に被着することがSiの溶融時に剥離
を防止する上で必須であるということを本発明者
が新たに見い出すことによつて、なされたもので
ある。そこで、「500℃以下の低温」とした根拠を
以下に述べる。
をSiO2膜上に被着することがSiの溶融時に剥離
を防止する上で必須であるということを本発明者
が新たに見い出すことによつて、なされたもので
ある。そこで、「500℃以下の低温」とした根拠を
以下に述べる。
まず、Si薄膜面内応力は、室温（約23℃）で引
張応力が小さく、溶融直前（約1420℃）で圧縮応
力が大きいことが望ましいと言える。そのために
は、第３図に示したSi及びSiO2の伸び（ΔL）対
温度（Ｔ）の関係において、Siの曲線とSiO2の
曲線との交点−堆積温度（Td）に対応−が、で
きるだけ原点に近い方が良い。なお、上述した溶
融直前で圧縮応力が大きいことが望ましいのは、
溶融直前に圧縮応力が充分でないと、Siの溶融に
よる体積収縮の融液の表面張力によつて融液の分
離が生じ易くなるためである。もし、この際に圧
縮応力が充分ならば、融液周辺の未溶融Siが溶融
部へ膨張することにより、体積収縮を補償して融
液の分離を防ぐことができる。
張応力が小さく、溶融直前（約1420℃）で圧縮応
力が大きいことが望ましいと言える。そのために
は、第３図に示したSi及びSiO2の伸び（ΔL）対
温度（Ｔ）の関係において、Siの曲線とSiO2の
曲線との交点−堆積温度（Td）に対応−が、で
きるだけ原点に近い方が良い。なお、上述した溶
融直前で圧縮応力が大きいことが望ましいのは、
溶融直前に圧縮応力が充分でないと、Siの溶融に
よる体積収縮の融液の表面張力によつて融液の分
離が生じ易くなるためである。もし、この際に圧
縮応力が充分ならば、融液周辺の未溶融Siが溶融
部へ膨張することにより、体積収縮を補償して融
液の分離を防ぐことができる。
上記の要求を満足するためには、堆積温度
（Td）を低温化すればよいと言える。ところが、
次の２点により制約が生じる。
（Td）を低温化すればよいと言える。ところが、
次の２点により制約が生じる。
() CVDポリSiは、500℃以下では実際上成長
しない。
しない。
() CVDとスパツタリングは、共に低温ほどSi
の膜質が劣化するので、低温化は必要最小限に
しなければならない。
の膜質が劣化するので、低温化は必要最小限に
しなければならない。
一方、上記第３図から、次のことが前提とな
る。
る。
(イ) Ｔ＝23℃〜1420℃で、SiとSiO2は共に熱膨
張と膜内応力（剪断応力）が比例する。
張と膜内応力（剪断応力）が比例する。
(ロ) Siの膨張係数α0は、Ｔ＝23℃〜1420℃で一定
である。
である。
(ハ) SiO2の膨張係数は、転移点Tg（＝約500℃）
の前後で異なり、Ｔ＜Tgでの膨張係数をα1、
Ｔ＞Tgでの膨張係数をα2とする。
の前後で異なり、Ｔ＜Tgでの膨張係数をα1、
Ｔ＞Tgでの膨張係数をα2とする。
(ニ) α1＜α2＜α0の関係にある。
そこで、次に、TdがTgよりも低温領域と高温
領域の各々にある２つの場合において、各々その
領域内でTdをΔTだけ低温化した場合につき、第
４図に基づき考えてみる。すると、それによるSi
とSiO2の単独の収縮は各々、 Si：ΔL0＝α0ΔT SiO2ΔL1＝α1ΔT（Td＜Tg） ΔL2＝α2ΔT（Tg＜Td） となるから、Si／SiO2系でのSiの収縮は、 ΔL0−ΔL1（Td＜Tg） ΔL0−ΔL2（Tg＜Td） となり、ΔL1＜ΔL2であるから、常に低温領域で
の収縮（ΔL0−ΔL1）の方が高温領域での収縮
（ΔL0−ΔL2）よりも大きくなる。
領域の各々にある２つの場合において、各々その
領域内でTdをΔTだけ低温化した場合につき、第
４図に基づき考えてみる。すると、それによるSi
とSiO2の単独の収縮は各々、 Si：ΔL0＝α0ΔT SiO2ΔL1＝α1ΔT（Td＜Tg） ΔL2＝α2ΔT（Tg＜Td） となるから、Si／SiO2系でのSiの収縮は、 ΔL0−ΔL1（Td＜Tg） ΔL0−ΔL2（Tg＜Td） となり、ΔL1＜ΔL2であるから、常に低温領域で
の収縮（ΔL0−ΔL1）の方が高温領域での収縮
（ΔL0−ΔL2）よりも大きくなる。
すなわち、このことは、同じ低温化ΔTに対
し、Td＜Tgの場合の方が、より大きな圧縮応力
を約1400℃近辺で生じさせることを意味する。逆
に、Tg＜Tdとした場合には、TdをΔTだけ下げ
ても余り効果は期待できない。また、上述した２
つの制約（）及び（）があるので、余りΔT
を大きくすることもできない。
し、Td＜Tgの場合の方が、より大きな圧縮応力
を約1400℃近辺で生じさせることを意味する。逆
に、Tg＜Tdとした場合には、TdをΔTだけ下げ
ても余り効果は期待できない。また、上述した２
つの制約（）及び（）があるので、余りΔT
を大きくすることもできない。
以上のことから、Td＜Tg＝約500℃とすること
が必須となる。
が必須となる。
以下、本発明の１実施例を図面について詳記す
る。
る。
第１図はシリコンウエハー基板１としてＰ型
（100）シリコンを選択し、該基板１上に絶縁層２
として二酸化シリコン（SiO2）をマグネトロン
スパツタリングによつて低温500℃以下（好まし
くは100℃以下）で0.6〜1μを成長速度100〜200
Å／分で形成する。更に該絶縁層２上に同じく非
晶質シリコン層３を形成する。該非晶質シリコン
層はアモルフアスシリコンを選択し、0.5μ厚程度
の好ましくは100℃以下でマグネトロンスパツタ
リングされ、成長速度も絶縁層と同様の100〜200
Å／minに選択する。
（100）シリコンを選択し、該基板１上に絶縁層２
として二酸化シリコン（SiO2）をマグネトロン
スパツタリングによつて低温500℃以下（好まし
くは100℃以下）で0.6〜1μを成長速度100〜200
Å／分で形成する。更に該絶縁層２上に同じく非
晶質シリコン層３を形成する。該非晶質シリコン
層はアモルフアスシリコンを選択し、0.5μ厚程度
の好ましくは100℃以下でマグネトロンスパツタ
リングされ、成長速度も絶縁層と同様の100〜200
Å／minに選択する。
上記実施例では非晶質シリコン層を選んだがこ
れは多結晶シリコン層３であつてもよく、この場
合も非晶質シリコン層と同様に低温のスパツタリ
ングで積層させることができる。
れは多結晶シリコン層３であつてもよく、この場
合も非晶質シリコン層と同様に低温のスパツタリ
ングで積層させることができる。
尚、上記非晶質シリコン層又は多結晶シリコン
層３上に必要に応じてキヤプ用の絶縁層４として
二酸化シリコン層（SiO2）を上述の絶縁層２と
同様に形成することもできる。
層３上に必要に応じてキヤプ用の絶縁層４として
二酸化シリコン層（SiO2）を上述の絶縁層２と
同様に形成することもできる。
上述のように構成した半導体基板上にcwレー
ザ５等を照射してＡ方向に走査すれば非晶質シリ
コン層又は多結晶シリコン層は融解して単結晶化
がなされる。こうして得られた半導体基板では全
層２，３（又は４）が低温のマグネトロンスパツ
タリングで形成されるためにレーザ照射時に絶縁
層２から単結晶化したシリコンが剥離することが
なくなることを確認した。
ザ５等を照射してＡ方向に走査すれば非晶質シリ
コン層又は多結晶シリコン層は融解して単結晶化
がなされる。こうして得られた半導体基板では全
層２，３（又は４）が低温のマグネトロンスパツ
タリングで形成されるためにレーザ照射時に絶縁
層２から単結晶化したシリコンが剥離することが
なくなることを確認した。
第２図は本発明の他の実施例を示すものであ
り、第１図で示したレーザアニーリングによつて
多結晶シリコン層又は非晶質シリコン層３を単結
晶化した単結晶化層６にダイオード、トランジス
タ、コンデンサ等のデイバイスの上方に層間絶縁
として二酸化シリコン（SiO2）等の絶縁層７を
低温スパツタリングによつて形成し、更に該絶縁
層７上に非晶質又は多結晶シリコン層８を同じく
低温スパツタリングによつて第１図と同様に成長
速度100〜200Å／min程度で成長させる。９は必
要に応じて形成されるキヤプ用絶縁層であり、同
じく低温スパツタリングで形成する。
り、第１図で示したレーザアニーリングによつて
多結晶シリコン層又は非晶質シリコン層３を単結
晶化した単結晶化層６にダイオード、トランジス
タ、コンデンサ等のデイバイスの上方に層間絶縁
として二酸化シリコン（SiO2）等の絶縁層７を
低温スパツタリングによつて形成し、更に該絶縁
層７上に非晶質又は多結晶シリコン層８を同じく
低温スパツタリングによつて第１図と同様に成長
速度100〜200Å／min程度で成長させる。９は必
要に応じて形成されるキヤプ用絶縁層であり、同
じく低温スパツタリングで形成する。
次に同じ様にレーザ５を照射して多結晶シリコ
ン層又は非晶質シリコン層８を単結晶化し、更に
該単結晶化したシリコン層に２層目のデイバイス
を形成し、同じ様な工程で３層目、４層目、…の
絶縁層、非晶質（多結晶）シリコン層等の層を形
成することで多層LSIを構成することができる。
ン層又は非晶質シリコン層８を単結晶化し、更に
該単結晶化したシリコン層に２層目のデイバイス
を形成し、同じ様な工程で３層目、４層目、…の
絶縁層、非晶質（多結晶）シリコン層等の層を形
成することで多層LSIを構成することができる。
第２図で示す多層LSI構成の場合には従来の構
成のように、各層をCVD法や熱酸化などで高温
処理しないために多層LSIに必要な低温プロセス
をそのまま利用できるものである。
成のように、各層をCVD法や熱酸化などで高温
処理しないために多層LSIに必要な低温プロセス
をそのまま利用できるものである。
本発明は上述のように構成したので絶縁層と多
結晶シリコン層又は非晶質シリコン層とがレーザ
アニーングに於て剥離しないだけでなく、多層
LSI化が極めてスムーズに行なえ、２回、３回の
熱処理によつても低温で絶縁層や非晶質又は多結
晶シリコン層が形成されるために一層目のデバイ
ス等に与える熱的ダメージを低減できる利点を有
するものである。
結晶シリコン層又は非晶質シリコン層とがレーザ
アニーングに於て剥離しないだけでなく、多層
LSI化が極めてスムーズに行なえ、２回、３回の
熱処理によつても低温で絶縁層や非晶質又は多結
晶シリコン層が形成されるために一層目のデバイ
ス等に与える熱的ダメージを低減できる利点を有
するものである。
第１図は本発明の半導体基板の側断面図、第２
図は本発明の半導体基板を用いて多層LSIを作る
工程を説明するための半導体装置の側断面図、第
３図はSi及びSiO2の伸び（ΔL）対温度（Ｔ）の
関係を示す図、第４図はTd＜Tg及びTg＜Tdの２
領域においてTdをΔTだけ低温化した場合におけ
る各々のSiの収縮を示す図である。 １……シリコン基板、２，７……絶縁層
（SiO2）、３，８……多結晶又は非晶質シリコン
層、４，９……キヤプ用絶縁層（SiO2）、５……
レーザビーム、１０……デバイス。
図は本発明の半導体基板を用いて多層LSIを作る
工程を説明するための半導体装置の側断面図、第
３図はSi及びSiO2の伸び（ΔL）対温度（Ｔ）の
関係を示す図、第４図はTd＜Tg及びTg＜Tdの２
領域においてTdをΔTだけ低温化した場合におけ
る各々のSiの収縮を示す図である。 １……シリコン基板、２，７……絶縁層
（SiO2）、３，８……多結晶又は非晶質シリコン
層、４，９……キヤプ用絶縁層（SiO2）、５……
レーザビーム、１０……デバイス。
Claims (1)
- １ 二酸化シリコン層上に成長した非単結晶シリ
コン層にエネルギー線を照射して単結晶化する半
導体装置の製造方法において、該二酸化シリコン
層および該非単結晶シリコン層を、スパツタリン
グにより500℃以下の低温であつて前記エネルギ
ー線の照射時に単結晶化されたシリコン層の剥離
が生じない温度で形成することを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56152681A JPS5853824A (ja) | 1981-09-26 | 1981-09-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56152681A JPS5853824A (ja) | 1981-09-26 | 1981-09-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5853824A JPS5853824A (ja) | 1983-03-30 |
| JPH0335821B2 true JPH0335821B2 (ja) | 1991-05-29 |
Family
ID=15545783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56152681A Granted JPS5853824A (ja) | 1981-09-26 | 1981-09-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5853824A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60167352A (ja) * | 1984-02-09 | 1985-08-30 | Agency Of Ind Science & Technol | 半導体素子 |
| US5123975A (en) * | 1989-03-28 | 1992-06-23 | Ricoh Company, Ltd. | Single crystal silicon substrate |
| US5372860A (en) * | 1993-07-06 | 1994-12-13 | Corning Incorporated | Silicon device production |
| US5985700A (en) * | 1996-11-26 | 1999-11-16 | Corning Incorporated | TFT fabrication on leached glass surface |
-
1981
- 1981-09-26 JP JP56152681A patent/JPS5853824A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5853824A (ja) | 1983-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4576851A (en) | Semiconductor substrate | |
| US4596604A (en) | Method of manufacturing a multilayer semiconductor device | |
| JPS647488B2 (ja) | ||
| JP2554180B2 (ja) | 優れた被覆層を用いるｓｏｉ半導体装置の製造方法 | |
| JPH02191320A (ja) | 結晶物品及びその形成方法 | |
| JPH0335821B2 (ja) | ||
| JPS6046539B2 (ja) | シリコン結晶膜の製造方法 | |
| JPH02295111A (ja) | 薄膜結晶層を有する半導体装置の製造方法 | |
| JPS6119116A (ja) | 半導体装置の製造方法 | |
| JPS6042855A (ja) | 半導体装置 | |
| JPH01248511A (ja) | 多結晶膜の形成方法 | |
| JPH02177534A (ja) | 半導体装置の製造方法 | |
| JPS58184720A (ja) | 半導体膜の製造方法 | |
| JPS58175844A (ja) | 半導体装置の製造方法 | |
| JPS6185815A (ja) | 多結晶シリコン膜の形成方法 | |
| JP2532252B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPS6351370B2 (ja) | ||
| JPS59158515A (ja) | 半導体装置の製造方法 | |
| JP2993107B2 (ja) | 半導体薄膜の製造方法 | |
| JPS6055614A (ja) | 半導体単結晶膜の製造方法 | |
| JPH023301B2 (ja) | ||
| JPH03286520A (ja) | 結晶性半導体薄膜の製造方法 | |
| JPH02150017A (ja) | 薄膜半導体 | |
| JPH0334531A (ja) | 半導体基板 | |
| JPS61270812A (ja) | 半導体装置の製造方法 |