JPH02211638A

JPH02211638A - 非対称構造ｆｅｔの製造方法

Info

Publication number: JPH02211638A
Application number: JP3338689A
Authority: JP
Inventors: Osamu Ishihara; 理石原
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1989-02-13
Filing date: 1989-02-13
Publication date: 1990-08-22
Anticipated expiration: 2011-11-13
Also published as: JP2553690B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、電界効果トランジスタ（ＦＥＴ）、特に、ゲ
ート・ソース間距離をゲート・ドレイン間距離に比べて
短くした非対称構造ＦＥＴの製造方法に関するものであ
る。

〔従来の技術〕

ヒ化ガリウム（ＧａＡｓ）ＦＥＴはＧＨｚ帯以上の周波
数で動作する高周波トランジスタとして、広く使われて
いる。また、最近ではＧａＡｓ　ＩＣが実用に供されつ
つあり、その基本素子としても重要なデバイスとなって
きている。特に、ＩＣに使われるトランジスタは再現性
よく均一にできることが必要で、様々なトランジスタ構
造やその製造方法が開発、工夫されてきている。中でも
、高融点金属から成るゲート電極をソースおよびドレイ
ン電極Ｇニ対して自己整合的に形成する５ＡＧ（Ｓｅｌ
ｆ　Ａｌｉｇｎｅｄ　Ｇａｔｅ）　Ｆ　Ｅ　Ｔは、均一
性、再現性に優れた素子である。以下、図に従って、従
来の５ＡＧＦＥＴの製造プロセスについて説明する。

第１３図は、従来の５ＡＧＦＥＴの製造プロセスを示す
断面図である。

まず、半絶縁性ＧａＡｓ基板１を用意しく工程（ａｌ）
　、）ランジスタを形成する部分に、選択イオン注入に
よりｎ型動作層２を形成する（工程（ｂ））。

次に、例えばタングステンシリサイド（ＷＳｉ）などの
ゲートを形成するための高融点金属３を、スパッタ法な
どにより被着させる（工程（Ｃ））。続いて、フォトレ
ジスト４を塗布しく工程（ｄ））、ゲートを形成する部
分のフォトレジスト４０１のみを残し、他のフォトレジ
スト４を除去する（工程（ｅ））。さらに、フォトレジ
スト４０１をマスクとして高融点金属３をエツチングに
より除去し、ゲートとなる部分の高融点金属３０１のみ
を残しく工程（ｆ））、フォトレジスト４０１を除去す
る（工程（酌）。次に、トランジスタとなる部分以外を
フォトレジスト５で覆い、例えばＳｉなどのｎ型ドーパ
ントをイオン注入する。このとき、工程（ｂ）で動作層
２を形成した時の注入に比べて、注入エネルギーやドー
ズ量、或いは注入時間を多くして、多量のｎ型ドーパン
トを注入するようにする（工程（ｈ））。最後に、フォ
トレジスト５を除去し、ソースおよびドレイン電極用の
オーミック金属電極６．７を形成する（工程（１））。

以上により、５ＡＧＦＥＴを製造するための基本プロセ
スを完了する。

第１４図は、以上のプロセスにより完成した５ＡＧＦＥ
Ｔの断面図を示すもので、ゲート近傍部分を拡大したも
のである（ソース、ドレイン用金属電極６．７は省略）
。この図において、１はＧａＡｓ基板、２０１はｎ型動
作層、３０１はゲート電極である。また、８０１．８’
０２は上記工程（ｈ）のイオン注入により形成された高
濃度ｎ型層（ｎ＋層）であり、それぞれソースおよびド
レイン電極を形成している。

このようにして形成された５ＡＧＦＥＴは、第１４図か
らも判るようにゲート電極３０１とソースおよびドレイ
ン電極８０１．８０２とが近接（原理的には距離０）し
ており、ゲート耐圧が基本的に低いという欠点がある。

この欠点を解消する方法として、ゲート電極からｎ″領
域分離する方法がある。第１５図はその一例を示したも
のであり、第１３図Ｆｇｌの工程を終了した後に、Ｓｉ
Ｏ□などの絶縁膜９を一定の厚さでウェハ全面に形成し
、次いで第１３図（ｈｌに示したと同様のｎ゛注入行う
。この時、ゲー）３０１の側壁部分の絶縁膜９の縦方向
の厚さが厚いため、この部分にはイオンは注入されない
。また、ｎ″領域形成する部分には薄い絶縁膜９が形成
されているので、この絶縁膜９を通してイオンが注入さ
れる。従って、レジストおよび絶縁膜９を除去すると、
第１６図に示すような構造のトランジスタが得られる。

この図から判るように、ゲート電極３０１とｎ＋領域８
０１および８０２とはそれぞれ距離りおよびＬ′離れて
いる。従って、ゲート耐圧もその分高くできる。

また、第１５図において絶縁膜９の形成前にゲート電極
３０１をマスクに軽い注入を行い、しかる後に絶縁膜９
を形成し、ｎ゛注入行ってもよい。このようにすると、
第１６図において、ＬおよびＬ′の部分に活性層２０１
の部分よりはキャリヤ濃度が高く、ソース、ドレイン電
極層８０１゜８０２よりはキャリヤ濃度が低い領域を形
成できる。このような構造はＬ　Ｄ　Ｄ　（Ｌｉｇｈｔ
ｌｙ’　Ｄｏｐｅｄ　Ｄｒａｉｎ）構造と呼ばれ、高性
能なトランジスタ構造としてよく用いられているもので
ある。

〔発明が解決しようとする課題〕

ところで、上に述べてきた従来のトランジスタの製造方
法では、基本的に対称構造のトランジスタとなる。すな
わち、第１６図においてＬ＝Ｌ　’となる。ところが、
ＧａＡｓＦＥＴの性能改善のためには、ソース・ゲート
間抵抗は少ない方が望ましい。すなわち、第１６図にお
いてｎ゛層８０１をソース電極用ｎ゛層とすれば、Ｌは
小さい方が良い。一方、特に高出力トランジスタなどで
はドレイン耐圧が高いことが必要で、そのためにはゲー
ト・ドレイン間の距離はある程度必要である。

すなわち、第１６図においてｎ′″層８０２をドレイン
電極用ｎ゛層とすれば、Ｌ′はある程度大きいことが望
ましい。以上の要請はＬ＜Ｌ’の構造のトランジスタ、
すなわち非対称構造のトランジスタが性能向上のために
必要であることを示している。ところが、上に述べたよ
うに通常の製造法では対称構造しか作れない。また、無
理に作ろうとすれば、ゲート電極形成後にソース電極用
ｎ＋層注入パターンとドレイン電極用ｎ゛層注入パター
ンとをマスク合わせにより別々に形成するしかない。し
かしながらこの方法では、ゲート電極の寸法が１μｍ以
下であり、０．′１μｍ以下の厳しい合わせ精度が要求
されるため、現実的には不可能である。唯一、電子ビー
ム露光技術を駆使して上記合わせ精度の要求を満たす方
法が考えられるが、電子ビーム露光装置は極めて高価で
あること、および処理能力が低いことや合わせ精度も０
．１μｍ程度が限界であることなどの理由により、その
適用も現実的ではない。

本発明は上記の点に鑑みて為されたものであり、ゲート
に対してソースおよびドレイン電極用ｎ＋層を自己整合
的に非対称に形成できる非対称構造ＦＥＴの製造方法を
得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る非対称構造ＦＦ、Ｔの製造方法は、ウェ
ハに高融点金属から成るゲート電極を形成し、このゲー
ト電極をマスクとしてウェハに対して斜めにイオン注入
し、ソース、ドレイン電極用高濃度ｎ型層を形成するよ
うにしたものである。

また、ウェハ全面に被着した高融点金属に対し斜めにエ
ツチング、を行って、その断面形状が平行四辺形である
ゲート電極を形成し、このゲート電極をマスクとしてウ
ェハに対して垂直にイオン注入し、ソース、ドレイン電
極用高濃度ｎ型層を形成するようにしたものである。

また、ウェハに高融点金属から成るゲート電極を形成し
、全面に絶縁膜を被着し、この絶縁膜をゲート電極の片
側にその一部を残すようにエツチングし、ウェハに対し
て垂直にイオン注入してソース、ドレイン電極用高濃度
ｎ型層を形成するようにしたものである。

また、ウェハに高融点金属から成る複数のゲート電極を
形成し、ドレイン電極となる部分を挟む２本のゲート電
極の間を絶縁膜で充填し、ゲート電極および絶縁膜をマ
スクとして第１のイオン注入を行い、上記絶縁膜を除去
した後ウェハ全面に新たに絶縁薄膜を形成し、第２のイ
オン注入を行うようにしたものである。

また、ウェハのドレイン電極となる部分およびその部分
を挟む２本のゲート電極となる部分を高融点金属および
絶縁膜で覆い、これらをマスクとして第１のイオン注入
を行い、上記高融点金属をゲートとなるべき部分を残し
て除去し、ウェハ全面に新たに絶縁薄膜を形成し、第２
のイオン注入を行うようにしたものである。

〔作用〕

本発明においては、上述のようにＦＥＴを製造すること
により、ゲートに対してソース５　ドレイン電極用ｎ゛
層を自己整合的に非対称に形成できる。

〔実施例〕

以下に、本発明の実施例を図を用いて説明する。

第１図および第２図は本発明の第１の実施例によるトラ
ンジスタの主要製造工程および製造後の断面を示す図で
ある。

この実施例の特徴は、第１３図に示した従来の製造工程
と同様の工程において、工程（ｈｌの段階で、従来はイ
オン注入をウェハに対して垂直方向から行っていたのに
対して、第１図に示すように斜め方向からイオン注入す
ることにある。このようにして作製したＦＥＴは、第２
図にその断面構造を示すように非対称構造となる。すな
わち、第２図において８１１はソース電極用ｎ′″層、
８１２はドレイン電極用ｎ′″層である。この図から明
らかなように、ゲート・ソース間距離はゲート・ドレイ
ン間距離よりも短くなっている。

しかしながら、この方法で作ったトランジスタは、第２
図からも判るように、ゲート電極３０１の下にソース電
極８１１がもぐり込み、そのためゲート・ソース間耐圧
が小さくなるという不具合が生ずる。このような斜め注
入法による不具合の解消を図った、この発明の第２の実
施例によるトランジスタの主要製造工程および製造後の
断面を第３図、第４図に示す。この方法の特徴は、イオ
ン注入前に第３図に示すようにウェハ全面に絶縁膜９を
形成しておき、しかる後、第１の実施例と同様に斜め注
入を行うものである。このようにすることにより、第４
図に示すような断面形状のトランジスタが得られる。こ
の図から判るように、ソース電極８２１はゲート電極３
０１から離れており、ゲート・ソース間耐圧が向上する
。

以上、斜め注入による非対称構造トランジスタ製造の実
施例を説明した。この方法では上記の説明から明らかな
ように、注入の角度を変えること、或いはゲート電極３
０１の厚さや絶縁膜９の厚さを変えることにより各電極
間距離を調節できる。

従って、これらのパラメータを最適化することにより、
高性能のトランジスタ或いは希望する性能のトランジス
タを容易に作ることができる。

第５図はこの発明の第３の実施例による非対称構造トラ
ンジスタの主要製造工程を示す断面図である。この方法
は、第１３図に示す従来の方法と工程ｆｅｌまでは同じ
である。第５図（ａ）は第１３図（ｅｌに相当する。こ
の図において、１は基板、３はゲート電極用高融点金属
、４０１はゲート電極形成用のフォトレジストである。

この実施例の特徴は、第５図０１１）に示すように、フ
ォトレジスト４０１をマスクに高融点金属膜３をエツチ
ングする際、例えばイオンミリングのような異方性エツ
チング条件下で、矢印で示すように斜めにエツチングす
ることである。このようにすることにより、第５図（Ｃ
１に示すように断面が平行四辺形のゲート電極３０２が
得られる。次いで同図ｆｄ）に示すように、ウェハに対
して垂直方向よりイオン注入すれば、第６図に示すよう
な断面構造を持つトランジスタが得られる。８３１はソ
ース電極、８３２はドレイン電極である。この図から明
らかなように、この方法によっても非対称構造が容易に
形成できる。

もちろん、ソース・ゲート間耐圧向上には第２の実施例
と同様の方法が適用できる。

第７図、第８図は第４の実施例による非対称構造トラン
ジスタの主要製造工程および製造後の断面を示したもの
である。まず、従来の工程と同様に第１３図（ｇ）まで
の工程を行う。次いで第７図（ａ）に示すように、ウェ
ハ全面に絶縁膜９を被着する。

次に同図ｆｂ）に示すように、異方性エツチングにより
絶縁膜９を斜めにエツチングする。このようにすると同
図（Ｃ１に示すように、エツチングの際にゲートの陰に
なった部分の絶縁膜９０１が残る。次いで同図ｆｄｌの
ようにイオン注入を行うと、第８図に示すようなトラン
ジスタができる。なお、８４１がソース電極、８４２が
ドレイン電極である。

この実施例においても非対称構造が容易に形成でき、上
記実施例と同様の効果を奏する。

ところで、これまで述べてきた実施例では第９図に示す
ようなパターン配置を有するトランジスタが対象である
。第９図において、３００はゲート電極、６００はソー
ス電極、７００はドレイン電極である。この構造ではゲ
ート電極が１本であり、このような構造のＦＥＴは小信
号ＦＥＴとして、或いはＧａＡｓＩＣの構成要素として
有用である。しかしながら、中出力や高出力ＦＥＴでは
特に、場合によっては小信号ＦＥＴでも、第１０図に示
すようなパターン配置とすることが多い。

すなわち、交互に配置したソース、ドレイン電極６００
．７００の間にゲート電極３００を配置した構成である
。このような場合には、上記実施例で示した斜め注入や
斜めエツチングの手法は適用しにくい。なぜならば、第
１０図において例えば１番左側のゲート３００に対して
は左側にソース電極６００があるが、左から２番目のゲ
ー）３００に対しては左側にドレイン電極７００がくる
ため、第１のゲートをソースに近づけるようにした場合
、第２のゲートはドレインに近づいてしまうためである
。

以下では、第１０図のようなパターン配置のＦＥＴに対
して非対称構造ＦＥＴを得るための実施例を示す。

第１１図は本発明の第５の実施例によるトランジスタの
製造工程を示したもので、複数本のゲート電極を有する
ＦＥＴにおいて、非対称構造を形成する方法を示すもの
である。以下、この図に従って説明する。

まず、半絶縁性ＧａＡｓ基板ｌにｎ型活性層（図示せず
）をイオン注入により形成し、その後、従来と同し方法
でゲート電極３０を形成する（工程（ａ））。次に、例
えばシリコン窒化膜のような絶縁膜９０をウェハ全面に
堆積させ表面を平坦化しく工程（ｂ））、エッチバック
を行ってゲート３０の表面が露出するようにする（工程
（Ｃ））。２本のゲート３０にまたがるようにレジスト
膜１０を形成しく工程（ｄ））、このレジスト１０をマ
スクとして絶縁膜９０をエツチングする。このとき、２
本のゲート３０で挟まれた部分の絶縁膜９０は残り、他
の部分はエツチングされるようにする（工程（ｅ））。

レジスト１０を除去しく工程（ｆ））、ゲート３０およ
び絶縁膜９０をマスクとしてイオン注入を行い、ｎ゛層
６０を形成する（工程（ｇ））。薄い絶縁膜９を形成し
スルー注入によりｎ゛層７０を形成する（工程（ｈ））
。最後に絶縁膜９を除去すると、第１１図ｆｉｌに示す
ような断面構造のＦＥＴができる。

６０はソース電極、７０はドレイン電極用のｎ゛層であ
り、これらの上に金属電極をつけてＦＥＴが完成する。

なお、２０は（ｈ）までの図では省略したが、ｎ型動作
層である。このように、本実施例では第１０図のような
パターン配置のＦＥＴにおいて、ゲート・ソース間距離
がゲート・ドレイン間距離よりも短い非対称構造を自己
整合的に形成でき、高性能のＦＥＴを容易に作成するこ
とができる。

なお、上記工程において、工程（ｇ）では工程（ｈｌの
ように薄い絶縁膜を被着させてから注入してもよい。ま
た、工程（ｈｌでは絶縁膜９をゲート側壁部のみを残し
てエツチングしてから注入してもよい。

第１２図は、本発明の第６の実施例によるトランジスタ
の製造工程を示したものである。以下、この図に従って
説明する。

ｎ層（図示せず）が形成されたウェハに高融点金属膜３
および絶縁膜９０を全面に被着しく工程ｆａ））、フォ
トレジスト１０をマスクに絶縁膜９０および金属膜３を
加工する（工程（ｂ））。次いで、絶縁膜９０の部分を
さらにエツチングする（工程（Ｃ））。レジス）１０を
除去し、ｎ＋注入を行いｎ゛層６０を形成する（工程（
ｄ））。なお、このｎ゛層６０は次の工程（ｅ）からは
図示を省略している。絶縁膜９１を堆積して表面を平坦
化しく工程（ｅ））、エツチングを行って絶縁膜９０の
頭が出るようにする（工程（ｆ））。絶縁膜９０をエツ
チングにより除去しく工程（ｇｌ）、さらに、金属膜３
をゲートとなる部分３０を残してエツチングする（工程
（ｈ））。

絶縁膜９１を除去し、新たに薄い絶縁膜９を被着しく工
程（１））、この絶縁膜９を異方性エツチングによりエ
ツチングし、ゲート側壁のみに絶縁膜９０１を残す（工
程（ｊ））。最後に、ｎ４注入を行って絶縁膜９０１を
除去すると、第１２図Ｆｋｌのような断面構造の非対称
構造ＦＥＴが得られる。この実施例の方法によっても、
上記第５の実施例と同様の効果が得られる。

なお、以上の説明ではＧａＡｓＦＥＴを例にとったが、
本発明は他の材料のＦＥＴに対しても適用できる。

また、以上の各実施例で述べた方法を組み合わせてもよ
いことは言うまでもない。

〔発明の効果〕

以上、本発明に係る非対称構造ＦＥＴの製造方法によれ
ば、ゲートに対してソース、ドレイン電極層ｎ゛層を自
己整合的に非対称に形成でき、トランジスタの性能向上
を図った非対称構造ＦＥＴを容易に製造できる効果があ
る。

【図面の簡単な説明】

第１図は本発明の第１の実施例による非対称構造ＦＥＴ
の製造方法の主要工程を示す断面図、第２図はその製造
後の断面図、第３図は本発明の第２の実施例による非対
称構造ＦＥＴの製造方法の主要工程を示す断面図、第４
図はその製造後の断面図、第５図は本発明の第３の実施
例による非対称構造ＦＥＴの製造方法の主要工程を示す
断面図、第６図はその製造後゛の断面図、第７図は本発
明の第４の実施例による非対称構造ＦＥＴの製造方法の
主要工程を示す断面図、第８図はその製造後の断面図、
第９図、第１０図はそれぞれＦＥＴのパターン配置を示
す平面図、第１１図は本発明の第５の実施例による非対
称構造ＦＥＴの製造方法を示す断面図、第１２図は本発
明の第６の実施例による非対称構造ＦＥＴの製造方法を
示す断面図、第１３図は従来のＧａＡｓＦＥＴの製造方
法を示す断面図、第１４図はその製造後の断面図、第１
５図は従来の別のＧａＡｓＦＥＴの製造方法の主要工程
を示す断面図、第１６図はその製造後の断面図である。図中、１はＧａＡｓ基板、２はｎ層、２０１はｎ型活性
層、３は高融点金属膜、３０，３００゜３０１．１０２
はゲート、４，４０１，５．１０はレジスト、６．．６
００はソース金属電極、７゜７００はドレイン金属電極
、６０．Ｔｏ、８０１８０２．８１１，８１２，８２１
，８２２．８３１．８３２，８４１，８４２はｎ１注大
層、９９０．９１，９０１は絶縁膜である。なお、図中、同一符号は同一、または相当部分を示す。

Claims

【特許請求の範囲】

（１）ゲート電極とソース電極用高濃度ｎ型層との間隔
がゲート電極とドレイン電極用高濃度ｎ型層との間隔よ
りも短い非対称構造ＦＥＴを製造する方法であって、ウェハに高融点金属から成るゲート電極を形成する工程
と、該ゲート電極をマスクとして、ウェハに対して斜めにイ
オン注入し、ソースおよびドレイン電極用高濃度ｎ型層
を形成する工程とを含むことを特徴とする非対称構造Ｆ
ＥＴの製造方法。
（２）ゲート電極とソース電極用高濃度ｎ型層との間隔
がゲート電極とドレイン電極用高濃度ｎ型層との間隔よ
りも短い非対称構造ＦＥＴを製造する方法であって、ウェハ全面に被着した高融点金属に対し、フォトレジス
トをマスクとして、異方性エッチング条件で斜めにエッ
チングを行い、その断面形状が平行四辺形であるゲート
電極を形成する工程と、該ゲート電極をマスクとして、
ウェハに対して垂直方向にイオン注入してソースおよび
ドレイン電極用高濃度ｎ型層を形成する工程とを含むこ
とを特徴とする非対称構造ＦＥＴの製造方法。
（３）ゲート電極とソース電極用高濃度ｎ型層との間隔
がゲート電極とドレイン電極用高濃度ｎ型層との間隔よ
りも短い非対称構造ＦＥＴを製造する方法であって、ウェハに高融点金属から成るゲート電極を形成し、全面
に絶縁膜を被着する工程と、該絶縁膜を、上記ゲート電極の片側にその一部を残すよ
うに、異方性エッチングによりエッチングする工程と、しかる後ウェハに対して垂直方向にイオン注入してソー
スおよびドレイン電極用高濃度ｎ型層を形成する工程と
を含むことを特徴とする非対称構造ＦＥＴの製造方法。
（４）ゲート電極とソース電極用高濃度ｎ型層との間隔
がゲート電極とドレイン電極用高濃度ｎ型層との間隔よ
りも短い非対称構造ＦＥＴを製造する方法であって、ウェハに高融点金属から成る複数のゲート電極を形成す
る工程と、ドレイン電極となる部分を挟む２本のゲート電極の間を
絶縁膜で充填する工程と、上記ゲート電極および絶縁膜をマスクとして、第１のイ
オン注入を行う工程と、上記絶縁膜を除去した後ウェハ全面に新たに絶縁薄膜を
形成し、第２のイオン注入を行う工程とを含むことを特
徴とする非対称構造ＦＥＴの製造方法。
（５）ゲート電極とソース電極用高濃度ｎ型層との間隔
がゲート電極とドレイン電極用高濃度ｎ型層との間隔よ
りも短い非対称構造ＦＥＴを製造する方法であって、ウェハのドレイン電極となる部分および該部分を挟む２
本のゲート電極となる部分を高融点金属および絶縁膜で
覆う工程と、これらをマスクとして第１のイオン注入を行う工程と、上記高融点金属を両端のゲートとなるべき部分を残して
除去する工程と、ウェハ全面に新たに絶縁薄膜を形成し、第２のイオン注
入を行う工程とを含むことを特徴とする非対称構造ＦＥ
Ｔの製造方法。