JPH02212892A - 画面表示装置 - Google Patents
画面表示装置Info
- Publication number
- JPH02212892A JPH02212892A JP1034368A JP3436889A JPH02212892A JP H02212892 A JPH02212892 A JP H02212892A JP 1034368 A JP1034368 A JP 1034368A JP 3436889 A JP3436889 A JP 3436889A JP H02212892 A JPH02212892 A JP H02212892A
- Authority
- JP
- Japan
- Prior art keywords
- character
- bit
- display device
- output
- displayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はテスタスキャン方式の画面表示装置における
縁取りに関するものである０ 〔従来の技術〕 第６図は従来の画面表示装置を示すブロック図で、図に
おいて、（１）は水平同期信号（ａＳ）を入力とするＨ
８カウンタ、（Ｊ）はアドレス信ｆＫより記憶している
表示文字フォントを出力する文字ＲＯ＆！、（８）は文
字ＲＯＭ （３１に接続されたピットシフタ１、（至）
はピットシフタ１（８）への制御信号を発生するための
コントロール回路である。
縁取りに関するものである０ 〔従来の技術〕 第６図は従来の画面表示装置を示すブロック図で、図に
おいて、（１）は水平同期信号（ａＳ）を入力とするＨ
８カウンタ、（Ｊ）はアドレス信ｆＫより記憶している
表示文字フォントを出力する文字ＲＯ＆！、（８）は文
字ＲＯＭ （３１に接続されたピットシフタ１、（至）
はピットシフタ１（８）への制御信号を発生するための
コントロール回路である。
次に動作につ−で説明する。まず、第４図に示す％ ｚ
ｔ ％ Ｊ！ ＃の２文字を縁取りなしで通常に表
示する場合について説明する。これらの文字をテスタス
キャン方式、の画面表示装置で、第ｎ状フィールドから
表示する場合、ａＳカウンタ（１）は水平同期信号ＢＳ
をｎ回カウントした時点で、文字ＲＯ＆［（３）ヘアド
レス信号！ムとして１１′を出力する。−方、コントロ
ール回路（至）からは文字１１′を選択するためのアド
レス信号ｘＡが出力され、文字ＲＯＭ（３）は文字％ｌ
ＩＩの最上位１行（１ｍ）〜（ｌ＠）の６ビツトのデー
タ（ＶＤ）を出力する。このパラレルデータは文字１１
１Ｐが表示される前にビットシ７タユ（８）に送られ、
（ｌａ）から順次シリアルデータとしてビデオイー号
出力される０文字１２１を表示するときは、文字１１１
表示中にコントロール回路（至）からは文字１２＃を選
択するためのアドレス信号ＫＡが出力され、文字１０Ｍ
（３）は文字１２９の最上位１行（ｌｊ）〜（１＠り
の６ビツトのデータ（ｖＤ）を出力する。このパラレル
データは文字％２′が表示される前にビットシフタに送
られ、（ｉａ’）から順次シリアルデータとしてビデオ
信号出力される。ｎ＋１フィールドに文字の２行目を表
示するにはＢＢカウンタ（１）が水平同期信号３１１Ｂ
を冨士工回カウントした時点で、文字ＲＯＭ（３）ヘア
ドレス信号Ｔムとじて２を出力すれはよく、以下は上記
と同様のシーナンスである。
ｔ ％ Ｊ！ ＃の２文字を縁取りなしで通常に表
示する場合について説明する。これらの文字をテスタス
キャン方式、の画面表示装置で、第ｎ状フィールドから
表示する場合、ａＳカウンタ（１）は水平同期信号ＢＳ
をｎ回カウントした時点で、文字ＲＯ＆［（３）ヘアド
レス信号！ムとして１１′を出力する。−方、コントロ
ール回路（至）からは文字１１′を選択するためのアド
レス信号ｘＡが出力され、文字ＲＯＭ（３）は文字％ｌ
ＩＩの最上位１行（１ｍ）〜（ｌ＠）の６ビツトのデー
タ（ＶＤ）を出力する。このパラレルデータは文字１１
１Ｐが表示される前にビットシ７タユ（８）に送られ、
（ｌａ）から順次シリアルデータとしてビデオイー号
出力される０文字１２１を表示するときは、文字１１１
表示中にコントロール回路（至）からは文字１２＃を選
択するためのアドレス信号ＫＡが出力され、文字１０Ｍ
（３）は文字１２９の最上位１行（ｌｊ）〜（１＠り
の６ビツトのデータ（ｖＤ）を出力する。このパラレル
データは文字％２′が表示される前にビットシフタに送
られ、（ｉａ’）から順次シリアルデータとしてビデオ
信号出力される。ｎ＋１フィールドに文字の２行目を表
示するにはＢＢカウンタ（１）が水平同期信号３１１Ｂ
を冨士工回カウントした時点で、文字ＲＯＭ（３）ヘア
ドレス信号Ｔムとじて２を出力すれはよく、以下は上記
と同様のシーナンスである。
従来の画面表示装置は以上のように構成されていたので
、背景の画面の影響で表示された文字が見にく−又は目
立九な−と≠う問題点があった。
、背景の画面の影響で表示された文字が見にく−又は目
立九な−と≠う問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、表示された文字を見易く目立たせる画面表示
装置を得ることを目的とする◇〔課題を解決するための
手段〕 この発明に係る画面表示装置は表示文字の右及び下側に
のみ縁取りを発生させるようにしたものである。
たもので、表示された文字を見易く目立たせる画面表示
装置を得ることを目的とする◇〔課題を解決するための
手段〕 この発明に係る画面表示装置は表示文字の右及び下側に
のみ縁取りを発生させるようにしたものである。
この発明における縁取り発生回路は表示文字の右及び下
側にのみ縁取りを発生させることによって、文字を立体
的に浮き立たせ表示文字が見易くする。
側にのみ縁取りを発生させることによって、文字を立体
的に浮き立たせ表示文字が見易くする。
以下、この発明の一実施例を図について説明する。第１
図において、（１）は水平同期信号（Ｈ８）を入力とす
るＨ８カウンタ、（２）はＨ８カウンタ（１）から発生
したアドレス信号を入力とする減算器、Ｃ３）はアドレ
ス信号によシ記憶して−る表示文字７オントを出力する
文字１１．０Ｍ 、（５） 、 （６）はそれぞれ文字
ＲＯＭ（３）からの文字データ（ＶＤ）を入力とするラ
ッチ１およびラッチ２１． （７）はこれらラッチ１お
よび２に接続されたＯＲ回路、（８）はＯＲ回路（７）
に接続されたビットシフタ！、１９）〜０は信号の制御
を行うスイッチング素子、（４）はスイッチング素子（
９）〜０への制御信号を発生するためのコントロール回
路、叩は横縁取りのためのビットシフタ２、（至）はビ
ットシフタ２０１３からの出力に接続されたビットラッ
チ、（至）はピッ゛トシフタ２０Ｂおよびビットラッチ
ωからの出力を入力とするＯＲ回路、（至）は横縁取り
出力であるＯＲ回路（至）と縦縁取り出力であるビット
シフタ１ （８） Ｋ接続され７ｔＯＲ回路である。
図において、（１）は水平同期信号（Ｈ８）を入力とす
るＨ８カウンタ、（２）はＨ８カウンタ（１）から発生
したアドレス信号を入力とする減算器、Ｃ３）はアドレ
ス信号によシ記憶して−る表示文字７オントを出力する
文字１１．０Ｍ 、（５） 、 （６）はそれぞれ文字
ＲＯＭ（３）からの文字データ（ＶＤ）を入力とするラ
ッチ１およびラッチ２１． （７）はこれらラッチ１お
よび２に接続されたＯＲ回路、（８）はＯＲ回路（７）
に接続されたビットシフタ！、１９）〜０は信号の制御
を行うスイッチング素子、（４）はスイッチング素子（
９）〜０への制御信号を発生するためのコントロール回
路、叩は横縁取りのためのビットシフタ２、（至）はビ
ットシフタ２０１３からの出力に接続されたビットラッ
チ、（至）はピッ゛トシフタ２０Ｂおよびビットラッチ
ωからの出力を入力とするＯＲ回路、（至）は横縁取り
出力であるＯＲ回路（至）と縦縁取り出力であるビット
シフタ１ （８） Ｋ接続され７ｔＯＲ回路である。
次に縦縁取りの動作について説明する。第４図の文字の
右方向および下方向に縁取りを施した場合を第２図に示
す。１１８カウンタ（１）は水平同期信号Ｈｓをｎ回カ
ウントした時点で、アドレス信号として１１′を出力す
る。これと同時に、減算器（２）によって１減算された
アドレス信号１ｏ１も発生する。この信号１１１は第３
図の波形図に示すようにタイミングＴｅｌで文字表示に
先立って文字１０１ （３）へ入力される。一方、コン
トロール回路（４）からは文字″ｈ１６を選択するため
のアドレス信号Ｉムカ出力され、文字ＲＯＭ （３）は
文字１１′の最上位１行（１＆）〜（１・）のｂビット
のデータ（ｖｎ）を出力する。とのパラレルデータはラ
ッチ１（５）に−時記憶される。
右方向および下方向に縁取りを施した場合を第２図に示
す。１１８カウンタ（１）は水平同期信号Ｈｓをｎ回カ
ウントした時点で、アドレス信号として１１′を出力す
る。これと同時に、減算器（２）によって１減算された
アドレス信号１ｏ１も発生する。この信号１１１は第３
図の波形図に示すようにタイミングＴｅｌで文字表示に
先立って文字１０１ （３）へ入力される。一方、コン
トロール回路（４）からは文字″ｈ１６を選択するため
のアドレス信号Ｉムカ出力され、文字ＲＯＭ （３）は
文字１１′の最上位１行（１＆）〜（１・）のｂビット
のデータ（ｖｎ）を出力する。とのパラレルデータはラ
ッチ１（５）に−時記憶される。
このときタイミングＴｌｌで読み出されるデータはない
ので、ラッチ！！ （５）にはデータ％ ０ ＃が記憶
される◇したがって、これらの論理和がタイ叱ング！３
工で文字１１１Ｌが表示される前にビットシフタ１（８
）に送られ、縁取りとして、ビデオ偏量マ０が出力され
る０ 次に１文字１２１０ｎ ＋１ フィールドについて説明
する。ｉｉｓカウンタ（１）は水平同期信号Ｈｓをユ＋
１回カウントした時点で、アドレス偵ｆとして１２１を
出力する。これと同時に減算器（２）Ｋよって１減算さ
れた％ｘ−が発生する。この信号１１１はタイミング７
１で文字ＲＯＭ （３）へ入力され、文字１１＃表示中
に文字１ｔＯＭ （３）から文字１２＃の第２行（２＆
）〜（２・）の６ビツトのデータ（ＶＤ）を出力しラッ
チ２（６）Ｋ−時記憶される。このとき、タイミング？
２２では文字１２″の第１行（１１）〜（ｌ・）の５ビ
ツトのデータ（ｗｎ）を出力しラッチ１（５）に記憶す
る。したがって、これらの論理和がタイミング’Ｉ’３
ｍで文字１２′が表示される前にビットシフタ１（８）
に送られ、縁取シとしてｖＯが出力される０ 次に１横縁取シの場合につφて文字１１′の第１行を例
に説明する。この例における１行は６ビツトから構成さ
れており、第１行のビットの並びは表示ｊ［ＩＣ’ ０
０１００ ’となって−る。この５ビツトのデータはビ
ットシフタ！！鑓に一度ラッチされタイミング信号Ｔ４
に応じて１ビツトごとに出力表示される。縁取りを行う
場合、このビット出力をさラニビットラッチｌａｄによ
ってビットジアドし、これらの出力を論理和し表示ビッ
ト後に縁取りビットを付加し’ ００１１０ ’として
ＪｉＯを出力する０これら縦縁取りマＯと横縁取りｇｏ
の信号はＯＲ回路Ｑｌで論理和され、ビデオ出力される
。
ので、ラッチ！！ （５）にはデータ％ ０ ＃が記憶
される◇したがって、これらの論理和がタイ叱ング！３
工で文字１１１Ｌが表示される前にビットシフタ１（８
）に送られ、縁取りとして、ビデオ偏量マ０が出力され
る０ 次に１文字１２１０ｎ ＋１ フィールドについて説明
する。ｉｉｓカウンタ（１）は水平同期信号Ｈｓをユ＋
１回カウントした時点で、アドレス偵ｆとして１２１を
出力する。これと同時に減算器（２）Ｋよって１減算さ
れた％ｘ−が発生する。この信号１１１はタイミング７
１で文字ＲＯＭ （３）へ入力され、文字１１＃表示中
に文字１ｔＯＭ （３）から文字１２＃の第２行（２＆
）〜（２・）の６ビツトのデータ（ＶＤ）を出力しラッ
チ２（６）Ｋ−時記憶される。このとき、タイミング？
２２では文字１２″の第１行（１１）〜（ｌ・）の５ビ
ツトのデータ（ｗｎ）を出力しラッチ１（５）に記憶す
る。したがって、これらの論理和がタイミング’Ｉ’３
ｍで文字１２′が表示される前にビットシフタ１（８）
に送られ、縁取シとしてｖＯが出力される０ 次に１横縁取シの場合につφて文字１１′の第１行を例
に説明する。この例における１行は６ビツトから構成さ
れており、第１行のビットの並びは表示ｊ［ＩＣ’ ０
０１００ ’となって−る。この５ビツトのデータはビ
ットシフタ！！鑓に一度ラッチされタイミング信号Ｔ４
に応じて１ビツトごとに出力表示される。縁取りを行う
場合、このビット出力をさラニビットラッチｌａｄによ
ってビットジアドし、これらの出力を論理和し表示ビッ
ト後に縁取りビットを付加し’ ００１１０ ’として
ＪｉＯを出力する０これら縦縁取りマＯと横縁取りｇｏ
の信号はＯＲ回路Ｑｌで論理和され、ビデオ出力される
。
以上のようにこの発明によれは、表示文字を、簡単な回
路で立体的に縁取りを設けて強調された見易い文字に出
来るという効果が生じる０
路で立体的に縁取りを設けて強調された見易い文字に出
来るという効果が生じる０
第１図はこの発明の一実施例による画面表示装置を示す
ブロック図、第２図は縦縁取りを施した場合の文字の表
示画面を示す図、第３図はこの発明の表示タイミング波
形図、第４図は従来の文字表示画面を示す図、第６図は
従来の画面表示装置を示すブロック図である。 図において、（１）はＨＢカウンタ、（２）は減算器、
（３）はｉｏＭ 、 （５） ｐ （６）はラッチ１．
ラッチ２、ωはビットラッチｌを示す〇 なお、図中、同一符号は同一、又は相当部分を示す。
ブロック図、第２図は縦縁取りを施した場合の文字の表
示画面を示す図、第３図はこの発明の表示タイミング波
形図、第４図は従来の文字表示画面を示す図、第６図は
従来の画面表示装置を示すブロック図である。 図において、（１）はＨＢカウンタ、（２）は減算器、
（３）はｉｏＭ 、 （５） ｐ （６）はラッチ１．
ラッチ２、ωはビットラッチｌを示す〇 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 水平同期信号を入力とする複数のアドレス発生回路とこ
のアドレスに応じた表示データを出力する表示データ記
憶装置をもつテスタスキャン方式の画面表示装置におい
て、その表示文字の下側に縁取り表示のための表示行及
び一行前のデータを一時的に記憶する複数のラッチ回路
と、その表示文字の右側に縁取り表示をするためのビッ
トシフタ回路とを設けたことを特徴とする画面表示装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1034368A JPH02212892A (ja) | 1989-02-14 | 1989-02-14 | 画面表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1034368A JPH02212892A (ja) | 1989-02-14 | 1989-02-14 | 画面表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02212892A true JPH02212892A (ja) | 1990-08-24 |
Family
ID=12412230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1034368A Pending JPH02212892A (ja) | 1989-02-14 | 1989-02-14 | 画面表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02212892A (ja) |
-
1989
- 1989-02-14 JP JP1034368A patent/JPH02212892A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4935730A (en) | Display apparatus | |
| JPS61249086A (ja) | 隣接表示区域の画像表示装置 | |
| JPS59160174A (ja) | グラフイツクデイスプレイ装置 | |
| IE53301B1 (en) | A crt display device with a picture-rearranging circuit | |
| JPH0383097A (ja) | 縦スクロール用アドレス発生装置 | |
| JPH0229691A (ja) | 液晶表示装置 | |
| JPS6332392B2 (ja) | ||
| JP2574871B2 (ja) | 表示装置 | |
| JPS60211690A (ja) | メモリ回路 | |
| SU1462406A1 (ru) | Устройство дл вывода графической информации | |
| JPS58112575A (ja) | ビデオデイスプレイスクリ−ン上に同時に多数の移動標体を表示する方法 | |
| SU1231496A1 (ru) | Устройство дл отображени информации | |
| JPS63256991A (ja) | 編集記憶装置 | |
| KR920002518B1 (ko) | 정지화상 기록 재생장치 | |
| JPS607478A (ja) | 画像表示装置 | |
| JPS60134661A (ja) | 画像読み取り装置 | |
| JPS61220189A (ja) | 記憶装置の制御方式 | |
| JP2781924B2 (ja) | スーパーインポーズ装置 | |
| JPS6198379A (ja) | 画像表示装置 | |
| JPS61140992A (ja) | 表示制御方式 | |
| JPH01109972A (ja) | 映像拡大信号処理装置 | |
| JPS58224382A (ja) | Ｃｒｔ表示用イメ−ジメモリのアクセス回路 | |
| JPS62243043A (ja) | メモリ駆動回路 | |
| JPH04330490A (ja) | 画像表示装置 | |
| JPS6021086A (ja) | キヤラクタ発生装置 |