JPH02213773A - 所定周波数から外れた電気信号周波数成分の検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、所定の基本周波数から外れた交流電気信号中
の周波数成分を検出する回路に酪する。

さらに詳細には、ハイパスフィルタとして動作して基本
周波数より高い周波数成分を検出するように高い周波数
でスイッチングされるか或いは基本周波数及びその調波
成分をエイリアシングして基本周波数以外の周波数成分
を検出できるようにその基本周波数でスイッチングする
ことの可能なディスクリートタイム・アナログフィルタ
を利用するかかる検出装置に関する０本発明の回路は可
変速定周波数（ＶＳＣＦ）発電装置からの基本周波数か
ら外れた周波数成分の検出に特に有用である。

交流電気信号の基本周波数以外の周波数成分の検出が望
まれる場合がある。かかる用途の１つとして例えば航空
機の電源システムに用いるソリッドステート可変速定周
波数（ＶＳＣＦ）発電装置がある。かかるＶＳＣＦ発電
装置では普通方形波パルスから交流信号を合成するため
にソリッドステート・インバータを利用する。かかる装
置により発生される交流信号は普通、多量の調波成分、
特に奇数次の調波を含む０通常、フィルタを用いて合成
交流信号を濾波し、この調波成分を減少させる。これま
で、フィルタした交流電力信号中の基本周波数より高い
周波数成分を検出する手段が仕様により要求されている
。フィルタされた交流信号中に調波ノイズが存在すると
それがフィルタの故障を示唆することがある。非調波ノ
イズは発電装置の故障或いは発電装置の周波数のドリフ
トを指示することがある。現在、個別のコンポーネント
より成るハイパスフィルタを用いて基本周波数より高い
周波数成分の検出が行なわれている。応答特性において
基本周波数より高い適当なコーナー周波数を得るには多
数のかかるコンポーネントが必要となる。

最近、ＶＳＣＦ発電装置の交流出力中の基本周波数より
も高い周波数成分だけでなく、それよりも低い周波数成
分の検出が必要とされるように仕様が変更されてきた。

これはハイパスフィルタに加えて基本周波数より低い周
波数成分を通過させるローパスフィルタを用いることに
より達成可能であるが、システムの複雑さ、サイズ、重
量及びコストが増大する。しかしながら、これらは全て
航空機システムにおいて最小限に抑えることが要求され
るファクタである。

従って、交流信号中の基本周波数より高いかまた低い周
波数成分の積率が可能な改良型装置に対する要望がある
。

また、サイズ、重量、複雑さ及びコストを最小限に抑え
る装置に対する要望もある。

さらに、集積回路で構成が可能な装置に対する要望もあ
る。

かかる要望は、特に可変速定周波数（ＶＳＣＦ）発電装
置により発生される電気信号中の所定基本周波数より外
れた周波数成分を検出する装置についての本発明により
充足可能である０本発明の装置は電気信号の振幅を所定
のサンプリングレートでサンプリングするサンプル−ホ
ールド手段を有する。振幅サンプルはディスクリートタ
イム・アナログ・ハイパスフィルタ、特にスイッチング
キャパシタ・ハイパスフィルタに加えられる。サンプル
−ホールド回路のサンプリングレートとスイッチングキ
ャパシタ・ハイパスフィルタのスイッチングレートはク
ロック信号を発生する制御手段により制御される。特に
、サンプル−ホールド回路は２段の回路であり、スイッ
チングキャパシタ・フィルタは複相でオーバーラツプの
ないクロック信号により制御される２組のスイッチを有
する。

本発明の装置は２つのモードで作動される。

櫛歯モードでは、制御手段が分析される電気信号の所定
基本周波数でクロック信号を発生させる。

このため基本周波数とその高調波成分がエイリアシング
されて直流レベルとして現われ、これがスイッチングキ
ャパシタ・ハイパスフィルタにより除去される。第２の
動作モードでは制御手段が検出すべき高次調波の少なく
とも２倍の周波数でクロック信号を発生させる。この所
定の周波数は基本周波数の倍数、好ましくは２のべき数
であるため、所定のクロック周波数を従来のデジタル技
術により基本周波数になるよう割算することによって櫛
歯そ−ドを実効できる。

スイッチングキャパシタ・ハイパスフィルタのキャパシ
タの相対的な値はバイパスモードにおける動作時、基本
周波数より高い周波数成分を通過させるように選択され
る。クロック周波数の周波数を割算するとフィルタを通
過する周波数成分も同じ係数で減少する。かくして、へ
イバスフィルタモードで５１．２にＨＥのクロック周波
数を用いフィルタのキャパシタの値が４００８ｘより高
い周波数を（約８００８ｘのコーナー周波数で）通過さ
せるように選択された実施例では、５１．２に）Ｉｚの
クロック信号を１２８で割って４０００）１ｚのクロッ
ク信号を得ようとすると基本周波数及びその調波成分を
除き３．１２５８ｘより高い周波数成分（約６．５Ｈ２
のコーナー周波数）が櫛歯モードでフィルタを通過する
。従ワて、フィルタは櫛歯モードで動作している間は高
い値からほんの２．３ｆｌｚまでの基本周波数から外れ
た周波数成分を検出する。

スイッチングキャパシタ・ハイパスフィルタは好ましく
は縦続接続された２極の段より成り、最も好ましい実施
例では縦続接続された２次、４次及び６次の２極フィル
タ段より成る。

本発明の基本周波数を外れた周波数成分検出装置は電気
信号中の調波成分の検出に用いることのできるハイパス
フィルタと、基本周波数より低い周波数成分をも含んだ
全ての基本周波数以外の周波数成分を検出する櫛歯型フ
ィルタとを組み合わせる経済的な装置である。この検出
装置は好ましくは単一の半カストム化された集積回路チ
ップ上に形成される。

多相電気信号の分析を行なうには、マルチプレクサを用
いて所望の相をサンプル−ホールド回路に加える。好ま
しい実施例の出力回路はスイッチングキャパシタ・ハイ
パスフィルタを通過した周波数成分の振幅を表わすディ
スクリートタイム信号と共にフィルタ出力のピーク値を
表わす信号を発生する。

以下、添付図面を参照して本発明を実施例につき詳細に
説明する。

第１図は本発明による外れ周波数検出装置１のブロック
図である０本例の検出器１は可変速定周波数（ｖｓＣＦ
）発電装置（図示せず）が発生する三相４００Ｈｘ電気
信号の基本周波数以外の周波数成分の検出に利用される
ように設計されている。

かかるＶＳＣＦ発電装置は普通、発電装置の出力に固有
の調波成分を減少するためのフィルタ（図示せず）を有
する０本発明はかかる装置により発生されフィルタされ
た三相交流信号中の基本周波数以外の周波数成分の検出
に用いられる。当業者にとっては、本発明を単相或いは
多相に関わらず他の電気装置の基本周波数以外の周波数
成分の検出に用いることが可能なことが明らかであろう
。

検出器１はマルチプレクサ３を有し、このマルチプレク
サはＶＳＣＦ発電装置が発生する三相交流信号の相Ａ、
ＢまたはＣ若しくはテスト信号のような外部信号を信号
５ＥＬＡＯ及び５ＥＬＡＩより成る２ビツトの２道信号
に応答して選択する０選択された信号ＶＩＮはサンプル
−ホールド回路５に加えられる。このサンプル−ホール
ド回路５は２段の装置である。サンプル−ホールド回路
５は選択された入力信号の瞬時値をサンプリングしてそ
の値を振幅サンプルとして次のサンプルが採取されるま
で蓄積する。蓄積された振幅サンプル５ＨＶＩＮはリー
ド６を介してスイッチングキャパシタフィルタより成る
アナログディスクリートタイム・アナログフィルタフに
加えられる。あとで詳しく説明するように本例のスイッ
チングキャパシタ・フィルタフは２つのモードで動作可
能な６次のハイパスフィルタである。

サンプル−ホールド回路のサンプリングレート及びスイ
ッチングキャパシタ・フィルタフのスイッチングは複相
でオーバーラツプなしのクロック信号発生器９である制
御手段により制御される。クロック発生器９は外部の水
晶発振器（図示せず）から受は取ったクロックパルスよ
り２つのオーバーラツプなしのクロック信号ＰＨ１１及
びＰＨ１２を発生する。クロック発生器９はＨＩＧ）Ｉ
ＰＡＳＳ信号に応答してフィルタの２つの動作モードに
対し２つのレート、即ち基本周波数（４００Ｈｚ　＞と
５１．２にＨｘで信号ＰＨＩＩとＰＨＩ２を発生する。

ＲＮ信号はテストのためにクロック発生器９をリセット
する。

スイッチングキャパシタフィルタフにより発生される出
力信号ＷＡＶＥＦＯＲＭはピーク検出／サンプル−ホー
ルド回路１１に加えられる。クロック発生器９からのＰ
ＨＩＩ及びＰＨＩ２クロック信号はまたスイッチングキ
ャパシタ・フィルタ回路７によりＶＲＥＦと共にピーク
検出／サンプル−ホールド回路１１に送られる。ＶＲＥ
Ｆはまた本発明の外れ周波数検出装置１からの出力とし
て与えられる。　ＩＮ）ＩＩＢＩＴＮ信号は回路１１の
ピーク検出部分をリセットする。

ピーク検出／サンプル−ホールド回路１１は２つの出力
信号を発生する。　ＦＩＬＴＥＲＯＵＴはスイッチング
キャパシタ・フィルタ回路フのディスクリートタイム出
力であり、ＶＯＵＴはＶＳＣＦ発生出力の選択された位
相の基本周波数を外れた全ての周波数成分のピーク振幅
を表わす、これらの出力信号は例えば本発明の検出器に
より検出される基本周波数以外の周波数成分のレベルが
受容できない値になった場合警報信号を発生するか若し
くは発電装置を切り離すように他の装置（図示せず）に
より利用可能である。

マルチプレクサ３の詳細を箪２図に示す。

Ｐ）ＩＡＳＥ　Ａ、　ＰＨＡＳＥ　Ｂ、　ＰＨＡＳＥ　
Ｃ％ＥＸＴＲＡ　ｌＮＰｔ１Ｔ信号はそれぞれＣＭＯＳ
伝送ゲート１３．１５．１７．１９へ加えられる。これ
らの伝送ゲートはそれぞれＮＡＮＤゲート２１．２３．
２５．２７により制御される。インバータ２９．３１．
３３．３５は０ＭＯ３伝送ゲート１３．１５．１７．１
９をそれぞれ作動させるのに必要とされる相補信号を発
生する。

ＮＡＮＤゲート２１．２３．２５．２７は信号５ＥＬＡ
Ｉと５ＥＬＡＯにより制御される。これら２つの５ボル
トデジタル信号はレベルシフタ３フにより１５ポルトの
信号に変換されたのち直列接続のインバータ３９よりな
るパルス成形回路を通過する。コンディジ日ニングされ
た信号５ＥＬＡＩはＮＡＮＤゲート２１．２３に直接加
えられインバータ４１を介してＮＡＮＤゲート２５．２
７に送られる。一方、５ＥＬＡＯはＮＡＮＤ２１．２５
に直接加えられた後、インバータ４３を介してＮＡＮＤ
ゲート２３．２７に送られる。信号５ＥＬＡＩと５ＥＬ
ＡＯのデジタル値を適当に選択することにより、伝送ゲ
ート１３．１５．１フ、１９のうちの選択した１つだけ
を作動させてフィルタされた発生器信号の相の適当な１
つ或いは外部入力をＶＩＮとして選択する。

第３図は２段サンプル−ホールド回路５を示す、この従
来型のサンプル−ホールド回路はＣＭＯＳ伝送ゲート４
７とそのインバータ４９、キャパシタ５１、バッファ増
幅器５３より成る第１段４５を有する。直接接続の第２
段５５はＣＭＯＳ伝送ゲート５７、そのインバータ５９
、キャパシタ６１及びバッファ増幅器をより成る。

第１段の伝送ゲート４７はクロック信号ＰＨＩＩにより
制御され、一方第２段の伝送ゲート５７はクロック信号
ＰＨＩ２により制御される。第４図に示すように、信号
ＰＨＩＩとＰＨ１２は相補的であるが、オーバーラツプ
せず、このためいずれの時もただ１つのゲートだけがオ
ンの状態にある。ＰＨＩＩが高レベルであれば第１段４
５がインカー信号ＶＩＮの瞬時振幅をサンプリングして
蓄積し、一方第２段はＰＨ１２が低レベルでゲート５７
がオフ状態にあるため前に蓄積した値を保持する。Ｐ）
１１２がＰＨＩＩが低レベルになったあと高レベルにな
ると、第１段４５の振幅サンプルが第２段５５に移行す
る。この２段のサンプル−ホールド回路はディスクリー
トタイム・フィルタ回路７に安定なアナログ信号を供給
する。

複相でオーバラップなしのクロック信号発生回路９の詳
細を第５図に示す、外部水晶発振器により発生されるパ
ルス信号ＣＬＯＣには、このＣＬＯＣＫ信号を反転１５
ポルトｃｔｏｃに信号に変換するレベルシフタ６５を介
してクロック発生回路９に加えられる。この後者の信号
はり−ド６９上に１５ボルトのクロック信号をまたリー
ド７１上に反転クロック信号を発生させるために一連の
インバーター６７を通過する。これらの信号は直列接続
の７個のフリップフロップフ５より成る割算回路７３の
加えられる。この割算回路フ３は５１．２ＫＨｘの入力
ＣＬＯＣＫ信号を１２８で割算してリード７７上に４０
０Ｈｚのクロック信号を発生させる。リード６９上の５
１．２ＫＨｘ信号及びリード７フ上の４００Ｈｚ信号は
それぞれ相補的な伝送ゲート７９及び８１に加えられ、
これらのゲートにはインバータ８３が相補的な制御信号
を供給する。これらの伝送ゲートはレベルシフタ８５を
介して伝送ゲートフ９．８１の制御入力に加えられる１
ＧＨＰＡＳＳ信号により互いに反対方向に制御される。

　ＨＩＧＦＩＰＡＳＳ信号が高レベルにあると、伝送ゲ
ート７９が作動されて５１．２ＫＨｘ信号リード６９を
介して非オーバラツプ信号発生器８７に送る。　ＨＩＧ
ＨＰＡＳＳ信号が低レベルにあると、４００Ｈｚ信号が
選択される。

オーバラップなしの信号発生器８フは一対のＮＡＮＤゲ
ート８９．９１より成る従来型の回路でありインバータ
９３．９５を介してそれぞれ複相でオーバラップなしの
クロック信号ＰＨ１１、ＰＨ１２を発生する。ゲート７
９．８１により選択される信号はＮＡＮＤ９１に直接加
えられ、インバータ９７を介してＮＡＮＤゲート８９に
送られる。インバータ９７の出力はまた偶数個のインバ
ータ９９．１０１．１０３．１０５．１０７．１０９を
介してＮＡＮＤゲート８９の第２の入力に加えられる。

ＮＡＮＤゲート８９の第２の入力に加えられる信号は直
列接続のインバータ９９乃至１０９を介して全伝搬時間
だけ遅延される。同様に、伝送ゲート７９．８１により
選択される信号は個々の遅延時間の和に等しい全遅延時
間を生ずる偶数個のインバータ９７乃至１０７を介して
ＮＡＮＤ９１の第２の入力に加えられる。信号ＰＨＩＩ
、ＰＨＩ２が伝送ゲート７９．８１により選択される信
号と本質的に同時に低レベルになるが、それらは直列接
続のインバータにより導入される遅延時間の経過後にお
いてのみ高レベルになる。かくして、信号ＰＨＩＩ及び
ＰＨ１２は第４図に示すようなオーバラップなしの信号
である。　ＨＩＧＨＰＡＳＳ信号の値により、信号ＰＨ
ＩＩ、ＰＨＩ２は４００）ｌｘまたはＳｌ、２ＫＨｚの
いずれかの周波数を有する。

第６図は、スイッチングキャパシタ・フィルタフの回路
図であり、このフィルタにはサンプル−ホールド回路５
からの５ＩＩＶＩＮサンプルがリード６を介して加えら
れる０本例のフィルタ７は縦続接続の３つの２極フィル
タ段１１１ａ、　１ｌｌｂ％１ｌｌｃより成る６次のチ
ェビチェフ・へイバスフィルタである。各２極段１１１
ａ、　１ｌｌｂ、　１ｌｌｃは一対の演算増幅器１１３
．１１５、多数のキャパシタ１１７．８８Ｍスイッチ１
１９．１２１を有する。この型のスイッチングキャパシ
タ・フィルタ回路はＩｎｔｅｒｄ６ｓｉｇｎ　Ｉｎｃ、
により１９８３年に出版されたＴｅｄ　Ｗ、Ｐｌｃｋｅ
ｒｒｅｌｌ著の”Ｄｅｉｌｇｎｌｎｇ　　Ｌｏｗ　　Ｆ
ｒｅｑｕｅｎｃｙ　　Ｆｉｌｔａｒｓ　　Ｏｎ　　Ｔｈ
ｅＣＩＪＯ５Ｍｏｎｏｃｈｉｐ　’″に記載されている
。スイッチングキャパシタ・ハイパスフィルタフの第１
及び第２段１１１ａ、１ｌｌｂのキャパシタの相対的な
値を選択する公式がこの刊行物に記載されている。フィ
ルタの第３段１１１ｃのキャパシタ１１７の相対的な値
も当業者であれば周知のチェビチェフ計算式を用いて同
じように導き出すことが可能である０本例のフィルタ回
路の相対的な値を第６図に示す。これらの値は各段の２
つの演算増幅器１１３．１１５の出力が飽和しないよう
に利得を調整するために計算したチェビチェフの値によ
り調整されている。

フィルタ回路７の６ボルト基準電圧ＶＲＥＦは分圧器１
２３により発生され演算増幅器１１５によりバッファさ
れる。フィルタ回路７はこの６ボルト基準電圧ＶＲＥＦ
をアース電位として用い、出力の大きさが増加するとこ
の出力は０ボルトに近づく。

８８Ｍスイッチ１１９，１２１のさらに詳細な構成をそ
れぞれ第７及び８図に示した。これらのスイッチはそれ
ぞれ一対のＣＭＯＳ伝送ゲート１２７．１２９と相補的
制御信号を発生するインバータ１３１．１３３をそれぞ
れ有する。２つのタイプのスイッチ１１９．１２１の伝
送ゲート１２７．１２９はオーバラップなしのクロック
信号ＰＨＩＩ、ＰＨ１２により制御される。しかしなが
ら、ＰＨＩＩはスイッチ１１９の伝送ゲート１２７を制
御するがスイッチ１２１では伝送ゲート１２９を制御し
、一方ＰＨＩ２は２つのタイプのスイッチのうちの反対
の伝送ゲートを制御する。

第９図に詳細を示したサンプル−ホールド／ピーク検出
回路１１は回路５と同様２段のサンプル−ホールド回路
１３５を有し、ディスクリートタイム・アナログフィル
タフより発生される信号ＷＡＶＥＦＯＲＭをサンプリン
グして蓄積する。しかしながら、回路５とは異なり、サ
ンプル−ホールド回路１３５の第１段１３７はＰＨ１２
により、また第２段１３ｇはＰＨＩＩにより制御される
。フィルタ信号１！ＩＡＶＥＦＯＲＭのディスクリート
タイム・アナログ値はサンプル−ホールド回路１３５の
第２段１３９のキャパシタ１４１に蓄積され、バッファ
増幅器１４３を介してフィルタの現ディスクリートタイ
ム出力信号ＦＩＬＴＥＲＱｔｌＴとして供給される。

回路１１はまたデジタル信号ＩＮＨＩＢＩＴＮにより制
御されるピーク検出回路１４５を有する。　ＩＮＨＩＢ
ＩＴＮは５ボルトから１５ボルトへのレベルシック１４
７とパルス成形インバータ１４９を介してそれぞれＮチ
ャンネル及びＰチャンネルのＦ　Ｅ　Ｔ　１５１．１５
３のゲートに加えられる。ＩＮＨＩＢＩＴＮが高レベル
にある時、ＮチャンネルＦ　Ｅ　Ｔ　１５１がオン状態
でキャパシタ１５５の両方の端子を基準電圧ＶＲＥＦに
上昇させる。　ＩＮＨＩＢＩＴＮが低レベルになると、
ＦＥＴ１５１がオフとなってＰチャンネルＦ　Ｅ　Ｔ　
１５３がオンとなる。キャパシタ１５５上の電圧はコン
パレータ１５７により、キャパシタ１４１に蓄積されコ
ンパレータ１５７の反転入力に加えられるフィルタ回路
７に発生された現ディスクリートタイム・アナログ位置
と比較される。キャパシタ１４１上の電圧がキャパシタ
１５５上の電圧より低く、フィルタフにより検出される
周波数成分の現振幅がキャパシタ１５５上の電圧により
表わされる前の高い値を越えている場合、コンパレータ
１５７の出力が低レベルとなフてＰチャンネルＦ　Ｅ　
Ｔ　１５９をオンにする。ＦＥＴ１５３がまたＩＮＨＩ
ＢＩＴＮの砥い値によりオンになると、キャパシタ１５
５上の電圧がキャパシタ１４４上の電圧と等しくなるま
でキャパシタ１５５から電荷が放電される。かくして、
キャパシタ１５５上の電圧が低くなればなるほどフィル
タにより検出される外れ周波数成分のピーク値が高くな
る。

前述したように、本発明の外れ周波数検出器１は２つの
モードで作動可能である。ハイパスフィルタ・モードで
は複相でオーバラップなしのクロック信号発生器９に加
えられる。ＨＩＧＨＰＡＳＳ信号が高レベルにあり、こ
のため伝送ゲート７９がオンになってオーバーラツプな
しのクロック信号ＰＨ１１、ＰＨＩ２が５１．２Ｋ）ｌ
ｘで発生される。

サンプル−ホールド回路５及びスイッチングキャパシタ
・フィルタ回路７が信号ＰＨＩＩ、ＰＨ１２により５１
．２Ｋ）ｌｘで作動されると、フィルタ７は約８００Ｈ
ｚのコーナー周波数で４００）ＩＺより高い周波数成分
を通過させる。この状態におけるフィルタフの応答を第
１０図に示す。この動作モードにおける４００）ｌｘよ
り高い周波数成分のフィルタ出力の現アナログ値はサン
プル−ホールド／ピーク検出回路１１により発生される
ＦＩＬＴＥＲＯＬＩＴ信号として与えられる。これらの
周波数成分のピーク値はｖｏｕＴとして与えられる。

モニターする電気信号の任意の相につき現及びピーク振
幅値を発生可能である０人力信号を変化させる場合、Ｉ
ＮＨＩＢＩＴＮ信号が高レベルとなってキャパシタ１５
５をリセットする０次いで、５ＥＬＡＩ、５ＥＬＡＯの
適当な値が所望の入力信号を選択するためにマルチプレ
クサ３に加えられる。　ＩＮＨＩＢＩＴＮ信号はフィル
タが整定状態となるまで高レベルにあり、その後低レベ
ルとなってフィルタフが通過させる４００Ｈｚより高い
周波数成分のピーク振幅を記録する。

第２の動作モードでは、ＨＴＧ）ＩＰＡＳＳ信号が伝送
ゲート７９をオフにしゲート８１をオンにしてＰＨＩＩ
、ＰＨ１２信号が分析される電気信号の基本周波数であ
る４００Ｈｚの周波数で発生されるようにセットされる
。ＶＩＮがサンプル−ホールド回路５により４００１（
ｘのレートでサンプルされると、基本周波数が直流信号
として現われるがこれはハイパスフィルタフにより除去
される。基本周波数の調波もまた直流信号として現われ
るが同様にフィルタフにより除去される。信号をあまり
にも低すぎるサンプリングレートでサンプリングするこ
とにより起こるこの現象はエイリアシング（ａｌｌａｓ
ｉｎｇ）として知られ、−船釣にデジタルシステムでは
好ましくないものと考えられている。

しかしながら、本発明者はこの現象を櫛歯型フィルタと
して利用して基本周波数及びその調波を除去しこれらの
周波数以外の周波数成分が検出できるようにこの現象が
利用可能なことを発見した。

４００Ｈｚで作動される際のフィルタフの応答特性を第
１１図に示す、スイッチング周波数は１２８分の１に減
少しているため、通過する周波数成分もまた同じ係数だ
け減少しており、この動作モードでフィルタはコーナー
周波数約８．５Ｈｚで３．１２５）１ｚより高い周波数
成分を通過させる。かくして、第１１図に示すように、
フィルタ回路７は印加信号の基本周波数及び調波成分を
除き約８Ｈｚより高い周波数成分を１００％検出する。

バイパス動作モードにおけるエイリアシングを防止する
ため、フィルタ７は検出すべき所望の周波数の少なくと
も２倍のレートで作動させる必要がある０本例の検出器
ではバイパスモードでは最大２０　Ｋ）ｌｘの周波数成
分を検出できることが望ましいため、５１．２Ｈｚが選
択された。これはまた基本周波数４００Ｈｚの２のべき
を掛は合わせたものに等しく、複相でオーバーラツプの
ないクロック信号発生回路９の割算回路の構成が簡単に
なる。

本発明の外れ周波数検出器は単一のチップ上の集積回路
の形で構成することが好ましい。

本例の装置はＳａｎ　Ｊｏｓｅ、　Ｃａ１ｌｆｏｒｎｌ
ａのｔｌｎｉｖｅｒｓａｌＳｅｍｉｃｏｎｄｕｃｔｏｒ
により提供されたＬｌｎｉｖｅｒｓａｌ　６００３＾ｎ
ａｌｏｇ　ＣＭＯＳ＾ｒｒａｙ上において構成された。

検出器を作動させるための上述の外部信号は本発明の開
示実施例を利用するＶＳＣＦ発電装置に連携のマイクロ
プロセッサにより発生することが可能である。

本発明の特定実施例を詳細に説明したが、当業者であれ
ば種々の変形例及び設計変更を本発明の全開示に照らし
合わせて考えつくことが可能であろう、しかしながら、
開示した特定の実施例は例示のためのみを目的とし本発
明の範囲を何ら限定する意図はなく、本発明は頭書した
特許請求の範囲及び任意の並びに全ての均等例によりそ
の範囲を決定されるべきである。

【図面の簡単な説明】

第１図は、本発明による外れ周波数検出装置をブロック
図で示した回路図である。 第２図は、第１図の検出器の一部を構成するマルチプレ
クサの回路図である。 第３図は、第１図の検出器の一部を構成するサンプル−
ホールド回路の回路図である。 第４図は、第１図の検出器により利用されるオーバーラ
ツプなしのクロック信号の波形図である。 第５図は、第１図の検出器の一部を構成するクロック発
生器及び割算器の回路図である。 第６図は、第１図の検出器の一部を構成するスイッチン
グキャパシタ・フィルタの回路図である。 第７図は、第６図のスイッチングキャパシタ・フィルタ
に用いる１つの型のスイッチを示す回路図である。 第８図は、第６図のスイッチングキャパシタ・フィルタ
に用いる別の型のスイッチの回路図である。 第９図は、第１図の検出器の一部を構成するサンプル−
ホールド／ビーク検出回路の回路図である。 第１０図は、１つの動作モードにある第１図の回路のフ
ィルタ特性を示す。 第１１図は、第２の動作モードにある第１図の回路のフ
ィルタ特性を示す。 １・・・・外れ周波数検出器 ３・・・・マルチプレクサ ５・・・・サンプル−ホールド回路 ７・・・・スイッチングキャパシタ・フィルタ回路９・
・・・クロック発生器 １１・・・・ピーク検出／サンプル−ホールド回路出願
人；　　ウエスチンクへウス・エレクトリック・コーボ
レー、ジョン代　理　人：放蕩　紘一部（ほか１名）Ｆ
ＩＧ、４

Claims (1)

1. 【特許請求の範囲】 （１）所定基本周波数から外れた電気信号の周波数成分
   を検出する装置であって、電気信号の振幅を所定のサン
   プリングレートで振幅サンプルとしてサンプリングし且
   つホールドするサンプル−ホールド手段と、スイッチン
   グ手段を含むディスクリートタイム・アナログ・ハイパ
   スフィルタと、サンプル−ホールド手段がホールドした
   振幅サンプルをディスクリートタイム・アナログ・ハイ
   パスフィルタへ加える手段と、サンプル−ホールド手段
   のサンプリングレートと、ディスクリートタイム・アナ
   ログ・ハイパスフィルタのスイッチング手段とを制御す
   る制御手段であつて、サンプル−ホールド手段のサンプ
   リングレートをセットし且つディスクリートタイム・ア
   ナログ・ハイパスフィルタのスイッチング手段を基本周
   波数でスイッチングして基本周波数とその調波成分エリ
   イアシングする手段を含む制御手段と、ハイパスフィル
   タを通過した周波数成分の振幅を表わす出力信号を発生
   する出力手段とより成ることを特徴とする検出装置。 （２）ディスクリートタイム・アナログ・ハイパスフィ
   ルタが第１及び第２のスイッチング手段を有するスイッ
   チングキャパシタ・ハイパスフィルタより成り、サンプ
   ル−ホールド手段が直列に接続された第１及び第２のサ
   ンプル−ホールド段を有し、制御手段が複相でオーバー
   ラップのないクロック信号を発生するクロック信号発生
   手段を有し、第１のサンプル−ホールド段と第１のスイ
   ッチング手段が複相でオーバーラップのないクロック信
   号の第１のものに応答し、第２のサンプル−ホールド段
   と第２のスイッチング手段が複相でオーバーラップのな
   いクロック信号の第２のものに応答することを特徴とす
   る請求項第（１）項に記載の装置。 （３）スイッチングキャパシタ・ハイパスフィルタが縦
   続接続された２つの２極スイッチングキャパシタ・フィ
   ルタ段より成ることを特徴とする請求項第（２）項に記
   載の装置。（４）スイッチングキャパシタ・ハイパスフ
   ィルタが縦続接続された３つの２極スイッチングキャパ
   シタ・フィルタ段より成ることを特徴とする請求項第（
   ３）項に記載の装置。（５）制御手段が、サンプル−ホ
   ールド手段のサンプリングレートとディスクリートタイ
   ム・アナログ・ハイパスフィルタのスイッチング手段の
   スイッチングレートを基本周波数の所定の調波の少なく
   とも２倍に等しい所定周波数に交互にセットする手段を
   有することを特徴とする請求項第（１）項に記載の装置
   。 （６）前記所定の周波数が基本周波数の所定の倍数であ
   り、サンプリングレートとスイッチングレートを所定の
   周波数にセットする制御手段の前記手段が所定の周波数
   を有する制御信号を発生する手段を有し、サンプリング
   レートとスイッチングレートを基本周波数にセットする
   前記手段が制御信号の所定周波数を前記所定の倍数で割
   算する手段を有することを特徴とする請求項第（５）項
   に記載の装置。 （７）前記所定の倍数が２のべきであり、割算手段がそ
   の割算を２の所定のべきで行なうように接続した複数の
   フリップフロップを有することを特徴とする請求項第（
   ６）項に記載の装置。 （８）出力手段がハイパスフィルタを通過した周波数成
   分の振幅のピーク値を検出し蓄積する手段を有すること
   を特徴とする請求項第（６）項に記載の装置。 （９）多相可変速定周波数発電装置により発生される所
   定の基本周波数から外れた多相電気信号の周波数成分を
   検出する装置であって、多相電気信号の各相を制御可能
   に選択するマルチプレクサと、複相でオーバーラップの
   ないクロック信号に応答して多相電気信号の選択された
   相をサンプリングして得た振幅サンプルを第１の段から
   第２の段に通過させる２段サンプル−ホールド回路と、
   複相でオーバーラップのないクロック信号に応答する第
   １及び第２の組のスイッチを有するスイッチングキャパ
   シタ・ハイパスフィルタと、２段サンプル−ホールド回
   路の第２の段の振幅サンプルをスイッチングキャパシタ
   ・ハイパスフィルタに加える手段と、複相でオーバーラ
   ップのないクロック信号を発生する手段であつて、スイ
   ッチングキャパシタ・ハイパスフィルタが電気信号の選
   択された相の所定基本周波数及びその調波成分をエイリ
   アシングするように所定基本周波数のクロック信号を発
   生する手段を含む制御手段と、ハイパスフィルタを通過
   した周波数成分の振幅を表わす出力信号を発生する出力
   手段とより成ることを特徴とする検出装置。 （１０）制御手段が複相でオーバーラップのないクロッ
   ク信号を基本周波数の所定の調波の少なくとも２倍に等
   しい周波数で交互に発生する手段を有することを特徴と
   する請求項第（９）項に記載の装置。 （１１）前記所定の周波数が基本周波数の２のべきの倍
   数であり、制御手段が選択した２のべきで複相でオーバ
   ーラップのないクロック信号の周波数を割算して所定基
   本周波数を持つ複相でオーバーラップのないクロック信
   号を発生させる手段を有することを特徴とする請求項第
   （１０）項に記載の装置。 （１２）スイッチングキャパシタ・ハイパスフィルタが
   縦続接続された少なくとも２つの２極ハイパスフィルタ
   段より成ることを特徴とする請求項第（１１）項に記載
   の装置。 （１３）スイッチングキャパシタ・ハイパスフィルタが
   縦続接続された２次、４次、６次の２極スイッチングキ
   ャパシタ・ハイパスフィルタ段より成ることを特徴とす
   る請求項第（１２）項に記載の装置。 （１４）出力手段がスイッチングキャパシタ・ハイパス
   フィルタの出力のピーク値を検出し蓄積する手段を有し
   て成ることを特徴とする請求項第（１０）項に記載の装
   置。