JPH02215208A - Ｐｌｌ復調回路 - Google Patents
Ｐｌｌ復調回路Info
- Publication number
- JPH02215208A JPH02215208A JP1034929A JP3492989A JPH02215208A JP H02215208 A JPH02215208 A JP H02215208A JP 1034929 A JP1034929 A JP 1034929A JP 3492989 A JP3492989 A JP 3492989A JP H02215208 A JPH02215208 A JP H02215208A
- Authority
- JP
- Japan
- Prior art keywords
- demodulation circuit
- output
- low
- pll
- phase comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplitude Modulation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、いわゆるハイファイＶＴＲなど低雑音を必要
とするＦＭ復調回路に関する。
とするＦＭ復調回路に関する。
（従来の技術）
第２図は従来のＦＭ信号の位相同期ループ（ＰＬＬ）復
調回路の構成を示している。第２図において、２１は入
力端子、２２は出力端子、２３は位相比較器、２４は電
圧制御発振器（以下、ｖｃｏという）、２５、２７は低
域濾過フィルタ（以下、ＬＰＦという）、２６は増幅回
路である。
調回路の構成を示している。第２図において、２１は入
力端子、２２は出力端子、２３は位相比較器、２４は電
圧制御発振器（以下、ｖｃｏという）、２５、２７は低
域濾過フィルタ（以下、ＬＰＦという）、２６は増幅回
路である。
入力信号２１を位相比較器２３に接続し、位相比較器２
３の出力をＬＰＦ２５に接続し、ＬＰＦ２５の出力を増
幅回路２６に入力し、増幅回路２６の出力を位相比較器
２３と接続したＶＣＯ２４に接続するとともに、ＬＰＦ
２７と接続し必要以上の周波数を除去して出力信号を出
力端子２２に得る。
３の出力をＬＰＦ２５に接続し、ＬＰＦ２５の出力を増
幅回路２６に入力し、増幅回路２６の出力を位相比較器
２３と接続したＶＣＯ２４に接続するとともに、ＬＰＦ
２７と接続し必要以上の周波数を除去して出力信号を出
力端子２２に得る。
（発明が解決しようとする課題）
しかしながら、上記従来のＰＬＬ復調回路構成では、出
力される信号は復調信号と、ＰＬＬ復調回路内で発生す
る雑音である。この場合の雑音源は１位相比較器、ＬＰ
Ｆ、増幅回路、ＶＣＯより発生し、低減または除去する
のは困難である。
力される信号は復調信号と、ＰＬＬ復調回路内で発生す
る雑音である。この場合の雑音源は１位相比較器、ＬＰ
Ｆ、増幅回路、ＶＣＯより発生し、低減または除去する
のは困難である。
本発明は上記従来の問題を解決するものであり、雑音を
低減できるＰＬＬ復調回路を提供することを目的とする
ものである。
低減できるＰＬＬ復調回路を提供することを目的とする
ものである。
（課題を解決するための手段）
本発明は上記目的を達成するために、同一の特性を有す
る複数個のＰＬＬ復調回路を用いて、復調回路の入力に
同一の変調゛信号を与え、それぞれの出力を抵抗を介し
て加算して出力とする接続をした回路構成とするもので
ある。
る複数個のＰＬＬ復調回路を用いて、復調回路の入力に
同一の変調゛信号を与え、それぞれの出力を抵抗を介し
て加算して出力とする接続をした回路構成とするもので
ある。
（作 用）
したがって、本発明によれば、複数のＰＬＬ回路に同一
の変調信号を入力し、それぞれの復調出力信号を加算し
これを復調出力とすることにより。
の変調信号を入力し、それぞれの復調出力信号を加算し
これを復調出力とすることにより。
雑音低減を図ることができる作用を有する。
（実施例）
第１図は本発明の一実施例のＰＬＬ復調回路の構成を示
したものである。第１図において、１はＰＬＬ復調回路
Ａ、２はＰＬＬ復調回路Ｂ、１１は入力端子、１２は出
力端子、１３ａ、１３ｂは位相比較器、１４ａ、１４ｂ
はｖＣｏ、１５ａ 、 １５ｂ 、 １７ａ 。
したものである。第１図において、１はＰＬＬ復調回路
Ａ、２はＰＬＬ復調回路Ｂ、１１は入力端子、１２は出
力端子、１３ａ、１３ｂは位相比較器、１４ａ、１４ｂ
はｖＣｏ、１５ａ 、 １５ｂ 、 １７ａ 。
１７ｂはＬＰＦ、１６ａ、１６ｂは増幅回路である。
位相比較器１３ａ、１３ｂの出力をＬＰＦ１５ａ。
ｔｓｂに入力接続し、該Ｌ Ｐ Ｆ１５ａ 、 １５ｂ
の出力を増幅回路１６ａ、１６ｂに接続し、増幅回路１
６ａ。
の出力を増幅回路１６ａ、１６ｂに接続し、増幅回路１
６ａ。
１６ｂの出力を別のＬＰＦ１７ａ、１７ｂおよびＶＣＯ
１４ａ、１４ｂに接続し、該ＶＣＯ１４ａ、１４ｂの出
力を前記位相比較器１３ａ、１３ｂに接続したＰＬＬ復
調回路の一対について、入力端子１１を位相比較器１３
ａ、１３ｂと共通接続し、各Ｌ Ｐ Ｆ１７ａ 、 １
７ｂの出力を抵抗１８および１９の一端に接続し、抵抗
１８゜１９の他端を接続し、該接続点を出力端子１２と
する。
１４ａ、１４ｂに接続し、該ＶＣＯ１４ａ、１４ｂの出
力を前記位相比較器１３ａ、１３ｂに接続したＰＬＬ復
調回路の一対について、入力端子１１を位相比較器１３
ａ、１３ｂと共通接続し、各Ｌ Ｐ Ｆ１７ａ 、 １
７ｂの出力を抵抗１８および１９の一端に接続し、抵抗
１８゜１９の他端を接続し、該接続点を出力端子１２と
する。
次に上記実施例の動作について説明する。上記実施例に
おいて、入力端子１１より変調信号を入力する。抵抗１
８と抵抗１９で得られる信号について、位相および振幅
が同一で同一量の雑音が出力されているとすると、出力
端子１２で得られる出力信号は、それぞれ出力抵抗で半
分になったものの和であるため、抵抗１８．１９で得ら
れる量と同一となる。
おいて、入力端子１１より変調信号を入力する。抵抗１
８と抵抗１９で得られる信号について、位相および振幅
が同一で同一量の雑音が出力されているとすると、出力
端子１２で得られる出力信号は、それぞれ出力抵抗で半
分になったものの和であるため、抵抗１８．１９で得ら
れる量と同一となる。
一方、雑音に関しては、出力抵抗で半分となり、電力の
和であるため電圧は８倍となり、出力端子１２で得られ
る雑音は抵抗１８．１９で得られる量のｆ’ｒ／ ２倍
となる。即ち、雑音のみが０．７０７倍、約−３ｄＢと
なる結果が得られる。
和であるため電圧は８倍となり、出力端子１２で得られ
る雑音は抵抗１８．１９で得られる量のｆ’ｒ／ ２倍
となる。即ち、雑音のみが０．７０７倍、約−３ｄＢと
なる結果が得られる。
（発明の効果）
本発明は上記実施例から明らかなように、従来例によっ
て得られた特性を損なうことなく、雑音のみを低減する
ＰＬＬ回路が得られるという効果を有する。
て得られた特性を損なうことなく、雑音のみを低減する
ＰＬＬ回路が得られるという効果を有する。
第１図は本発明の一実施例のＰＬＬ復調回路のブロック
図、第２図は従来のＰＬＬ復調回路のブロック図である
。 １１、２１・・・入力端子、１２．２２・・・出力端子
、１３ａ 、 １３ｂ 、 ２３− 位相比較器、１
４ａ 、 １４ｂ 、 ２４− ＶＣＯｌ １５ａ、１
５ｂ。 １７ａ、１７ｂ、２５．２７− ＬＰＦ、１６ａ。 １６ｂ、２６・・・増幅回路。 第 図 特許出願人 松下電春産業株式会社 ＶＣｏ；ｔＬ＊１．制御ｅｂｂ
図、第２図は従来のＰＬＬ復調回路のブロック図である
。 １１、２１・・・入力端子、１２．２２・・・出力端子
、１３ａ 、 １３ｂ 、 ２３− 位相比較器、１
４ａ 、 １４ｂ 、 ２４− ＶＣＯｌ １５ａ、１
５ｂ。 １７ａ、１７ｂ、２５．２７− ＬＰＦ、１６ａ。 １６ｂ、２６・・・増幅回路。 第 図 特許出願人 松下電春産業株式会社 ＶＣｏ；ｔＬ＊１．制御ｅｂｂ
Claims (1)
- 位相比較器を第１の低域ろ過フィルタに接続し、該第１
の低域ろ過フィルタを増幅回路に接続し、該増幅回路を
前記第１の低域ろ過フィルタと異なった第２の低域ろ過
フィルタおよび前記位相比較器と接続された電圧制御発
振器に接続した一対の回路を具備し、前記各位相比較器
の入力を共通とし、前記各第２の低域ろ過フィルタの出
力間に一対の抵抗を直列接続し、該直列接続した抵抗の
中点を出力端子としたことを特徴とするＰＬＬ復調回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1034929A JPH02215208A (ja) | 1989-02-16 | 1989-02-16 | Ｐｌｌ復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1034929A JPH02215208A (ja) | 1989-02-16 | 1989-02-16 | Ｐｌｌ復調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02215208A true JPH02215208A (ja) | 1990-08-28 |
Family
ID=12427888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1034929A Pending JPH02215208A (ja) | 1989-02-16 | 1989-02-16 | Ｐｌｌ復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02215208A (ja) |
-
1989
- 1989-02-16 JP JP1034929A patent/JPH02215208A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0448285B2 (ja) | ||
| US4215280A (en) | Phase responsive frequency detector | |
| US5276403A (en) | Nonlinear preemphasis-deemphasis system | |
| JPH02215208A (ja) | Ｐｌｌ復調回路 | |
| KR900018978A (ko) | 비데오 신호 기록 및 재생 장치 | |
| JPH0220170B2 (ja) | ||
| US5887030A (en) | Data reproducing apparatus having equalization characteristics which can be controlled | |
| JP2680580B2 (ja) | 位相ロックループ回路 | |
| JPS5919456A (ja) | クロツク再生回路 | |
| JP3880129B2 (ja) | インダクタ回路及びフィルタ | |
| JPS61258533A (ja) | 振幅可変ｄａ変換集積回路 | |
| JPS61274406A (ja) | 位相ロツク回路 | |
| JPH01106507A (ja) | 周波数変調回路 | |
| JPS6125306A (ja) | Ｆｍ復調回路 | |
| JPS63142907A (ja) | 周波数変調信号復調用装置 | |
| JP3219218B2 (ja) | 変調回路 | |
| JPS63316502A (ja) | Ｆｍ復調回路 | |
| JPH01251475A (ja) | デジタルエンファシス回路 | |
| JPS6232717A (ja) | 波形整形回路 | |
| JPS635611A (ja) | アクテイブフイルタ | |
| JPS5916479B2 (ja) | マルチチヤンネルレコ−ド復調用フエ−ズロツクドル−プ | |
| JPH03205994A (ja) | クロマ信号のエンファシス・ディエンファシス回路 | |
| JPH09162731A (ja) | ノイズ低減回路 | |
| JPS5923606A (ja) | 変調回路 | |
| JPS5843031U (ja) | 低域通過型フイルタ |