JPH022154B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はミユージツクシンセサイザの音源部に
関し、とくに、デイジタル化したミユージツクシ
ンセイザに関するものである。

従来、ミユージツクシンセサイザはアナログ方
式でつくられている。これは、鍵盤の各鍵に対応
した鍵電圧を発生させ、鍵電圧にビブラート信号
などの変調信号電圧を加算し、この信号を逆対数
変換器によつて等比間隔の尺度にもとづく電圧に
変換し、この電圧によつて電圧制御発振器を制御
して音階信号を発生させるものである。そしてこ
の音源信号を電圧制御波器に加えて所望の音色
づけを行ない楽音信号をつくり出す。電圧制御
波器の周波数特性を制御するためには上記鍵電圧
や別に設けたエンベロープ信号（一般にADSR信
号という）を使う。電圧制御波器の出力は電圧
制御増幅器に印加される。電圧制御増幅器には別
のエンベロープ信号が増幅度制御用に印加され
て、楽音信号の音量変化が付与される。

このようなアナログ電圧制御技術による従来の
ミユージツクシンセイザは、動作が不安定で長時
間の連続使用に耐えないものである。とくに楽器
の生命であるピツチの安定度や音階の正確さの点
に、改良が望まれていた。本発明は、このような
従来の欠点を改良することを目的としている。

本発明は、電子楽器とくにその移調装置をデイ
ジタル化し、動作を確実たらしめるものである。
すなわち、本発明は、複数の鍵によつて駆動され
るスイツチを含む鍵スイツチと上記鍵スイツチの
うち押鍵された鍵スイツチの位置に応じた数値情
報を出力するキーアサイナと、移調用のデイジタ
ル形式の移調データが設定でき、かつこれを出力
する移調装置を備え、上記のの数値情報と上記移
調データとを加算または減算し得た和または差デ
ータを、上記押鍵された鍵スイツチの位置に応じ
たキーデータとして用い、上記キーデータによつ
て所定の音階音を出力するようにした電子楽器を
提供するものである。上記のキーアサイナは各鍵
スイツチを走査して鍵スイツチの開閉を検出する
デコーダやデータセレクタから成る走査装置と、
走査した鍵の数を計数するカウンタをもつてお
り、そのカウンタの初期値として上記移調データ
を用いている。また別の方法として、キーアサイ
ナは上記鍵スイツチの複数個を一群として複数群
にわけ各群ごとに一括して開閉を検出する走査装
置と、上記検出結果に応じて数値情報に変換する
装置と、上記数値情報と上記移調データとの加減
算を行なつてキーデータを得る加減算装置とも持
つように構成している。

以下図面と共に説明する。以下の説明、及び、
図面において、LDはロードを意味し、カウンタ
やラツチに外からデータを入力するものである。
CKはカウンタのクロツク端子である。CLはカウ
ンタやレジスタの内容をＯにするクリア端子であ
る。Ｄは遅延器で一般にはＤフリツプフロツプを
用い、適当なクロツクによつて、約１クロツク分
入力を遅らせる。各カウンタやレジスタ、ラツチ
などは、現在、TTLやCMOSなどの集積回路と
して入手できるものであるから、いたずらに詳し
い説明はしていない。また、説明および理解のし
やすいように、すべて正論理によつて説明してい
る。

第１図は本発明のブロツク図である。１は鍵盤
の各鍵によつて開閉操作される鍵スイツチであ
る。２はキーアサイナであつて、鍵スイツチ１の
うちどの鍵スイツチが選択されているかを調べ、
選択された鍵スイツチに対応したキーデータ（一
般に２進コード形式）を出力する。１４は移調装
置であつて、１２半音階のハ調、ニ調などの12種
類の調に対応した移調データTPSをキーアサイ
ナ２に供給する。上記キーデータKDTには移調
データKPSが加算されて含まれている。１１は
デイジタル表現されたキーデータKDTをアナロ
グのキー電圧に変換するためのDA変換器であ
る。９は変調装置であつて、ビブラート効果のよ
うな周波数変調のための変調データMDTを出力
する。ビブラート効果を三角波状にかける場合、
変調データMDTは、２進コード形式でその値が
ほぼ一定量ずつ増減するようなコードにする。１
０は粗調装置であつて、最終的に音階信号の周波
数を可聴周波数範囲の任意の領域に設定するため
に、粗調データCDTを出力する。粗調データ
CDTは、後述する音階信号の構成方法によつて
異なるが、本実施例では11ビツトの２進コードを
用いる。４はノート演算装置であつて、キーデー
タKDTと粗調データCDTと変調データMDTと
を加算（または一部減算）し、後述するmodulo
演算を行なつて、ノートアドレスとオクターブア
ドレスの２つのコードを出力する。ノートアドレ
スは１オクターブ内のどのような音高であるかを
指定するコードであり、オクターブアドレスは、
上記１オクターブ内の音高を１オクターブ間隔で
分周する際のオクターブ数を指定するコードであ
る。

音階信号は、クロツク発振器１２、クロツク処
理装置８、微調装置１３、プログラムデバイタ
６、オクターブデバイダ７によつてつくり出され
る。クロツク発振器１２は周波数fc（fc＝約8M
Hz）のトーンクロツク信号TCKを発生するもの
で、発振周波数が安定なもの、たとえば、水晶発
振器のようなもので構成されている。微調装置１
３は微調パルスFINを出力する発振器で、その周
波数はトーンクロツク信号TCKの周波数より低
く、一般に800KHz以下であり、かつ、その周波
数が可変抵抗器やスイツチなどによつて変化でき
るようなものである。クロツク処理装置８は、上
記トーンクロツク信号TCKのパルス列から、上
記微調パルスFINにしたがつて、パルスを抜取る
ことによつて、上記トーンクロツク信号TCKの
パルス列の密度を下げ、その結果、周波数を下げ
るものである。この周波数をαfcとする。クロツ
ク処理装置８の出力パルスはプログラムデバイダ
６に加えられ、第８図に示すような所定の分周数
Ｎにしたがつて分周される。プログラムデバイダ
６の出力の周波数は、αfc/Nになる。この出力信
号はオクターブデバイダ７に加えられて、２のべ
き乗の分周が行なわれる。したがつて、音階信号
の周波数は、αfc/N・2ⁿ（ｎ＝０、１、２、…）
になる。

プログラムデバイダ６の分周数Ｎはノートテー
ブル５により与えられる。ノートテーブル５はノ
ートアドレスにしたがつて、所定の分周数Ｎに対
応するコードを出力するROM（リードオンリー
メモリ）で構成されている。オクターブデバイダ
７の分周数2ⁿのｎはオクターブアドレスにしたが
つて決められる。

キーオンパルス発生器３は、鍵スイツチ１のう
ち１つでも押さえられていると“１”になり、鍵
スイツチが押されていないと、“０”になるよう
なキーオンパルスを出力する。

これらの各部分は、タイミングパルス発生器１
６が出力するさまざまなタイミングパルスによつ
て動作する。

以下、第１図の各部分のさらに詳細な構成とそ
の動作について、第７図のタイミングチヤートと
共に説明する。

〔鍵スイツチ、キーアサイナ〕

第２図は鍵スイツチ１、キーアサイナ２の一実
施例の図である。第２図の下部にはノート演算装
置４の一部も示されている。キーアサイナ２やそ
の他の本実施例における各部分は、すべて、第７
図に示すように、１周期を単位とする繰返し動作
を行なうが、説明の都合上、キースタート信号
KSTから説明する。

キースタート信号KSTは６進カウンタ２−３
と８進カウンタ２−４とのCL端子に加わり、両
カウンタ２−３と２−４をクリアすると共に遅延
器２−５を介しててRSフリツプフロツプ２−６
をセツトする。キークロツク信号KCKは、主ク
ロツク信号ACKを1/16に分周した信号であつて、
アンドゲート２−７に印加されている。RSフリ
ツプフロツプ２−６がセツトされた後、キーエネ
ーブル信号KENがアンドゲート２−７に入ると、
キークロツク信号KCKはアンドゲート２−７を
通過して６進カウンタ２−３のCK端子に入り、
カウントを開始する。６進カウンタ２−３の桁上
げ出力は８進カウンタ２−４のCK端子に入り、
８進カウンタ２−４を駆動動する。６進カウンタ
２−３の３ビツトの出力はデータセレクタ２−２
のアドレス入力端子A₀，A₁，A₂に加えられ、デ
ータ入力端子D₀〜D₅に加えられるデータのうち
の１つだけを選択して出力端子に出力する。この
出力信号をキー出力信号KOTを呼ぶ。８進カウ
ンタ２−４の３ビツトの出力はデコーダ２−１の
入力端子A₀，A₁，A₂に加えられ、（A₂、A₁、
A₀）の３ビツトのコードにしたがつて、出力端
子Q₀〜Q₇のうちの１つを選択し、そこに出力を
出す。

鍵スイツチ１は、データセレクタ２−２の入力
D₀〜D₅を各行とし、デコーダ２−１の出力Q₀〜
Q₇を各列とするマトリツクスの交点に、ダイオ
ードと直列に配置されたスイツチ１−１により構
成成されている。マトリツクスの交点（Q₀，D₀）
に最低音の鍵スイツチを配し、（Q₀，D₁）、（Q₀，
D₂）、……、（Q₀，D₅）、（Q₁，D₀）、……の順に、
より高音の鍵スイツチを配するようにする。ま
た、６進カウンタ２−３の計数によつて、D₀、
D₁、D₂、……、D₅の順にデータが選択され、か
つ、８進カウンタ２−４の計数によつて、Q₀、
Q₁、Q₂、……、Q₇の順に出力が走査信号とし出
るものとすれば、上記マトリツクスの交点が低音
の鍵スイツチから高音の鍵スイツチへ順にスキヤ
ンされる。鍵スイツチが押されているときには、
その鍵スイツチに対応するスキヤン時点におい
て、キー出力信号KOTが“１”になり、その鍵
スイツチが押されていなければ、キー出力信号
KOTは“０”になる。

６進カウンタ２−３と８進カウンタ２−４とが
計数開始し、上記マトリツクスをスキヤンしてゆ
き、鍵スイツチがONの交点にくるとキー出力信
号KOTが現われる。最初に現われたキー出力信
号KOTが、押鍵されている鍵のうちの最低音の
鍵に対応することになる。

先に説明したキースタート信号KSTは、プリ
セツタブルカウンタ２−８のLD端子にも印加さ
れており、キースタート信号KSTによつて、プ
リセツタブルカウンタ２−８のプリセツト入力端
子D₀，D₁，D₂，D₃に加えられた移調データTPS
が、プリセツトされる。先に説明したアンドゲー
ト２−７の出力がプリセツタブルカウンタ２−８
のCK端子に印加されるので、６進カウンタ２−
３とプリセツタブルカウンタ２−８は同期して計
数を行なう。したがつて、プリセツタブルカウン
タ２−８の計数値は移調データPSを初期値とし
て、以後、CK端子に加えられるクロツク信号の
パルス数だけ増加してゆく。

データセレクタ２−２から、先に述べたよう
に、キー出力信号KOTが出力されると、このキ
ー出力信号KOTはRSフリツプフロツプ２−６の
Ｒ端子に加わつてリセツトし、その出力Ｑを
“０”にするのでアンドゲート２−７は禁止とな
り、キークロツク信号KCKはアンドゲート２−
７において阻止され、６進カウンタ２−３、８進
カウンタ２−４とプリセツタブルカウンタ２−８
は計数を停止する。キー出力信号KOTは６ビツ
トのラツチ２−９のLD端子に印加され、プリセ
ツタブルカウンタ２−８の最終計数値Q₀〜Q₅は
ラツチ２−９の入力端子D₀〜D₅に加えられて記
憶され、このデータはキーデータKDTとしてDA
変換器１１とノート演算処理装置４とに印加され
る。このキーデータKDTはラツチ２−９のLD端
子に新たにパルスが印加されるまで記憶されつづ
ける。

６進カウンタ２−３やプリセツタブルカウンタ
２−８が計数したキークロツク信号KCKのパル
ス数は、鍵スイツチのマトリツクスの（Q₀、D₀）
から始めて、最初にONになつている鍵スイツチ
の交点までの、交点の数、いいかえると、最低音
の鍵から数え始めてONにならている最初の鍵ま
での鍵数に等しい。また別の表現をすると、低音
優先方式によつて、押されている鍵中の最低音の
鍵を表わしているとも云える。プリセツタブルカ
ウンタ２−８の初期値は移調データTPSであつ
た。したがつて、キーデータKDTは上記押鍵中
の最低音鍵の番号と移調データTPSとを加算し
たデータになる。移調データTPSが０、すなわ
ち２進数で0000であれば、キーデータKDTは、
鍵の番号に一致する。移調データが１であれば、
キーデータKDTは、実際に押鍵された鍵の番号
より１鍵高い鍵を指示することになる。これは半
音だけ高音側に移調したのと等価である。したが
つて移調データTPSをサムウイールスイツチの
ようなデイジタルスイツチを使つて０〜11の12通
り用意すれば、12均律各調への移調が可能にな
る。

上記マトリツクスの交点は、６×８＝48あるか
ら、最大48鍵の鍵盤まで使用可能である。48鍵の
うち、どの鍵も押されていなければ、キー出力信
号KOTは出力されない。後述するようにシステ
ムの拡張ができるように、キークロツク信号
KCKはマトリツクスを２回スキヤンする。すな
わち、キークロツク信号KCKが48個のパルスを
出力すると、再び、キースタート信号KSTを発
生させて、６進カウンタ２−３、８進カウンタ２
−４およびプリセツタブルカウンタ２−８をクリ
ア、またはロードの状態にし、再び48個のキーク
ロツク信号KCKにより、マトリツクスをスキヤ
ンする。合計96個（＝48×２個）のキークロツク
信号KCKにより、上記マトリツクスを２回スキ
ヤンし終ると、キーエネーブル信号KENが“０”
になりゲート２−７を禁止し、６進カウンタ２−
３とプリセツタブルカウンタ２−８の計数は停止
する。上記２回のマトリツクスのスキヤン中に、
押鍵がなくてキー出力信号KOTが発生しなけれ
ば、ラツチ２−９はそれ以前のキーデータKDT
を出力しつづけるので、離鍵したときも、離鍵前
のキーデータKDTが記されることになる。

以上の説明により、鍵スイツチ１とキーアサイ
ナ２は、低音優先方式で、押鍵された鍵の番号と
移調データTPSの和に等しいキーデータKDTを
押鍵中および離鍵後も出力する動作をすることが
理解されるであろう。

上記説明において、キーエネーブル信号KEN
は、48×２＝96のキークロツク信号KCK分用意
され、鍵スイツチ１のマトリツクスは２回スキヤ
ンされるようにした。鍵スイツチ１が48鍵以内の
場合には、１回スキヤンするように、タイミング
信号をつくつてもよい。上記実施例のようにして
おけば、少々の論理回路を追加するだけで、電子
オルガンで一般的である49鍵や61鍵に拡張するこ
とができる。この場合の実施例を、第２−ａ図に
示す。

第２−ａ図において、デコーダ２−１の出力
Q₀〜Q₇のうち、最初にパルスを出すQ₀の立上り
で単安定マルチバイブレータ２−１０をトリガす
る。単安定マルチバイブレータ２−１０はポジテ
イブエツジトリガで再トリガされない形式とす
る。単安定マルチバイブレータ２−１０の出力す
るパルス幅は、デコーダ２−１の出力Q₀〜Q₇の
全パルス幅より少し大きいものとする。したがつ
て、単安定マルチバイブレータ２−１０はQ₀の
第１回目のパルスによつてトリガされるが、第２
回目のパルスではトリガされない。単安定マルチ
バイブレータ２−１０の出力とデコーダ２−１
のQ₇出力がアンドゲート２−１１に加えられる。
したがつて、２回のスキヤンのうちの第１回目の
デコーダ２−１のQ₇出力はアンドゲート２−１
１において禁止され、第２回目のQ₇がＴフリツ
プフロツプ２−１２のCL端子に加わりリセツト
する。したがつて、Ｔフリツプフロツプ２−１２
のＴ端子に加わるデコーダ２−１のQ₀のうち、
第１回目のスキヤンに対応するものがＴフリツプ
フロツプ２−１２のＱ出力を“１”にし、第２回
目のスキヤンに対応するものが“０”にする。そ
して、その後、上記第２回目のQ₇がクリアし、
以下この動作をくり返す。なお、上記動作は本装
置の電源をONにした後の最初のシーケンスでは
成立しないが、２回目以降のシーケンスからは、
くり返して起きる。

Ｔフリツプフロツプ２−１２のＱ出力は、８個
の２入力のアンド群２−１３の各一方の入力端子
に加わつている。残りの各入力端子には、デコー
ダ２−１の出力Q₀〜〜Q₇がそれぞれ加わつてい
る。Ｔフリツプフロツプ２−１２の出力は、ア
ンドゲート群２−１４に加わつている。アンドゲ
ート群２−１４の８個の各アンドゲート群２−１
４の８個の各アンドゲートの残りの各入力端子に
は、デコーダ２−１の出力Q₀〜Q₇がそれぞれ加
わつている。第１回目のスキヤンではアンドゲー
ト群２−１３が選択され、これらに対応する鍵ス
イツチ１のうちの右半分のマトリツクスがスキヤ
ンされる。第２回目のスキヤンではアンドゲート
群２−１４が選択されて、残りのマトリツクスが
スキヤンされる。鍵スイツチ１の左半分のマトリ
ツクスの各交点に、右半分のマトリツクスの各交
点の鍵スイツチにつづく高音側の鍵スイツチを順
次配列すれば、先に述べたように、低音優先機能
をもたせたまま、49鍵以上、最高96鍵までの鍵ス
イツチのスキヤンができることになる。なお、96
鍵のスキヤンをするときには、第２回のプリセツ
タブルカウンタ２−８、ラツチ２−９などを７ビ
ツトのものにしておく必要があることは云うまで
もない。

このように、あらかじめ、タイミングのとり方
として、システム制御シーケンス時間内に複数の
走査時間区間を設けておき、第１の走査時間区間
と第２の走査時間区間とを別々のマトリツクスの
走査に用いるようにしておけば、種々の大きさの
鍵盤を用いることができる。このことは、本発明
を大規模な集積回路にする場合、その用途を拡大
することができることになるから非常に有利であ
る。とくに、集積回路のパツケージの端子数に制
約のある場合、通常は48鍵以下で使えるようにし
て端子数を減らしておきながら、必要な場合には
96鍵まで拡張できることになる。

なお、上記第２−ａ図において、システム制御
シーケンス全体に対して同期した別の同期パルス
を用いてＴフリツプフロツプ２−１２の出力Ｑと
Ｑをつくるようにしてもよいことは云うまでもな
い。

上記説明において、移調装置１４を省くには、
プリセツタブルカウンタ２−８の代りに、簡単な
カウンタを用いればよいことは云うまでもない。
また、上記６進と８進のカウンタ２−３と２−４
の内容をキーデータとして使つてもよい。

上記説明においては、低音の鍵スイツチよりス
キヤンをするようにして低音優先としたが、高音
優先で検出するには、鍵スイツチの配列をマトリ
ツクス上で変更して、高音の鍵スイツチほど早く
スキヤンされるようにすればよい。ただし、この
ときは、高音鍵ほどキーデータKDTは小さい数
となるので、後述するノート演算において、加減
算を変更する必要が生じる。また移調装置１４の
出力する移調データTPSの値も大小逆にしなけ
ればならない。

上記説明においては、キーデータKDTをDA変
換器１１によりアナログ電圧に変換するようにし
ているが、キーデータKDTをそのまま並列のデ
イジタル信号として出力してもよいし、出力端子
数を減らすために、直列データに変更してから出
力するようにしてもよい。このような並直列のデ
ータ変換は周知の技術であるから説明を省く。

また、上記鍵スイツチ１を走査する走査装置と
してのデータセレクタ２−２、デコーダ２−１、
カウンタ２−３，２−４などは、鍵スイツチを順
次１個ずつ走査したが、電子卓上計算機などで知
られているように、鍵スイツチのグループごとに
走査して、そのグループの中の鍵スイツチの
ON，OFFを検出するようにしてもよい。また、
これらを、マイクロプロセツサ、マイクロコンピ
ユータのようにプログラム制御で走査し、上記移
調データの演算は、上記マイクロプロセツサなど
の演算装置によつて行なうようにしてもよい。

〔キーオンパルス発生器３〕 キーオンパルス発生器３は、鍵スイツチ１の48
個の各鍵スイツチのうち１個以上がONになつて
いるとき、キーオンパルスKONを発生させ、鍵
スイツチがすべてOFFになると、キーオンパル
スKONを出力させないようにする働きをもつて
いる。このキーオンパルスKONは、本発明のミ
ユージツクシンセサイザの音源部の出力を受けて
楽音信号をつくりだす際に使用される。

第３図はキーオンパルス発生器３の実施例であ
る。第２図で説明したキー出力信号KOTは、遅
延器３−２と２ビツトのカウンタ３−１のCL端
子に印加される。遅延器３−２は、たとえばＤフ
リツプフロツプで構成される。遅延器３−２の出
力はRSフリツプロツプ３−３のＳ（セツト）端子
に印加されている。カウンタ３−１の最上位ビツ
ト出力MSBはRSフリツプフロツプ３−３のＲ
（リセツト）端子に印加されている。RSフリツプ
フロツプ３−３の出力Ｑが“１”のとき、遅延器
３−５とアンドゲート３−６を介して、キーオン
パルスKONは“１”になり、かつ、アンドゲー
ト３−４を介して、キーロード信号KLDがカウ
ンタ３−１のCK端子にクロツク信号として供給
される。カウンタ３−１は２ビツトしかないか
ら、すぐにMSB出力は１になり、RSフリツプフ
ロツプ３−３をリセツトし、出力Ｑは“０”にな
り、アンドゲート３−６と３−４は禁止になり、
キーオンパルスKONは“０”になり、カウンタ
３−１のMSBは“１”のままになる。以上の状
態は、鍵スイツチ１が押されず、したがつて、キ
ー出力信号KOTがない場合、ずつと続く。鍵ス
イツチ１が押され、キー出力信号KOTが現われ
ると、まずカウンタ３−１がクリアされて、
MSBが“０”になり、そのあと、遅延器３−２
を介してRSフリツプフロツプがセツトされ、そ
の出力Ｑは“１”になる。遅延器３−５のCK端
子に第７図に示すようなキーロード信号KLDが
加わると遅延器３−５の出力が“１”になり、ア
ンドゲート３−６よりキーオンパルスKONが出
力される。また、アンドゲート３−４が開いて、
キーロード信号KLDがカウンタ３−１に加わる。
鍵スイツチ１が押されつづけたままのときには、
キーロード信号KLDが加わつたあとで、必ずキ
ー出力信号KOTが加わり、カウンタ３−１をク
リアしてしまうから、カウンタ３−１のMSB出
力は“０”のままである。したがつて、キーオン
パルスKONは“１”のままである。鍵スイツチ
１が離されて、キー出力信号KOTが来なくなる
と、カウンタ３−１のクリアが行なわれなくな
り、MSB出力が“１”になるまで、カウントア
ツプし、そこで、MSB出力がRSフリツプフロツ
プ３−３をリセツトし、その後最初に発生するキ
ーロード信号KLDのタイミングより、キーオン
パルスKONは“０”にもどる。

以上がキーオンパルス発生器３の動作である。
カウンタ３−１のビツト数は、鍵スイツチ１が離
されてから、キーオンパルスKONが“０”にな
るまでの時間に関係すものであるから、ビツト数
を増やして、鍵スイツチ１の離鍵時のチヤタリン
グやバウンシングに応答しないようにすることが
できる。

第３図においてキーロード信号KLDよりも高
い周波数の信号を用いる場合には、それに応じて
カウンタ３−１のビツト数を増加させればよい。

〔変調装置〕

変調装置９は、ビブラート効果やグライド効果
などの周波数変調を実現するためのものである。

本発明において用いる変調の方法は、従来公知
のアナログ信号形式のビブラート信号やグライド
信号を、アナログ−デイジタル変換によつて、デ
イジタル量に変換し、これを、変調データMDT
として用いるものである。したがつて、ノート演
算装置４の受け入れるデータ形式に合致した変調
データMDTが得られるものであれば、上記のア
ナログ−デイジタル変換器としては、どんなもの
でもよいことになる。

第４図は、変調信号源と電圧−周波数変換方式
によるアナログ−デイジタル変換器のアナログ部
を示している。これと組合わせて使うデイジタル
部は、第５図の右側に示してある。

第４図の９−１０は、ビブラート信号とグライ
ド信号をつくる変調信号源である。ビブラート発
振器９−１１は、端子９−１３，９−１４，９−
１５にそれぞれ正波、三角波、方形波のビブラー
ト信号を出力する。スイツチにより選択されたビ
ブラート周波数は可変抵抗器９−１２によつて調
節できる。ビブラート効果の深さは可変抵抗器９
−１６により調節される。９−１７はグライド信
号発生器であつて、キーオンパルスKONに同期
したトリガが印加されると立下り、そのあと徐々
に立上る波形を発生する。立上りの時定数は可変
抵抗器９−１８により調節され、グライド効果の
深さは可変抵抗器９−１９により調節される。ビ
ブラート信号VIBとグライド信号GLはつぎに説
明する絶対値回路に印加される。

第４図において、演算増幅器９−７、抵抗R₁，
R₃，R₈、ダイオードD₁，D₂は、入力VIBの正の
半波のみを反転して出力し、負の半波をクリツプ
して点Ａに出力するクリツパを構成している。演
算増幅器９−８、抵抗R₄，R₅，R₆は反転加算器
を構成している。ここでR₁＝R₂＝R₃＝R₅＝R₆＝
R₇＝2R₄の関係にすると、クリツパの出力（点
Ａ）に対する加算利得が２倍、入力信号（点Ｂ）
に対する利得（抵抗R₆，R₇の経路）が−１にな
るので、正入力に対して利得１、負入力に対して
利得−１となり、絶対値回路になる。トランジス
タQ₁，Q₂と抵抗R₈およびキヤパシタＣはサンプ
ルホールド回路であつて、上記絶対値回路の出力
信号をサンプルホールドする。サンプル信号に
は、リセツト信号RSTによつてトリガされる単
安定マルチバイブレータ９−４の出力信号を用い
る。クリツパの出力は、インバータ９−３により
反転増幅され、Ｄ−フリツプフロツプ９−６によ
り記憶されて、符号信号SGNになる。抵抗R₂と
R₇は、上記絶対値回路にグライド信号GLを加算
するために設けている。トランジスタQ₂のソー
ス端子に現われる絶対値回路の出力信号のサンプ
ル値は、VFC（電圧周波数変換器）９−５に加え
られる。したがつて、ビブラート信号VIBとグラ
イド信号GLの絶対値の和のサンプル電圧に比例
した周波数をもつた変調クロツク信号MCKが、
VCF９−５の出力端子に得られる。

つぎに、変調クロツク信号MCKの周波数をデ
イジタル値に変換する手順について説明する。第
５図の右端の９−１は、８ビツトのカウンタで、
９−２はアンドゲートである。まず、タイミング
パルス発生器１６より発生する変調クリア信号
MCLがカウンタ９−１のCL端子に加わり、カウ
ンタ９−１の内容を消去する。ひきつづいて、同
じくタイミングパルス発生器１６より発生する変
調ゲート信号MGTは“１”になる。この変調ゲ
ート信号MGTはアンドゲート９−２を開くと共
に、端子RSTを介して、第４図の単安定マルチ
バイブレータをトリガする。すると、第４図のサ
ンプルホールド回路が新たな変調信号のサンプル
値をサンプルし、ホールドする。この新たなサン
プル値に比例した周波数の変調クロツク信号
MCKは、第５図のアンドゲート９−２を介して、
カウンタ９−１のCK端子に加わり、計数を開始
する。計数は、変調ゲート信号MGTが“０”に
なるまで続けられる。変調ゲート信号MGTが
“０”になり、計数が終了したとき、カウンタ９
−１の内部には、変調クロツク信号MCKの周波
数に比例した２進の変調データMDTが記憶され
る。カウンタ９−１の出力端子は、変調信号に対
するデイジタル端子とみなし得る。

以上の動作によつて、ビブラート信号とグライ
ド信号の和信号の符号ビツトと振幅ビツトのデイ
ジタル形式の変調データMDTが得られたことに
なる。なお、カウンタ９−１の変調データMDT
は、変調ロード信号MLDがダウンカウンタ４−
１３のLD端子に入つたときに、ダウンカウンタ
４−１３にプリセツトされる。

上記の説明においては、電圧一周波数変換方式
のアナログ−デイジタル変換器により、符号ビツ
トと振幅ビツト（絶対値）のデイジタル形式の変
調データを得たが、この他に、パルス幅変調方式
のアナログ−デイジタル変調器を用いることもで
きる。また、２重積分型や、遂次比較型を用い
て、オフセツトバイナリ形式のデータを得るよう
にしてもよい。この場合は、符号ビツトがなく、
すべてのデータが２進符号上では正になるから、
後述するノート演算において、減算は不要にな
る。遂次比較型のように高速のアナログ−デイジ
タル変換器を用いるなら、これを時分割で使用
し、後述するノート演算に必要なタイミングのみ
で変調データMDTをつくり、空いた時間を別の
信号の変換に用いるようはしてもよい。これらの
変更は、周知の技術の組み合わせにすぎないの
で、詳細な説明は省略する。

以上の説明よりわかるように、本発明では、変
調信号としてはアナログ波形を用いている。これ
らの変調信号はすべて時間的変動を伴うものであ
る。そして、ビブラート信号、グライド信号、エ
ンベロープ信号などの波形、たとえば繰返し周波
数や立上り、立下りの時定数などは、第４図に示
したようにアナログ可変素子、たとえば可変抵抗
器のようなものによつて自由自在に可変設定でき
るようにしている。また、ビブラート信号の波形
としては正弦波や三角波などが用意され、これら
を切換えて選択し得るようにしている。しかも、
それぞれの信号の振幅も可変抵抗器で設定できる
ようにしている。このように、本発明では、安価
で使いやすい可変抵抗器に代表されるアナログの
可変素子を用いることによつて、種々の変調効果
の調節と設定をできるようにしながら、しかも、
楽音信号の処理を内部ではデイジタル的に行なえ
るようにしている。したがつて、調整や変更の自
由度が大きく、人間にとつてなじみやすいという
アナログ分野の特長と、動作が安定で再現性に優
れているデイジタル分野の特長とが生かされてい
る一方、変更に対する自由度の小さいデイジタル
分野の短所が解消されていることになる。また、
ビブラートやグライドの信号、あるいは、エンベ
ロープなどに対応した波形の変更や、さらに別の
新しい変調効果と実現する際には、アナログ入力
波形を変更すればよいので、自由度が大きくなる
利点がある。また、すでに、波形や周波数の決ま
つている効果に対しては、上記アナログ入力によ
らず、内部にデイジタル方式の正弦波発生器を設
けるようにしてもよいことはいうまでもない。

上記説明では、楽音の周波数変調の場合につい
て説明したが、この他に、楽音の周波数スペクト
ルや、波形の変動など、種々の楽音の属性の制御
信号に用いてもよいことはいうまでもない。

〔粗調装置〕

粗調装置１０は、先に述べたように、音階信号
の周波数を可聴領域内で広範囲にわたり可変設定
するものであつて、本実施例では、11ビツトの２
進数の粗調データCDTを得るものである。

粗調装置１０の実施例は、第５図の左下部に示
されている。端子１０−５には、粗調クロツク信
号CCKは図示していないが次のようにしてつく
られる。すなわち、アナログ可変素子の１つであ
る可変抵抗器を手動で調節して、粗調電圧を発生
させ、この粗調電圧をVFC（電圧周波数変換器）
に印加することにより、粗調電圧に比例した周波
数の信号すなわち粗調クロツク信号CCKを得る。
この粗調クロツク信号CCKの周波数は、アツプ
ダウンカウンタ４−１５と１１入力ナンドゲート
１０−１、アンドゲート１０−２と１０−４、イ
ンバータ１０−３、オアゲート４−１８によつ
て、２進11ビツトのデイジタル形式の粗調データ
CDTに変換される。その動作についてつぎに説
明する。まず、アツプダウンカウンタ４−１５の
初期値が０であるとする。このときナンドゲート
１０−１の出力は“１”である。粗調ゲート信号
CGTは変調ゲート信号と同様に発生されるが、
この粗調ゲート信号CGTが“１”になると、ア
ンドゲート１０−２は、粗調クロツク信号CCK
を通過させる。このとき、粗調タイムスロツト
CTSは“０”としているので、アツプダウンカ
ウンタ４−１５のD/D端子には“１”が加わり、
アツプカウント状態になる。この状態で粗調クロ
ツク信号CCKはアンドゲート１０−４を通り、
オアゲート４−１８を介して、アツプダウンカウ
ンタ４−１５のCK端子に加わり、アツプカウン
トの計数を開始する。粗調ゲート信号CGTが
“０”になるとアンドゲート１０−２が閉じて、
計数は停止し、それまでの計数値が、アツプダウ
ンカウンタ４−１５に記憶される。このデータ
が、粗調データCDTになる。ナンドゲート１０
−１は、アツプダウンカウンタ４−１５がオーバ
フローするのを防止するものであつて、粗調ゲー
ト信号CGTが“１”の間に、計数値が2047すな
わちアツプダウンカウンタ４−１５の出力が全部
“１”になると、ナンドゲート１０−１の出力は
“０”になり、計数を停止させて、粗調データ
CDTを2047に保持する。オアゲート４−１６と
アンドゲート４−１７は、ノート演算処理用であ
るので、後で説明する。以上の動作により、粗調
クロツク信号CCKの周波数に比例した２進11ビ
ツト形式の粗調データCDTが、アツプダウンカ
ウンタ４−１５の内部に得られたことになる。

端子１０−５に粗調クロツク信号CCKを印加
しなければ、アツプダウンカウンタ４−１５は常
に０である。本発明を電子オルガンのように粗調
の必要がないものに応用する場合には、端子１０
−５を接地しておけばよい。

粗調装置１０は、本質的に、アナログ的あるい
は連続的に設定される粗調クロツクCCKの周波
数をデイジタル形式の粗調データに変換するアナ
ログ−デイジタル変換である。したがつて、上記
以外のアナログ情報をデイジタルデータに変換す
る方法や各種のアナログ−デイジタル変換器を採
用することができる。アナログ情報としては、上
記周波数の他にパルスの幅でもよいし、周知の電
圧でもよい。パルス幅を採用するには、単安定マ
ルチバイブレータのように集積回路化の可能な回
路と可変抵抗とを使えばよい。これらのアナログ
情報の場合、時間の計測技術やデイジタル式電圧
計の術のような公知の技術を活用すればよい。

一般にアナログ−デイジタル変換においては、
量子化誤差が発生する。とくに、デイジタル量が
ある値から他の値に変化する境界に対応するアナ
ログ入力が加わると、そのアナログ入力に対する
デイジタル量は、上記ある値と他の値とのどちら
でもよいことになり、それらのうちのどちらにな
るかは、確率的に決まることになる。このような
不定の状態をさけて常にどちらか一方のデイジタ
ル量になるようにすることが望ましい。

第５−ａ図は、上記問題点を解決する便宜的で
あるが簡便な方法を示している。４−１５ａは、
粗調データ演算用のダウンカウンタであつて、第
５図のアツプダウンカウンタ４−１５のダウンカ
ウントの働きのみを行なう。１０−７は粗調デー
タを計数記憶するカウンタである。第５−ａ図で
は、粗調時には新たにタイミング信号として、粗
調スタート信号CST、粗調ロード信号CLDと粗
調禁止信号CDLが用意されるものとする。以下
に動作を説明する。

粗調を実行するときは、外部より粗調禁止信号
CDLとして“１”を加えておく。粗調スタート
信号CSTが発生しアンドゲート１０−６を介し
てカウンタ１０−７をクリアする。その後で粗調
ゲート信号CGTが“１”になり、アンドゲート
１０−２は粗調クロツク信号CCKを通過させ、
カウンタ１０−７をカウントアツプさせる。粗調
ゲート信号CGTが“０”になるとカウンタ１０
−７はカウント動作を停止し、粗調データCDT
を記憶する。その後粗調ロード信号CLDが“１”
になり、粗調データCDTをダウンカウンタ４−
１５ａにロードする。そして、ロードが済むと、
粗調タイムスロツト信号CTSが“１”になり、
このときにはアンドゲート４−１７を介して和ク
ロツク信号ACKがダウンカウンタ４−１５ａの
CK端子に加わるのでダウンカウントが行なわれ
る。なお、このダウンカウンタ４−１５ａの機能
と動作は、本質的に、第５図のアツプダウンカウ
ンタ４−１５のそれと同じである。その、詳しい
動作についてはノート演算装置４の項で説明す
る。以上のようにして、カウンタ１０−７は、粗
調データCDTをとり込み記憶する。粗調の必要
がなくなれば、粗調禁止信号CDLを“０”にし
て、カウンタ１０−７の内容がクリアされないよ
うにする。第５−ａ図のようにすれば、一担記憶
された粗調データCDTは以後安定に記憶される
から、粗調クロツク信号CCKの長期的な安定度
は悪くても短時間安定度さえよければよいことに
なる。

別の粗調データ取り入れ方について説明する。
第５−ａ図のカウンタ１０−７をアツプダウンカ
ウンタにし、アツプカウントとダウンカウントの
切り換えを外部に設けたスイツチによつて行な
う。カウンタのクロツクは内部で用意しておく。
アツプカウンント用のスイツチを設け、これを押
さえると、アツプカウントになり、かつ、クロツ
ク信号がカウンタに加わつてアツプカウントす
る。ダウンカウント用のスイツチを別に設け、こ
れを押えると、ダウンカウントになり、かつ、ダ
ウンカウントの計数を行なうようにする。このよ
うな粗調装置は、上記アツプダウンカウンタと若
干のアンドゲートと上記スイツチとによつて容易
に構成できる。

〔クロツク処理装置〕

クロツク処理装置８は、先に述べたように、ト
ーンクロツク信号TCKのパルス列から、微調パ
ルスFINにしたがつて、パルスを抜取ることによ
り、トーンクロツク信号TCKの周波数fcを、αfc
に引き下げる動作をする。第６図において、トー
ンクロツク信号TCKは、Ｄフリツプフロツプ８
−１，８−２のCK端子に印加されている。微調
パルスFINはＤフリツプフロツプ８−１のＤ端子
に印加され、CK端子のトーンクロツク信号TCK
に同期化されたのち、端子Ｑに現われる。Ｄフリ
ツプフロツプ８−１のＱ出力はＤフリツプフロツ
プ８−２のＤ入力に印加されるので、Ｄフリツプ
フロツプ８−２の出力は、その入力よりも、ト
ーンクロツク信号TCKの１パルス分遅延されて
おり、しかも、極性は反転している。したがつ
て、ナンドゲート８−３の出力には、微調パルス
FINが“０”から“１”に立ち上がつた時点以後
の最初のトーンクロツク信号TCKのパルスの１
周期分だけのパルス幅をもつた負のパルスが得ら
れる。アンドゲート８−４の出力はトーンクロツ
ク信号TCKのパルス列から上記負のパルスの部
分だけ、パルスが１本抜き取られたものになる。
微調パルスFINが立下るときには、Ｄフリツプフ
ロツプ８−１出力Ｑが“０”になつたあとＤフリ
ツプフロツプ８−２の出力が“１”になるので
アンドゲート８−３の出力は“１”のままにな
る。したがつて、微調パルスFINの立上り時にの
み、トーンクロツク信号TCKのパルス列から１
本のパルスが抜取られることになる。微調パルス
FINの周波数を_Fとすると、_Fの１周期1/_Fの期
間中に、トーンクロツク信号のパルス_C/_F個が
発生し、そのうち、１個を消去するので、クロツ
ク処理装置８の出力信号の周波数α_Cはつぎのよ
うになる。

α_C＝_C−_F＝（１−_F／_C）_C (1) ∴ α＝１−_F／_C (2) したがつて、たとえば_F＝0.001・_Cとすると、
0.1％だけピツチを下げることができることにな
る。微調パルスFINは、発振周波数が可変できる
方形波発振器を用いればよい。

上記微調パルスFINの発生器として、電圧制御
式の発振器を用いて、その周波数を可変にすれ
ば、ビブラートやグライド効果をかけることが可
能になる。

第６−ａ図は、クロツク処理装置８の別の実施
例である。８−５は３ビツトのカウンタで、微調
パルスFINによりクリアされ、トーンクロツク信
号TCKにより計数される。カウンタ８−５の３
つの出力Q₀，Q₁，Q₂はナンドゲート８−６に加
わる。したがつて、８個のクロツク中１個のクロ
ツクの期間のみ（すなわちQ₀，Q₁，Q₂全部が
“１”の期間のみ）“０”になる出力Ａが、アンド
ゲート８−７の一方の入力端子に加わる。残る１
つの入力端子にはトーンクロツク信号TCKが加
えられる。したがつて、微調パルスFINが“０”
であつてクリアが働かないときには、トーンクロ
ツク信号TCKは８個に１個間引かれ、８個中７
個のパルスＢが次段のプログラムバイタ６に加わ
る。一方、微調パルスFINが“１”で、クリアが
行なわれると、カウンタ８−５の出力は“０”で
あるから、アンドゲート８−７は開き、すべての
トーンクロツク信号のパルスが通過する。すなわ
ち、アンドゲート８−７の出力周波数は、(7/8)
_C、あるいは_Cになる。微調パルスFINとして、
一定周波数で、デユーテイサイクルの変更設定で
きるような信号を用いる。デユーテイサイクルを
β、すなわち、“１”の区間が周期に対してβの
割り合いであるとき、アンドゲート８−７の出力
の平均周波数α_Cはつぎのようになる。

α_C＝β_C＋（１−β）７／８_C ＝７＋β／８_C （０≦β≦１）(3) すなわち、βを０から１まで変化させると、α
は0.875〜1.0までの約２％変化する。たとえば、
中央値をβ＝0.5とすると、αは0.9375を中心に
0.875〜1.0まで変わる。すなわち、−6.67％〜＋
6.67％変化させることができる。微調パルスFIN
の周期が小さいと、上記±6.67％の微調の分解能
が小さくなつて荒い設定しかできなくなり、周期
が大きいと、より細かい単位で設定できることに
なる。これを具体例で説明する。_Cを8MHzとし、
微調パルスFINの周波数を10KHzとすると、１周
期中に800個のトーンクロツク信号のパルスが存
在し得る。そして、その周期中に最低700個、最
大800個の間で任意にパルス数を設定できること
になる。したがつて、701個と700個の場合の調整
が、もつとも分解能の悪い場合であり、そのとき
の周波数比は （701−700）÷700＝0.00143 になる。これは、0.143％にあたる。

上記説明では、１種類のトーンクロツク信号
TCKによつて微調するようにしたが、同一の基
本原理にもとづいて、他の方法も実施できる。た
とえば、２つのトーンクロツク信号を用意する。
これらのトーンクロツク信号の周波数をずらして
おく。そして、この２つの信号のうち１方を上記
微調パルスFINが“０”か“１”かにしたがつて
選択する。このようにすれば、２つの信号の周波
数の中間の周波数の信号が得られる。微調パルス
FINのデユーテイサイクルを変えると、出力周波
数が変化する。

これらの微調方法において、微調パルスFINの
デユーテイサイクルを電気的に可変すれば、ビブ
ラートやグライド効果をかけることが可能になる
ので、変調装置９と変調データMDTの演算を省
略することもできる。デユーテイサイクルを電気
的に可変にするには、三角波や鋸歯状波あるいは
正弦波をスライスしてパルス波をつくり、そのス
ライスレベルを電圧比較器などによつて可変決定
するようにすればよい。

〔プログラムデバイダ〕

プログラムデバイダ６は第６図に示すように、
D₀，D₁，D₂，……，D₉の10ビツトの分周数にし
たがつて、分周数Ｎを変化することのできるデバ
イダであつて、フリツプフロツプとゲートの組み
合わせによりつくることができる。また、市販の
８ビツトのプログラムデバイダ（たとえば、モト
ロラ社MC14569BとMC14526B）を２個使えば簡
単に構成できる。10ビツトのプログラムデバイダ
６では、分周数Ｎとしては、一般に最大1024まで
の整数をとることができる。

本発明での分周数Ｎの一例を第８図に示す。プ
ログラムデバイダ６は、１オクターブの範囲内の
所定の周波数を発生させなければならない。本発
明では、まず１オクターブを12半音階に分け、そ
れぞれの半音階の間をさらにＬの等比間隔に分割
する。以下、Ｌ＝16とする。すなわち半音階を1/
１６半音階に分割することになる。したがつて１オ
クターブは、192（＝16×12）個の16分の１半音階
によつて構成される。１オクターブは、1200セン
トであり、半音は100セントであるから、16分の
１半音は6.25セントになる。以上のように、625
セント間隔の192個の音の名称を、第８図では、
Ｃ（０）、Ｃ(1)、Ｃ(2)、………、Ｃ（15）、Ｂ（０）
、
Ｂ(1)、Ｂ(2)、………、Ｂ（15）、………、Ｃ＃
（０）、Ｃ＃ (1)、………、Ｃ＃ （15）と記してい
る。それぞれの音名に付する分周数は本来、非整
数とくに無理数により構成されるが、これを、で
きるだけ誤差を小さくして整数におきかえると、
第８図の分周数Ｎのようになる。Ｃ（０）の分周
数Ｎを512とし、これを誤差０とすると、Ｃ(1)で
は分周数＝514、セントエラー＝0.499となり、Ｃ
＃ （15）では分周数1020、セントエラー＝−
0.526となる。本来の各音の間隔6.25セントに対
して、最小間隔は3.35セントになり、最大間隔は
9.29セントになる。また、Ｃ（ｉ）、Ｂ（ｉ）、Ａ＃
（ｉ）、………、Ｃ＃ （ｉ）（ただしｉ＝０〜15）
は、12平均律音階の１オクターブを構成するが、
その本来の半音の間隔100セントに対する最大誤
差は2.73セントになる。以上のように、第８図の
分周数Ｎの組を使えば、12平均律音階として、音
階間隔誤差2.73セント以下であり、かつ、平均
6.25セント、最悪9.29セントのステツプで、擬似
連続的にピツチ変化を与えることのできる１オク
ターブの音源系をつくることが可能になる。試聴
実験によれば、9.29セント以下の不連続な周波数
変化は、クリツクなどの不連続感が殆どなく、実
用上、連続に周波数が変化したように聞える。

つぎに、周波数α_Cについて計算を試みる。音
名Ｃ（０）（Ｎ＝512）のとき、α_C/Nが、 C₉＝16.744KHz (4) になるような音階信号を出力するには、 α_CＮ・C₉ ＝8.5729（ＭHz） (5) であればよい。微調の範囲をα＝0.99を中心に α＝0.98〜1.00 (6) すなわち、約±１％とすると _C＝8.6595 （ＭHz） (7) であればよい。

分周数Ｎは第８図に示した組以外のものが採用
できることはいうまでもない。それは、必要なピ
ツチの精度によつて決定され問題である。

プログラムデバイダ６の出力信号のデユーテイ
サイクルは、50％、30％などで、できるだけ一定
の方がよい。ほぼ50％に保つようにしたプログラ
ムデバイダは公知であるので、それらを使用すれ
ばよい。

〔ノートテーブル〕

ノートテーブル５は、第６図に示すように、
ROM５−１とアドレスラツチ５−２より構成さ
れる。ノートアドレスは後述するように、ノート
演算装置４の出力する８ビツトの２進コードであ
り、第８図の192個の各音名を指定する。したが
つて、ノートアドレスは、０〜191の大きさの２
進コードと考えてよい。ノートアドレスは、後述
するように、アンドゲート４−３０の出力が
“１”になると、アドレスラツチ５−２のD₀、D₁
……、D₇端子より書き込まれて記憶される。こ
のノートアドレスは、ROM５−１が記憶してい
る10ビツト×192ワード構成の第８図の192通り分
周数Ｎのうちの単一のワードを指定して、10ビツ
トのデータを、ROM５−１の出力端子D₀、D₁、
D₂、……、D₉より出力する。この出力データは、
第８図の分周数Ｎに対応する２進数であつてプロ
グラムデバイダ６に与えられる。

〔オクターブデバイダ〕

プログラムデバイダ６の出力の周波数は、 α_C／Ｎ である。この信号は、１オクターブの範囲で変化
する。これを、いわゆる、1/2ⁿ分周して、可聴範
囲に拡張するのがオクターブデバイダ７である。
オクターブデバイダ７は、第６図に示すようにプ
ログラムデバイダ６の出力(α_C/N)を受けてこれ
を分周して各オクターブの音階信号Q₁，Q₂，Q₃，
……，Q₉をつくるデバイダチエーン７−１と、
各音階信号Q₁，Q₂，Q₃，……，Q₈とデバイスチ
エーン７−１への入力Q₀の合計９個の音階信号
のうちから１個選択するデータセレクタ７−２お
よびアドレスラツチ７−３により構成される。ア
ドレスラツチ７−３の入力端子D₀，D₁，D₂，D₃
には、後述するノート演算装置４の出力するオク
ターブアドレスが印加されている。アンドゲート
４−３０の出力が“１”になるとアドレスラツチ
７−３にオクターブアドレスが入力され記憶され
る。アドレスラツチ７−３の出力はデータセレク
タ７−２の入力端子A₀，A₁，A₂，A₄に印加され
る。データセレクタ７−２は、オクターブアドレ
スA₀，A₁，A₂，A₃の４ビツトのコードにしたが
つて、上記Q₀，Q₁，……，Q₈の９個の音階信号
のうちの１つを選択するもであつて、市販の集積
回路素子の組み合わせ（たとえば、モトロラ社
MC14512や、同社MC14614Bと若干のアンドゲ
ートの組み合わせ）によつて実現できる。

つぎに、出力端子１５に得られる音階信号の周
波数_putについて述べる。オクターブデバイダ７
−１の入力信号Q₀は、前述のトーンクロツク信
号TCKの周波数を8.6596MHz、α＝0.99とする
と、分周数Ｎ＝512のとき out＝16.744KHz であり、これは音楽でいう音名C₉に相当する。
また、オクターブデバイダ７−１の出力Q₈は、
１／２分周を８回繰り返すので、全体で1/256にな
り、 _put＝16.744KHz／256＝65.406Hz になる。つぎに分周数をＮ＝1020にすると、 out＝8.8698KHz／256＝34.647Hz になる。したがつて、可聴周波数領域のほぼ全領
域の周波数を発生することができる。

〔ノート演算装置〕

ノート演算装置４は、先に説明したように、キ
ーデータKDTと変調データMDTと粗調データ
CDTの３つのデータを加算し、かつ、modulo演
算を行なつて、ノートアドレスとオクターブアド
レスとを出力する。

前述したように、１オクターブは、Ｌ＝16のと
きには、192の量子化された分周数の組により成
り立つている。キーデータKDTは、12平均律で
演奏することを前提とする鍵盤と鍵スイツチ１に
よつて得られたものであるから、上記192個の分
周数のすべてに対応するのでなく、16個おき、す
なわち、Ｃ（ｉ）、Ｂ（ｉ）、Ａ＃ （ｉ）、…………、
Ｄ（ｉ）、Ｃ＃ （ｉ）（ｉ＝０、１、２……、15）
の12個に対応する。したがつて、キーデータ
KDTの表わす数値をD_Kとすると、その16倍の
16D_Kがノートアドレスに対応する。

変調データMDTは、たとえば、ビブラートの
場合、あるノートアドレスを中心に、時間的にノ
ートアドレスを増減することにより、平均6.25セ
ントステツプを最小ステツプとする周波数変化も
与えるものである。変調データMDTは、先に説
明したように、符号ビツトと８ビツトの振幅ビツ
トより成立つているので、０〜±256のノートア
ドレスの増減ができる。これは、±1594セント
（±256×6.25セント）に対応し、約±1.5オク
ターブということになる。

粗調データCDTは、先に説明したように、11
ビツトの２進数である。したがつて、その大きさ
は、10進表現では、０〜2047になる。すなわち、
平均6.25セントステツプの2048個の粗調設定がで
きることになる。別の表現をすると 2048×6.25＝12800セント であるから、約10オクターブ余りの粗調ができる
ことになる。

変調データMDTの表わす数値をD_M、粗調デー
タCDTの表わす数値をD_Cとする。これらD_M、D_C
とさらに先に述べたキーデータKDTのノートア
ドレスに対応する数値16D_Kとの和D_Sが、平均
6.25セントステツプで構成される音階のうちの所
定の音名を指示できる。すわわち、和D_Sは次式
のようになる。

D_S＝16D_K＋D_M＋D_C 和D_Sは、ノートアドレスの最大値191を越える
ことがある。これは、１オクターブの範囲を越え
たことを意味する。たとえば和D_Sが、数０、
192、384、………のように、192ずつ増加する数
に対応する音は、それぞれ同音名で互いにオクタ
ーブの関係になる。和D_Sを192で割り、その商を
A_OCT、余りをA_NOTEとすると次式のようになる。

D_S＝192×A_OCT＋A_NOTE (8) A_NOTEは、第８図の分周数に対応するノートア
ドレスになり、A_OCTはオクターブアドレスにな
る。たとえば、A_OCT＝０のとき、A_NOHEは０〜191
の値をとり、これは、第８図の192個の分周数の
何番目にあたるかに対応する。A_OCT＝０のときに
は、第６図のオクターブデバイダ７のデータセレ
クタ７−２は、信号Q₀を選択する。A_OCT＝１の
ときには、信号Ｑを選択する。以上の説明によ
り、和Ｄから、ノートアドレスとオクターブアド
レスを求めるにはmodulo192を求めるか、192の
割り算を行なえばよいことがわかる。

192の割り算は、公知のデイジタルの演算装置
を用いてもよいが、本実施例では、カウンタを用
いて、和D_Sを求め、かつ、同時に、割り算の答
を求めるようにしている。

第５図にノート演算装置４の主要部分を示し、
第２図の下端に残りの部分を示している。以下、
その動作を、第７回のタイミングチヤートと共に
説明する。

４−５は192進のアツプダウンカウンタである。
４−６は４ビツトのバイナリのアツプダウンカウ
ンタである。まず、和クリア信号ACLが、アツ
プダウンカウンタ４−５と４−６の各CL端子に
加わり、アツプダウンカウンタ４−５と４−６の
内容は、０になる。アツプダウンカウンタ４−
５，４−６の各U/D端子は、アツプカウントと
ダウンカウントとを切り換えるもので、アツプカ
ウントのときには加算が、ダウンカウントのとき
には減算が行なわわれる。和クリア信号ACLの
つぎに、変調タイムスロツト信号MTSがアンド
ゲート４−９と４−１２に加わる。アンドゲート
４−９の他の入力端子には符号信号SGNが加わ
つている。符号信号SGNはアンドゲート４−９
オアゲート４−１０を介して、アツプダウンカウ
ンタ４−５，４−６のU/D端子に加わる。した
がつて、符号SGNが“１”のときには、アツプ
カウントになり、“０”のときにはダウンカウン
トになる。なおオアゲート４−１０の残りの２つ
の端子には、このとき“０”が加わつている。ア
ンドゲート４−１２には、和クロツク信号ACK
と、オアゲート４−１４の出力も印加されてお
り、アンドゲート４−１２の出力は、ダウンカウ
ンタ４−１３のCK端子とオアゲート４−１１の
１入力端子MDT^*として加わつている。先に述
べたように、ダウンカウンタ４−１３には、すで
に変調データMDTがプリセツトされている。こ
の変調データMDTが０でなければ、オアゲート
４−１４の出力は“１”であるから、アンドゲー
ト４−１２は、和クロツク信号ACKをダウンカ
ウンタ４−１３に供給し、ダウンカウントを行な
う。また同時に、その和クロツク信号ACK
（MDT^*）はオアゲート４−１１を介して、アツ
プダウンカウンタ４−５のCK端子にも印加され、
符号信号SGNが“１”か“０”かに応じて、ア
ツプカウントもしくはダウンカウントをさせる。
なお、このとき、すなわち、変調タイムスロツト
信号MTSが“１”のときには、オアゲート４−
１１の他の入力端子は“０”である。ダウンカウ
ンタ４−１３がダウンカウントしてゆき、その内
容が０になると、オアゲート４−１４の出力が
“０”になりアンドゲート４−１２の出力してい
たMDT^*はなくなり、アツプダウンカウンタ４
−５，４−６は計数を終了する。ダウンカウンタ
４−１３とアツプダウンカウン４−５，４−６と
では、この間に数えられた双方のクロツク信号
（CL端子の信号）の数が等しい。数はプリセツト
された変調データMDTに一致する。したがつ
て、アツプダウンカウンタ４−５，４−６の初期
値が０であると、符号信号SGNが“１”のとき
は、初期値の０からこの数すなわち変調データ
MDT分だけカウントアツプされることになる。
すなわち、初期値に変調データMDTが加えられ
たことになる。他方、符号信号SGNが“０”の
ときには、アツプダウンカウンタ４−５，４−６
は初期値から上記数すなわち変調データMDT分
だけカウントダウンされるので、初期値から変調
データMDTを引算したことになる。以上で、変
調データMDTの加減算が終了した。

つぎに、キーデータKDTの加減算演算が行な
われる。先に説明したキーアサイナ２では、低音
優先方式であつた。すなわち、キーデータKDT
が小さいほど、低音の鍵を指示していることにな
る。一方、ノートアドレスは、和D_Sが大きいほ
ど低音になるようにした。したがつて、キーデー
タKDT（16D_K）は加算されるのでなく、減算さ
れなければならない。このために、優先端子
PRYを“０”にする。

第２図において、ラツチ２−９はキーデータ
KDTを出力している。先に述べたキーエネーブ
ル信号KENが“０”になつた後、キーロード信
号KLDが発生して、第２図のプリセツタブルの
ダウンカウンタ４−１のLD端子に加わり、キー
データKDTをプリセツトする。その後、キータ
イムスロツト信号KTSが発生して、アンドゲー
ト４−３と４−４に加わる。アンドゲート４−３
には、Ｌクロツク信号LCKとオアゲート４−２
の出力とが加わつている。アンドゲート４−４に
は、和クロツク信号ACKとオアゲート４−２の
出力とが加わつている。第２図に示したＬクロツ
ク信号LCKは、和クロツク信号ACKを1/16に分
周した信号である。キータイムスロツト信号
KTSが“１”の間に、Ｌクロツク信号LCKはア
ンドゲート４−３を介してダウンカウンタ４−１
のCK端子に加わり、ダウンカウントさせ、ダウ
ンカウンタ４−１の内容が０になるとオアゲート
４−２の出力が“０”になつて、計数を終了す
る。一方この間に、和クロツク信号ACKはアン
ドゲート４−４、第６図のオアゲート４−１１を
介してアツプダウンカウンタ４−５，４−６に加
わり、計数する。ダウンカンタ４−１が１回計数
する間に、アツプダウンカウンタ４−５，４−６
は16回計数する。したがつて、ダウンカウンタ４
−１の初期値の６倍だけ、アツプダウンカウンタ
４−５，４−６が計数することになる。この計数
の間は、アンドゲート４−８、オアゲート４−１
０を介して、“０”が、アツプダウンカウンタ４
−５と４−６のU/D端子に印加されているので、
アツプダウンカウンタ４−５と４−６は、変調デ
ータMDT（D_M）から、キーデータKDT（16D_K）
を減算することになる。すなわち、アツプダウン
カウンタ４−５，４−６の和データD_SはD_S＝D_M
−16D_Kとなる。

つぎに、粗調データCDT（D_C）の加算演算につ
いて説明する。先に述べたように、アツプダウン
カウンタ４−１５には、粗調ゲート信号CGTの
立下りと共に、粗調データCDTが得られた。こ
のあとで、粗調タイムスロツト信号CTSが現わ
れ、オアゲート４−１０、インバータ１０−３お
よびアンドゲート４−１７に加わる。オアゲート
４−１０の出力が“１”になるから、アツプダウ
ンカウンタ４−５，４−６はアツプカウントすな
わち加算状態になる。インバータ１０−３の出力
は（０）になり、アツプダウンカウンタ４−１５
はダウンカウントに切り換わる。アンドゲート１
０−４の出力は“０”になる。アツプダウンカウ
ンタ４−１５の内容が０でないときオアゲート４
−１６の出力は“１”であるのでアンドゲート４
−１７が開いて、和クロツク信号ACKが通過し、
オアゲート４−１８を介してアツプダウンカウン
タ４−１５のCK端子に加わり、ダウンカウント
の計数を実行する。粗調タイムスロツト信号
CTSが“１”の間にアツプダウンカウンタ４−
１５の出力が０になるとオアゲート４−１６の出
力が“０”になりアンドゲート４−１７は閉じ
る。したがつて、アツプダウンカウンタ４−１６
のカウントダウン数は、その初期値である粗調デ
ータCDTに等しい。またこのカウント数に等し
い数の和クロツク信号ACK（CDT^*）はアンドゲ
ート４−１７からオアゲート４−１１を介してア
ツプダウンカウンタ４−５，４−６に加わる。ア
ツプダウンカウンタ４−５，４−６はアツプカウ
ントするから、粗調データCDT（D_C）が、さらに
加算される。

したがつて、結局、粗調タイムスロツト信号の
立下り時には、和データ D_S＝D_M−16×D_K＋D_C (9) がアツプダウンカウンタ４−５と４−６に記憶さ
れることになる。

アツプダウンカウンタ４−５は192進構成であ
る。したがつて、アツプダウンカウンタ４−５の
計数値は、和データD_Sを192で割つた余りA_NOTEに
なり、アツプダウンカウンタ４−６の計数値は商
A_OCTになる。粗調タイムスロツトCTSの終了後
に和ロード信号SLDが、第６図のアンドゲート
４−３０を介してアドレスラツチ５−２と７−３
のLD端子に加わり、ノートアドレスとオクター
ブアドレスとをそれぞれラツチし記憶する。４−
７（第５図）はオーバフロー検出ゲートであつ
て、和データD_Sが負または所定値D_SMAXを越えた
ときに、“０”を出力し、その他の場合に、“１”
を出力するものである。オーバフロー検出ゲート
４−７が“０”になると、第６図のアンドゲート
４−３０が禁止され、和ロード信号SLDが阻止
され、和データD_Sはアドレスラツチ５−２，７
−３に記憶されない。したがつて前回のノートア
ドレスとオクターブアドレスがそのまゝ代りに用
いられる。

以上の説明よりわかるように、キーデータ
KDT、変調データMDT、粗調データCDTの３
種のデータは、それぞれのタイムスロツトにおい
て、３つのカウンタ４−１，４−１３，４−１５
とアツプダウンカウンタ４−５，４−６とが協同
で動作することにより、順次、加減算処理され
る。また、アツプダウンカウンタ４−５を192進
構成にしておくことにより、192の割り算処理が
自動的に実施されてしまう。

上記説明においては、Ｌ＝16とした。このよう
にすれば、16は２進数で10000であり、扱いやす
い。しかし、分周数Ｎの組として、第８図以外の
ものを使う場合、Ｌとして他の値を用いる方がよ
い場合もある。

上記説明の加減算は、カウンタを用いて行なつ
たが、周知の直列演算式の加減算器や、並列演算
式の加減算器を用いてもよいことはもちろんであ
る。これらの加減算器を用いる際、キーデータ
KDT、変調データMDT、粗調データCDTを加
減算器に供給するためのデータレジスタの形式は
上記カウンタの場合と異なる場合があるのはもち
ろんであるが、これらの変更は、デイジタル技術
分野では設計的な事項にすぎないので説明を省略
する。

つぎに、これらの直列演算や並列演算を行なう
場合に、その後必要になる192の割り算は、非常
に複雑な構成になるのが普通一般の状況である。
この割り算を、ほぼ省略する方法について、以下
第９図の図面と共に説明する。

第９図は、並列演算器を用いた場合に、上記割
り算を不要にする構成である。４−４０は第１の
データレジスタであつて下位の桁より、４ビツト
のレジスタ４−４１、２ビツトのレジスタ４−４
２２ビツトのレジスタ４−４３、４ビツトのレジ
スタ４−４４に分けられる。４−５０は第２のデ
ータレジスタであつて同じく、４ビツト、２ビツ
ト、２ビツト、４ビツトの各レジスタ４−５１、
４−５２、４−５３、４−５４に分けられる。４
−６０はフルアダーであつて、やはり、下位の桁
から４−６１，４−６２，４−６３，４−６４の
４つの部分に分けられる。４−６１は４ビツト２
進、４−６２は２ビツト１桁の２進化３進、４−
６３は２ビツト２進、４−６４は４ビツト２進の
加算器である。ここで、４−６２は２進化３進演
算を行なうもので、２つの数Ａ、Ｂと下位の４−
６１の加算器からのキヤリーＣの和を演算すると
２ビツトの出力と１ビツトのキヤリー出力を出
す。その演算の真理値表は、当然のことながら、
第１０図のようになる。４−７０は演算結果をた
くわえる第３のレジスタで、上記データのビツト
構成にしたがつて、各レジスタ４−７１，４−７
２，４−７３，４−７４に分けることができる。

第１のレジスタ４−４０にキーデータKDTを
入れ、第２のレジスタ４−５０に変調データ
MDTを入れ、和を求める場合を考える。キーデ
ータKDTは、上記のように、下位より４ビツト
２進、２ビツト３進、２ビツト２進、４ビツト２
進で表現されていなければならない。このために
は、キーアサイナ２のカウンタ２−８を下位３進
カウンタと上位２進４ビツト以上のカウンタによ
り構成し、下位３進カウンタのキヤリーで上位２
進４ビツトカウンタを計数するようにすれば、自
動的に、２ビツト３進とそれより上位２進のデー
タが得られる。このデータをレジスタ４−４０の
４−４２〜４−４４に格納し、レジスタ４−４１
には０を格納すればよい。

第２のレジスタ４−５０には変調データMDT
を入れるが、これも、ビツト構成を加算器に合わ
せる必要がある。このためには、第５図のカウン
タ類９−１と４−１３の両方を、下位４ビツトを
２進カウンタで、中間２ビツトを３進カウンタ
で、それより上位を２進カウンタで構成すること
により、そのデータをそのまま、第２のレジスタ
４−５０に格納することが可能になる。このよう
にすれば、第３のレジスタ４−７０にはキーデー
タKDTと変調データMDTの和が得られるが、こ
の和データのうち、レジスタ４−７１，４−７
２，４−７３の部分は、16×３×４＝192となり、
192進であり、192進の上位桁がレジスタ４−７４
の４ビツトに表現される。これらのデータを再
び、第１または第２のレジスタに入れ、第２また
は第１のレジスタに粗調データを入れて加算すれ
ば、最終的に必要なデータが得られる。レジスタ
４−７１，４−７２，４−７３のデータは192進
であるのでノートアドレスに使え、レレジスタ４
−７４の出力はオクターブアドレスに使える。し
たがつて、とくに192の割り算を行なう必要はな
い。

３進演算は加算器４−６２と４−６３とを入れ
かえて構成し、対応するレジスタやカウンタも同
様に入れかえてもよい。また、Ｌ＝16以外の値の
ときは、加算器４−６１と対応するレジスタやカ
ウンタ類をＬに対応するようにすればよい。たと
えば、12平均律のみでＬ＝１の場合は、加算器４
−６１と対応するレジスタやカウンタ類は不要に
なる。３進演算以外に３の偶数倍演算でもよいこ
とはいうまでもない。

第１１図は３進加算器の実施例である。第１１
図において４−８０は２ビツトのフルアダーで （ｘ，ｙ，ｚ）＝（A₁，A₀）＋（B₁，B₀）＋
C_o-1 を実行する。ｚはキヤリーである。ｘ、ｙ、ｚは
論理回路４−８１に加えられ、S₀、S₁、C_oに変
換される。（S₁、S₀）は２進化３進数、C_oはキヤ
リーである。論理回路４−８１の論理式は、真理
値表より、求まる。この論理式は、通常の技術で
構成できるものであることはいうまでもない。

先に説明したノートテーブルの内容やノートア
ドレス、オクターブアドレス、キーデータKDT、
変調データMDT、粗調データCDTなどの形式
は、上記実施例に限られず種々のものがとり得る
ことは云うまでもない。たとえば、ノートアドレ
スが大きいほど分周数を大きくする代りに、逆に
小さくすることもできる。また、各データは負数
を考えず、適切なオフセツトを与えて、オフセツ
トバイナリ形式のようにすることもできる。ま
た、加算のみの処理で和データを得るようにする
ことも各データの形式に注意することによつて可
能である。また、上記加減算の切り換えの代り
に、キーデータKDTのコンプリメントをとるか、
そのままのデータとするかを切り換ええても、大
略、加減算の切り換えができる。

先の説明ではPRYを“０”にして低音優先と
した。PRYを“１”とすれば、キーデータKDT
は加算されるので、高音優先になる。なおこの際
キーアサイナの項で説明したように、マトリツク
スの鍵スイツチの配列を高低逆にする必要があ
る。

これらのノート演算処理は、上記データのフオ
ーマツト（形式）の特徴を利用するようにして、
いわゆるマイクロプロセツサやマイクロコンピユ
ータのようにプログラムによつて制御される演算
方式によつて実現してもよい。この場合にも、上
記の割り算をできるだけさける方法が処理時間を
速くするのに有効である。

〔タイミングパルス発生器〕

以上の説明において、種々のタイミングパルス
を使用した。これらのタイミングパルスは、和ク
ロツク信号ACKの最高の周波数として、フリツ
プフロツプを用いたカウンタとゲート群により、
つくることができる。たとえば、Ｌクロツク信号
LCKは和クロツク信号ACKを1/16に分周したも
のでよい。キーエネーブル信号KENは、和クロ
ツク信号ACKの48×Ｌ×２個のパルス分の幅に
なる。キータイムスロツト信号KTSは48×Ｌ個
のパルス分の幅をもち、粗調ゲート信号CGTと
粗調タイムスロツト信号CTSは、それぞれ12×
Ｌ×７個のパルス分の幅をもち、変調ゲート信号
MGTは12×Ｌ×12個のパルス分の幅をもち、変
調タイムスロツト信号MTSは12×Ｌ個または256
個のパルス分の幅をもつようにするとよい。な
お、粗調ゲート信号CGTのパルス幅に合わせて、
粗調クロツク信号CCKは約1MHz以下にする必要
がある。また、変調クロツク信号MCKは、変調
ゲート信号MGTのパルス幅間に、最大256カウ
ントまで許されるから、それに見あつた周波数範
囲にすればよい。たとえば、和クロツク信号
ACKを1MHzとすると、Ｌクロツク信号LCKは
6.25KHzになり、変調ゲート時間は 12×16×12μsec＝2304μsec になる。この間に、255カウントするときは、１
カウント約9.04μsecになるので、変調クロツク信
号MCKは、最大111KHzになる。

また、粗調データについては、粗調クロツク信
号CCKを最大1MHzとすると、粗調ゲート時間12
×Ｌ×７の間に、1344カウントできるから、７オ
クターブの間の粗調ができることになる。この場
合、第５回のアツプダウンカウンタ４−１５はオ
ーバフローしないから、オーバフロー防止用のオ
アゲート４−１６はなくてもよいことになる。他
のカウンタに設けているオーバフロー防止用のゲ
ート類も、タイミングパルスの設計のし方によつ
ては省略することもできる。

第７図のタイミングチヤートにおいて、和クリ
ア信号ACTが発生してから、和ロード信号SLD
が発生するまでが、全一周期になる。この時間
を、12×Ｌ×16個のACKパルスによつてつくる
場合、3.072msecになり、通常の鍵盤演奏に対し
ては十分に速い動作になる。

以上説明したように、本発明によれば、鍵スイ
ツチとキーアサイナと移調装置を備えておき、押
鍵された鍵スイツチの位置に応じた数値情報と移
調データとの加減算という単純な処理を行なうこ
とによつて、確実に、移調を行なうことができ
る。

なお、本発明は、上記実施例に限らず、本発明
の要旨とする情報処理を行なうものであれば何で
もよく、種々のデイジタル演算処理装置や、マイ
クロコンピユータのようにプログラムによつて処
理するようなものでも実現できることはいうまで
もない。

【図面の簡単な説明】

第１図は本発明を用いた電子楽器の実施例のブ
ロツク図、第２図はキーアサイナを中心にした詳
細なブロツク図、第２−ａ図は第２図のキーアサ
イナにおいて鍵数を増大させたときの実施例を示
すブロツク図、第３図はキーオンパルス発生器の
実施例のブロツク図、第４図は変調装置のアナロ
グ部の実施例を示すブロツク図、第５図はノート
演算装置および粗調装置を中心とする部分の詳細
なブロツク図、第５−ａ図は粗調装置の別の実施
例のブロツク図、第６図は音階信号をつくりだす
プログラムデバイダおよびクロツク処理装置を中
心とする部分のブロツク図、第６−ａ図、第６−
ｂ図はクロツク処理装置の別の実施例のブロツク
図およびそのタイミングパルスの図、第７図は本
発明を用いた電子楽器のタイミングパルスの図、
第８図は第６図に示したノートテーブルの記憶す
る分周数Ｎの一例を示す図、第９図はノート演算
装置の別の実施例を示すブロツク図、第１０図は
第９図の動作を説明するための図、第１１図は３
進加算器の実施例のブロツク図、第１１−ａ図は
第１１図の動作を説明するための図である。 １……鍵スイツチ、２……キーアサイナ、３…
…キーオンパルス発生器、４……ノート演算装
置、５……ノートテーブル、６……プログラムデ
バイダ、７……オクターブデバイダ、８……クロ
ツク処理理装置、９……変調装置、１０……粗調
装置、１１……DA変換器、１２……クロツク発
振器、１３……微調装置、１４……移調装置、１
５……出力端子、１６……タイミングパルス発生
器。

Claims (1)

1. 【特許請求の範囲】 １ 鍵によつて駆動されるスイツチを含む複数の
   鍵スイツチと、上記鍵スイツチのうち押鍵された
   鍵スイツチの位置を示す数値情報を出力するキー
   アサイナと、移調データを設定し出力する移調装
   置とを備え、上記数値情報と上記移調データとを
   加算または減算し、得られた和または差データを
   上記押鍵された鍵スイツチの位置に応じたキーデ
   ータとして用い、上記キーデータにより所定の音
   階音を出力するようにした電子楽器。 ２ 特許請求の範囲第１項の記載において、キー
   アサイナは、上記鍵スイツチを走査して鍵スイツ
   チの開閉を検出する走査装置と、走査した鍵数を
   順次計数し、その計数値を上記数値情報として出
   力するカウンタを有し、上記カウンタの初期値と
   して、前記移調データを用いるようにした電子楽
   器。 ３ 特許請求の範囲第１項の記載において、キー
   アサイナは、上記鍵スイツチの複数個によつて成
   る一群ごとに一括して開閉を検出する走査装置
   と、上記走査装置の検出情報を検出結果に応じて
   数値情報に変換する装置と、上記数値情報と移調
   データとの加減算を行なつてキーデータを得る加
   減算装置とを有することを特徴とする電子楽器。