JPS6149676B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はミユージツクシンセサイザの音源部に
関し、とくに、デイジタル化したミユージツクシ
ンセサイザに関するものである。

従来、ミユージツクシンセサイザはアナログ方
式でつくられている。これは、鍵盤の各鍵に対応
した鍵電圧を発生させ、鍵電圧にビブラート信号
などの変調信号電圧を加算し、この信号を逆対数
変換器によつて等比間隔の尺度にもとづく電圧に
変換し、この電圧によつて電圧制御発振器を制御
して音階信号を発生させるものである。そしてこ
の音源信号を電圧制御波器に加えて所望の音色
づけを行ない楽音信号をつくり出す。電圧制御
波器の周波数特性を制御するためには上記鍵電圧
や別に設けたエンベロープ信号（一般にADSR信
号という）を使う。電圧制御波器の出力は電圧
制御増幅器に印加される。電圧制御増幅器には別
のエンベロープ信号が増幅度制御用に印加され
て、楽音信号の音量変化が付与される。

このようなアナログ電圧制御技術による従来の
ミユージツクシンセサイザは、動作が不安定で長
時間の連続使用に耐えないものである。とくに楽
器の生命であるピツチの安定度や音階の正確さの
点に、改良が望まれていた。本発明は、このよう
な従来の欠点を改良することを目的としている。

以下図面と共に説明する。以下の説明、及び、
図面において、LDはロードを意味し、カウンタ
やラツチに外からデータを入力するものである。
CKはカウンタのクロツク端子である。CLはカウ
ンタやレジスタの内容をＯにするクリア端子であ
る。Ｄは遅延器で一般にはＤフリツプフロツプを
用い、適当なクロツクによつて、約１クロツク分
入力を遅らせる。各カウンタやレジスタ、ラツチ
などは、現在、TTLやCMOSなどの集積回路と
して入手できるものであるから、いたずらに詳し
い説明はしていない。また、説明および理解のし
やすいように、すべて正論理によつて説明してい
る。

第１図は本発明のブロツク図である。１は鍵盤
の各鍵によつて開閉操作される鍵スイツチであ
る。２はキーアサイナであつて、鍵スイツチ１の
うちどの鍵スイツチが選択されているかを調べ、
選択された鍵スイツチに対応したキーデータ（一
般に２進コード形式）を出力する。１４は移調装
置であつて、12半音階のハ調、ニ調などの12種類
の調に対応した移調データTPSをキーアサイナ２
に供給する。上記キーデータKDTには移調デー
タKPSが加算されて含まれている。１１はデイジ
タル表現されたキーデータKDTをアナログのキ
ー電圧に変換するためのDA変換器である。９は
変調装置であつて、ビブラート効果のような周波
数変調のための変調データMDTを出力する。ビ
ブラート効果を三角波状にかける場合、変調デー
タMDTは、２進コード形式でその値がほぼ一定
量ずつ増減するようなコードにする。１０は粗調
装置であつて、最終的に音階信号の周波数を可聴
周波数範囲の任意の領域に設定するために、粗調
データCDTを出力する。粗調データCDTは、後
述する音階信号の構成方法によつて異なるが、本
実施例では11ビツトの２進コードを用いる。４は
ノート演算装置であつて、キーデータKDTと粗
調データCDTと変調データMDTとを加算（また
は一部減算）し、後述するmodulo演算を行なつ
て、ノートアドレスとオクターブアドレスの２つ
のコードを出力する。ノートアドレスは１オクタ
ーブ内のどのような音高であるかを指定するコー
ドであり、オクターブアドレスは、上記１オクタ
ーブ内の音高を１オクターブ間隔で分周する際の
オクターブ数を指定するコードである。

音階信号は、クロツク発振器１２、クロツク処
理装置８、微調装置１３、プログラムデバイダ
６、オクターブデバイダ７によつてつくり出され
る。クロツク発振器１２は周波数ｃ（ｃ＝約
8MHz）のトーンクロツク信号TCKを発生するも
ので、発振周波数が安定なもの、たとえば、水晶
発振器のようなもので構成されている。微調装置
１３は微調パルスFINを出力する発振器で、その
周波数はトーンクロツク信号TCKの周波数より
低く、一般に800KHz以下であり、かつ、その周
波数が可変抵抗器やスイツチなどによつて変化で
きるようなものである。クロツク処理装置８は、
上記トーンクロツク信号TCKのパルス列から、
上記微調パルスFINにしたがつて、パルスを抜取
ることによつて、上記トーンクロツク信号TCK
のパルス列の密度を下げ、その結果、周波数を下
げるものである。この周波数をαｃとする。ク
ロツク処理装置８の出力パルスはプログラムデバ
イダ６に加えられ、第８図に示すような所定の分
周数Ｎにしたがつて分周される。プログラムデバ
イダ６の出力の周波数は、αｃ／Ｎになる。こ
の出力信号はオクターブデバイダ７に加えられ
て、２のべき乗の分周が行なわれる。したがつ
て、音階信号の周波数は、αｃ／Ｎ・２ⁿ（ｎ
＝０，１，２，…）になる。

プログラムデバイダ６の分周数Ｎはノートテー
ブル５により与えられる。ノートテーブル５はノ
ートアドレスにしたがつて、所定の分周数Ｎに対
応するコードを出力するROM（リードオンリー
メモリ）で構成されている。オクターブデバイダ
７の分周数２ⁿのｎはオクターブアドレスにした
がつて決められる。

キーオンパルス発生器３は、鍵スイツチ１のう
ち１つでも押さえられていると“１”になり、鍵
スイツチが押されていないと“０”になるような
キーオンパルスを出力する。

これらの各部分は、タイミングパルス発生器１
６が出力するさまざまなタイミングパルスによつ
て動作する。

以下、第１図の各部分のさらに詳細な構成とそ
の動作について、第７図のタイミングチヤートと
共に説明する。

〔鍵スイツチ、キーアサイナ〕

第２図は鍵スイツチ１、キーアサイナ２の一実
施例の図である。第２図の下部にはノート演算装
置４の一部も示されている。キーアサイナ２やそ
の他の本実施例における各部分は、すべて、第７
図に示すように、１周期を単位とする繰返し動作
を行なうが、説明の都合上、キースタート信号
KSTから説明する。

キースタート信号KSTは６進カウンタ２−３
と８進カウンタ２−４とのCL端子に加わり、両
カウンタ２−３と２−４をクリアすると共に遅延
器２−５を介してRSフリツプフロツプ２−６を
セツトする。キークロツク信号KCKは、主クロ
ツク信号ACKを１／16に分周した信号であつ
て、アンドゲート２−７に印加されている。RS
フリツプフロツプ２−６がセツトされた後、キー
エネーブル信号KENがアンドゲート２−７に入
ると、キークロツク信号KCKはアンドゲート２
−７を通過して６進カウンタ２−３のCK端子に
入り、カウントを開始する。６進カウンタ２−３
の桁上げ出力は８進カウンタ２−４のCK端子に
入り、８進カウンタ２−４を駆動する。６進カウ
ンタ２−３の３ビツトの出力はデータセレクタ２
−２のアドレス入力端子A₀，A₁，A₂に加えら
れ、データ入力端子D₀〜D₅に加えられるデータ
のうちの１つだけを選択して出力端子に出力す
る。この出力信号をキー出力信号KOTと呼ぶ。
８進カウンタ２−４の３ビツトの出力はデコーダ
２−１の入力端子A₀，A₁，A₂に加えられ、
（A₂，A₁，A₀）の３ビツトのコードにしたがつ
て、出力端子Q₀〜Q₇のうちの１つを選択し、そ
こに出力を出す。

鍵スイツチ１は、データセレクタ２−２の入力
D₀〜D₅を各行とし、デコーダ２−１の出力Q₀〜
Q₇を各列とするマトリツクスの交点に、ダイオ
ードと直列に配置されたスイツチ１−１により構
成成されている。マトリツクスの交点（Q₀，
D₀）に最低音の鍵スイツチを配し、（Q₀，D₁），
（Q₀，D₂），…，（Q₀，D₅），（Q₁，D₀），…の順
に、より高音の鍵スイツチを配するようにする。
また、６進カウンタ２−３の計数によつて、
D₀，D₁，D₂，…D₅の順にデータが選択され、か
つ、８進カウンタ２−４の計数によつて、Q₀，
Q₁，Q₂…，Q₇の順に出力が走査信号として出る
ものとすれば、上記マトリツクスの交点が低音の
鍵スイツチから高音の鍵スイツチへ順にスキヤン
される。鍵スイツチが押されているときには、そ
の鍵スイツチに対応するスキヤン時点において、
キー出力信号KOTが“１”になり、その鍵スイ
ツチが押されていなければ、キー出力信号KOT
は“０”になる。

６進カウンタ２−３と８進カウンタ２−４とが
計数開始し、上記マトリツクスをスキヤンしてゆ
き、鍵スイツチがONの交点にくるとキー出力信
号KOTが現われる。最初に現われたキー出力信
号KOTが、押鍵されている鍵のうちの最低音の
鍵に対応することになる。

先に説明したキースタート信号KSTは、プリ
セツタブルカウンタ２−８のLD端子にも印加さ
れており、キースタート信号KSTによつて、プ
リセツタブルカウンタ２−８のプリセツト入力端
子D₀，D₁，D₂，D₃に加えられた移調データTPS
が、プリセツトされる。先に説明したアンドゲー
ト２−７の出力がプリセツタブルカウンタ２−８
のCK端子に印加されるので、６進カウンタ２−
３とプリセツタブルカウンタ２−８は同期して計
数を行なう。したがつて、プリセツタブルカウン
タ２−８の計数値は移調データPSを初期値とし
て、以後、CK端子に加えられるクロツク信号の
パルス数だけ増加してゆく。

データセレクタ２−２から、先へ述べたよう
に、キー出力信号KOTが出力されると、このキ
ー出力信号KOTはRSフリツプフロツプ２−６の
Ｈ端子に加わつてリセツトし、その出力Ｑを
“０”にするのでアンドゲート２−７は禁止とな
り、キークロツク信号KCKはアンドゲート２−
７において阻止され、６進カウンタ２−３、８進
カウンタ２−４とプリセツタブルカウンタ２−８
は計数を停止する。キー出力信号KOTは６ビツ
トのラツチ２−９のLD端子に印加され、プリセ
ツタブルカウンタ２−８の最終計数値Q₀〜Q₅は
ラツチ２−９の入力端子D₀〜D₅に加えられて記
憶され、このデータはキーデータKDTとしてDA
変換器１１とノート演算処理装置４とに印加され
る。このキーデータKDTはラツチ２−９のLD端
子に新たにパルスが印加されるまで記憶されつづ
ける。

６進カウンタ２−３やプリセツタブルカウンタ
２−８が計数したキークロツク信号KCKのパル
ス数は、鍵スイツチのマトリツクスの（Q₀，
D₀）から始めて、最初にONになつている鍵スイ
ツチの交点までの、交点の数、いいかえると、最
低音の鍵から数え始めてONにならている最初の
鍵までの鍵数に等しい。また別の表現をすると、
低音優先方式によつて、押されている鍵中の最低
音の鍵を表わしているとも云える。プリセツタブ
ルカウンタ２−８の初期値は移調データTPSであ
つた。したがつて、キーデータKDTは上記押鍵
中の最低音鍵の番号と移調データTPSとを加算し
たデータになる。移調データTPSが０、すなわち
２進数で0000であれば、キーデータKDTは、鍵
の番号に一致する。移調データが１であれば、キ
ーデータKDTは、実際に押鍵された鍵の番号よ
り１鍵高い鍵を指示することになる。これは半音
だけ高音側に移調したのと等価である。したがつ
て移調データTPSをサムウイールスイツチのよう
なデイジタルスイツチを使つて０〜11の12通り用
意すれば、12平均律の各調への移調が可能にな
る。

上記マトリツクスの交点は、６×８＝48あるか
ら、最大48鍵の鍵盤まで使用可能である。48鍵の
うち、どの鍵も押されていなければ、キー出力信
号KOTは出力されない。後述するようにシステ
ムの拡張ができるように、キークロツク信号
KCKはマトリツクスを２回スキヤンする。すな
わち、キークロツク信号KCTが48個のパルスを
出力すると、再び、キースタート信号KSTを発
生させて、６進カウンタ２−３、８進カウンタ２
−４およびプリセツタブルカウンタ２−８をクリ
ア、またはロードの状態にし、再び48個のキーク
ロツク信号KCKにより、マトリツクスをスキヤ
ンする。合計96個（＝48×２個）のキークロツク
信号KCKにより、上記マトリツクスを２回スキ
ヤンし終ると、キーエネーブル信号KENが
“０”になりゲート２−７を禁止し、６進カウン
タ２−３とプリセツタブルカウンタ２−８の計数
は停止する。上記２回のマトリツクスのスキヤン
中に、押鍵がなくてキー出力信号KOTが発生し
なければ、ラツチ２−９はそれ以前のキーデータ
KDTを出力しつづけるので、離鍵したときも、
離鍵前のキーデータKDTが記憶されることにな
る。

以上の説明により、鍵スイツチ１とキーアサイ
ナ２は、低音優先方式で、押鍵された鍵の番号と
移調データTPSの和に等しいキーデータKDTを
押鍵中および離鍵後も出力する動作をすることが
理解されるであろう。

上記説明において、キーエネーブル信号KEN
は、48×２＝96のキークロツク信号KCK分用意
され、鍵スイツチ１のマトリツクスは２回スキヤ
ンされるようにした。鍵スイツチ１が48鍵以内の
場合には、１回スキヤンするように、タイミング
信号をつくつてもよい。上記実施例のようにして
おけば、少々の論理回路を追加するだけで、電子
オルガンで一般的である49鍵や61鍵に拡張するこ
とができる。この場合の実施例を、第２−ａ図に
示す。

第２−ａ図において、デコーダ２−１の出力
Q₀〜Q₇のうち、最初にパルスを出すQ₀の立上り
で単安定マルチバイブレータ２−１０をトリガす
る。単安定マルチバイブレータ２−１０はポジテ
イブエツジトリガで再トリガされない形式とす
る。単安定マルチバイブレータ２−１０の出力す
るパルス幅は、デコーダ２−１の出力Q₀〜Q₇の
全パルス幅より少し大きいものとする。したがつ
て、単安定マルチバイブレータ２−１０はQ₀の
第１回目のパルスによつてトリガされるが、第２
回目のパルスではトリガされない。単安定マルチ
バイブレータ２−１０の出力とデコーダ２−１
のQ₇出力がアンドゲート２−１１に加えられ
る。したがつて、２回のスキヤンのうちの第１回
目のデコーダ２−１のQ₇出力はアンドゲート２
−１１において禁止され、第２回目のQ₇がＴフ
リツプフロツプ２−１２のCL端子に加わりリセ
ツトする。したがつて、Ｔフリツプフロツプ２−
１２のＴ端子に加わるデコーダ２−１のQ₀のう
ち、第１回目のスキヤンに対応するものがＴフリ
ツプフロツプ２−１２のＱ出力を“１”にし、第
２回目のスキヤンに対応するものが“０”にす
る。そして、その後、上記第２回目のQ₇がクリ
アし、以下この動作をくり返す。なお、上記動作
は本装置の電源をONにした後の最初のシーケン
スでは成立しないが、２回目以降のシーケンスか
らは、くり返して起きる。

Ｔフリツプフロツプ２−１２のＱ出力は、８個
の２入力のアンド群２−１３の各一方の入力端子
に加わつている。残りの各入力端子には、デコー
ダ２−１の出力Q₀〜Q₇がそれぞれ加わつてい
る。Ｔフリツプフロツプ２−１２の出力は、ア
ンドゲート群２−１４に加わつている。アンドゲ
ート群２−１４の８個の各アンドゲートの残りの
各入力端子には、デコーダ２−１の出力Q₀〜Q₇
がそれぞれ加わつている。第１回目のスキヤンで
はアンドゲート群２−１３が選択され、これらに
対応する鍵スイツチ１のうちの右半分のマトリツ
クスがスキヤンされる。第２回目のスキヤンでは
アンドゲート群２−１４が選択されて、残りのマ
トリツクスがスキヤンされる。鍵スイツチ１の左
半分のマトリツクスの各交点に、右半分のマトリ
ツクスの各交点の鍵スイツチにつづく高音側の鍵
スイツチを順次配列すれば、先に述べたように、
低音優先機能をもたせたまま、49鍵以上、最高96
鍵までの鍵スイツチのスキヤンができることにな
る。なお、96鍵のスキヤンをするときには、第２
回のプリセツタブルカウンタ２−８、ラツチ２−
９などを７ビツトのものにしておく必要があるこ
とは云うまでもない。

このように、あらかじめ、タイミングのとり方
として、システム制御シーケンス時間内に複数の
走査時間区間を設けておき、第１の走査時間区間
と第２の走査時間区間とを別々のマトリツクスの
走査に用いるようにしておけば、種々の大きさの
鍵盤を用いることができる。このことは、本発明
を大規模な集積回路にする場合、その用途を拡大
することができることになるから非常に有利であ
る。とくに、集積回路のパツケージの端子数に制
約のある場合、通常は48鍵以下で使えるようにし
て端子数を減らしておきながら、必要な場合には
96鍵まで拡張できることになる。

なお、上記第２−ａ図において、システム制御
シーケンス全体に対して同期した別の同期パルス
を用いてＴフリツプフロツプ２−１２の出力Ｑと
をつくるようにしてもよいことは云うまでもな
い。

上記説明において、移調装置１４を省くには、
プリセツタブルカウンタ２−８の代りに、簡単な
カウンタを用いればよいことは云うまでもない。
また、上記６進と８進のカウンタ２−３と２−４
の内容をキーデータとして使つてもよい。

上記説明においては、低音の鍵スイツチよりス
キヤンをするようにして低音優先としたが、高音
優先で検出するには、鍵スイツチの配列をマトリ
ツクス上で変更して、高音の鍵スイツチほど早く
スキヤンされるようにすればよい。ただし、この
ときは、高音鍵ほどキーデータKDTは小さい数
となるので、後述するノート演算において、加減
算を変更する必要が生じる。また移調装置１４の
出力する移調データTPSの値も大小逆にしなけれ
ばならない。

上記説明においては、キーデータKDTをDA変
換器１１によりアナログ電圧に変換するようにし
ているが、キーデータKDTをそのまま並列のデ
イジタル信号として出力してもよいし、出力端子
数を減らすために、直列のデータに変更してから
出力するようにしてもよい。このような並直列の
データ変換は周知の技術であるから説明を省く。

また、上記鍵スイツチ１の走査する走査装置と
してのデータセレクタ２−２、デコーダ２−１、
カウンタ２−３，２−４などは、鍵スイツチを順
次１個ずつ走査したが、電子卓上計算機などで知
られているように、鍵スイツチのグループごとに
走査して、そのグループの中の鍵スイツチの
ON、OFFを検出するようにしてもよい。また、
これらを、マイクロプロセツサ、マイクロコンピ
ユータのようにプログラム制御で走査し、上記移
調データの演算は、上記マイクロプロセツサなど
の演算装置によつて行なうようにしてもよい。

〔キーオンパルス発生器〕

キーオンパルス発生器３は、鍵スイツチ１の48
個の各鍵スイツチのうち１個以上がONになつて
いるとき、キーオンパルスKONを発生させ、鍵
スイツチがすべてOFFになると、キーオンパル
スKONを出力させないようにする働きをもつて
いる。このキーオンパルスKONは、本発明のミ
ユージツクシンセサイザの音源部の出力を受けて
楽音信号をつくりだす際に使用される。

第３図はキーオンパルス発生器３の実施例であ
る。第２図で説明したキー出力信号KOTは、遅
延器３−２と２ビツトのカウンタ３−１のCL端
子に印加される。遅延器３−２は、たとえばＤフ
リツプフロツプで構成される。遅延器３−２の出
力はRSフリツプフロツプ３−３のＳ（セツト）
端子に印加されている。カウンタ３−１の最上位
ビツト出力MSBはRSフリツプフロツプ３−３の
Ｒ（リセツト）端子に印加されている。RSフリ
ツプフロツプ３−３の出力Ｑが“１”のとき、遅
延器３−５とアンドゲート３−６を介して、キー
オンパルスKONは“１”になり、かつ、アンド
ゲート３−４を介して、キーロード信号KLDが
カウンタ３−１のCK端子にクロツク信号として
供給される。カウンタ３−１は２ビツトしかない
から、すぐにMSB出力は１になり、RSフリツプ
フロツプ３−３をリセツトし、出力Ｑは“０”に
なり、アンドゲート３−６と３−４は禁止にな
り、キーオンパルスKONは“０”になり、カウ
ンタ３−１のMSBは“１”のままになる。以上
の状態は、鍵スイツチ１が押されず、したがつ
て、キー出力信号KOTがない場合、ずつと続
く。鍵スイツチ１が押され、キー出力信号KOT
が現われると、まずカウンタ３−１がクリアされ
て、MSBが“０”になり、そのあと、遅延器３
−２を介してRSフリツプフロツプがセツトさ
れ、その出力Ｑは“１”になる。遅延器３−５の
CK端子に第７図に示すようなキーロード信号
KLDが加わると遅延器３−５の出力が“１”に
なり、アンドゲート３−６よりキーオンパルス
KONが出力される。また、アンドゲート３−４
が開いて、キーロード信号KLDがカウンタ３−
１に加わる。鍵スイツチ１が押されつづけたまま
のときには、キーロード信号KLDが加わつたあ
とで、必ずキー出力信号KOTが加わり、カウン
タ３−１をクリアしてしまうから、カウンタ３−
１のMSB出力は“０”のままである。したがつ
て、キーオンパルスKONは“１”のままであ
る。鍵スイツチ１が離されて、キー出力信号
KOTが来なくなると、カウンタ３−１のクリア
が行なわれなくなり、MSB出力が“１”になる
まで、カウントアツプし、そこで、MSB出力が
RSフリツプフロツプ３−３をリセツトし、その
後最初に発生するキーロード信号KLDのタイミ
ングより、キーオンパルスKONは“０”にもど
る。

以上がキーオンパルス発生器３の動作である。

カウンタ３−１のビツト数は、鍵スイツチ１が
離されてから、キーオンパルスKONが“０”に
なるまでの時間に関係するものであるから、ビツ
ト数を増やして、鍵スイツチ１の離鍵時のチヤタ
リングやバウンシングに応答しないようにするこ
とができる。

第３図においてキーロード信号KLDよりも高
い周波数の信号を用いる場合には、それに応じて
カウンタ３−１のビツト数を増加させればよい。

〔変調装置〕

変調装置９は、ビブラート効果やグライド効果
などの周波数変調を実現するためのものである。

本発明において用いる変調の方法は、従来公知
のアナログ信号形式のビブラート信号やグライド
信号を、アナログ―デイジタル変換によつて、デ
イジタル量に変換し、これを、変調データMDT
として用いるものである。したがつて、ノート演
算装置４の受け入れるデータ形式に合致した変調
データMDTが得られるものであれば、上記のア
ナログ−デイジタル変換器としては、どんなもの
でもよいことになる。

第４図は、変調信号源と電圧−周波数変換方式
によるアナログ−デイジタル変換器のアナログ部
を示している。これと組合わせて使うデイジタル
部は、第５図の右側に示してある。

第４図の９−１０は、ビブラート信号とグライ
ド信号をつくる変調信号源である。ビブラート発
振器９−１１は、端子９−１３、９−１４、９−
１５にそれぞれ正、波、三角波、方形波のビブラ
ート信号を出力する。スイツチにより選択された
ビブラート周波数は可変抵抗器９−１２によつて
調節できる。ビブラート効果の深さは可変抵抗器
９−１６により調節される。９−１７はグライド
信号発生器であつて、キーオンパルスKONに同
期したトリガが印加されると立下り、そのあと
徐々に立上る波形を発生する。立上りの時定数は
可変抵抗器９−１８により調節され、グライド効
果の深さは可変抵抗器９−１９により調節され
る。ビブラート信号VIBとグライド信号GLはつ
ぎに説明する絶対値回路に印加される。

第４図において、演算増幅器９−７、抵抗
R₁、R₃，R₈、ダイオードD₁，D₂は、入力VIBの
正の半波のみを反転して出力し、負の半波をクリ
ツプして点Ａに出力するクリツパを構成してい
る。演算増幅器９−８、抵抗R₄，R₅，R₆は反転
加算器を構成している。ここでR₁＝R₂＝R₃＝R₅
＝R₆＝R₇＝2R₄の関係にすると、クリツパの出力
（点Ａ）に対する加算利得が２倍、入力信号（点
Ｂ）に対する利得（抵抗R₆，R₇の経路）が−１
になるので、正入力に対して利得１、負入力に対
して利得−１となり、絶対値回路になる。トラン
ジスタQ₁，Q₂と抵抗R₈およびキヤパシタＣはサ
ンプルホールド回路であつて、上記絶対値回路の
出力信号をサンプルホールドする。サンプル信号
には、リセツト信号RSTによつてトリガされる
単安定マルチバイブレータ９−４の出力信号を用
いる。クリツパの出力は、インバータ９−３によ
り反転増幅され、Ｄ−フリツプフロツプ９−６に
より記憶されて、符号信号SGNになる。抵抗R₂
とR₇は、上記絶対値回路にグライド信号GLを加
算するために設けている。トランジスタQ₂のソ
ース端子に現われる絶対値回路の出力信号のサン
プル値は、VFC（電圧周波数変換器）９−５に
加えられる。したがつて、ビブラート信号VIBと
グライド信号GLの絶対値の和のサンプル電圧に
比例した周波数をもつた変調クロツク信号MCK
が、VCF９−５の出力端子に得られる。

つぎに、変調クロツク信号MCKの周波数をデ
イジタル値に変換する手順について説明する。第
５図の右端の９−１は、８ビツトのカウンタで、
９−２はアンドゲートである。まず、タイミング
パルス発生器１６より発生する変調クリア信号
MCLがカウンタ９−１のCL端子に加わり、カウ
ンタ９−１の内容を消去する。ひきつづいて、同
じくタイミングパルス発生器１６より発生する変
調ゲート信号MGTは“１”になる。この変調ゲ
ート信号MGTはアンドゲート９−２を開くと共
に、端子RSTを介して、第４図の単安定マルチ
バイブレータをトリガする。すると、第４図のサ
ンプルホールド回路が新たな変調信号のサンプル
値をサンプルし、ホールドする。この新たなサン
プル値に比例した周波数の変調クロツク信号
MCKは、第５図のアンドゲート９−２を介し
て、カウンタ９−１のCK端子に加わり、計数を
開始する。計数は、変調ゲート信号MGTが
“０”になるまで続けられる。変調ゲート信号
MGTが“０”になり、計数が終了したとき、カ
ウンタ９−１の内部には、変調クロツク信号
MCKの周波数に比例した２進の変調データMDT
が記憶される。カウンタ９−１の出力端子は、変
調信号に対するデイジタル端子とみなし得る。

以上の動作によつて、ビブラート信号とグライ
ド信号の和信号の符号ビツトと振幅ビツトのデイ
ジタル形式の変調データMDTが得られたことに
なる。なお、カウンタ９−１の変調データMDT
は、変調ロード信号MLDがダウンカウンタ４−
１３のLD端子に入つたときに、ダウンカウンタ
４−１３にプリセツトされる。

上記の説明においては、電圧−周波数変換方式
のアナログ−デイジタル変換器により、符号ビツ
トと振幅ビツト（絶対値）のデイジタル形式の変
調データを得たが、この他に、パルス幅変調方式
のアナログ−デイジタル変換器を用いることもで
きる。また、２重積分型や、遂次比較型を用い
て、オフセツトバイナリ形式のデータを得るよう
にしてもよい。この場合は、符号ビツトがなく、
すべてのデータが２進符号上では正になるから、
後述するノート演算において、減算は不要にな
る。遂次比較型のように高速のアナログ−デイジ
タル変換器を用いるなら、これを時分割で使用
し、後述するノート演算に必要なタイミングのみ
で変調データMDTをつくり、空いた時間を別の
信号の変換に用いるようにしてもよい。これらの
変更は、周知の技術の組み合わせにすぎないの
で、詳細な説明は省略する。

以上の説明よりわかるように、本発明では、変
調信号としてはアナログ波形を用いている。これ
らの変調信号はすべて時間的変動を伴うものであ
る。そして、ビブラート信号、グライド信号、エ
ンベロープ信号などの波形、たとえば繰返し周波
数や立上り立下りの時定数などは、第４図に示し
たようにアナログ可変素子、たとえば可変抵抗器
のようなものによつて自由自在に可変設定できる
ようにしている。また、ビブラート信号の波形と
しては正弦波や三角波などが用意され、これらを
切換えて選択し得るようにしている。しかも、そ
れぞれの信号の振幅も可変抵抗器で設定できるよ
うにしている。このように、本発明では、安価で
使いやすい可変抵抗器に代表されるアナログの可
変素子を用いることによつて、種々の変調効果の
調節と設定をできるようにしながら、しかも、楽
音信号の処理を内部ではデイジタル的に行なえる
ようにしている。したがつて、調整や変更の自由
度が大きく、人間にとつてなじみやすいというア
ナログ分野の特長と、動作が安定で再現性に優れ
ているデイジタル分野の特長とが生かされている
一方、変更に対する自由度の小さいデイジタル分
野の短所が解消されていることになる。また、ビ
ブラートやグライドの信号、あるいは、エンベロ
ープなどに対応した波形の変更や、さらに別の新
しい変調効果と実現する際には、アナログ入力波
形を変更すればよいので、自由度が大きくなる利
点がある。また、すでに、波形や周波数の決まつ
ている効果に対しては、上記アナログ入力によら
ず、内部にデイジタル方式の正弦波発生器を設け
るようにしてもよいことはいうまでもない。

上記説明では、楽音の周波数変調の場合ついて
説明したが、この他に、楽音の周波数スペクトル
や、波形の変動など、種々の楽音の属性の制御信
号に用いてもよいことはいうまでもない。

〔粗調装置〕

粗調装置１０は、先に述べたように、音階信号
の周波数を可聴領域内で広範囲にわたり可変設定
するものであつて、本実施例では、11ビツトの２
進数の粗調データCDTを得るものである。

粗調装置１０の実施例は、第５図の左下部に示
されている。端子１０−５には、粗調クロツク信
号CCKが印加される。粗調クロツク信号CCKは
図示していないが次のようにしてつくられる。す
なわち、アナログ可変素子の１つである可変抵抗
器を手動で調節して、粗調電圧を発生させ、この
粗調電圧をVFC（電圧周波数変換器）に印加す
ることにより、粗調電圧に比例した周波数の信号
すなわち粗調クロツク信号CCKを得る。この粗
調クロツク信号CCKの周波数は、アツプダウン
カウンタ４−１５と11入力ナンドゲート１０−
１、アンドゲート１０−２と１０−４、インバー
タ１０−３、オアゲート４−１８によつて、２進
11ビツトのデイジタル形式の粗調データCDTに
変換される。その動作についてつぎに説明する。
まず、アツプダウンカウンタ４−１５の初期値が
０であるとする。このときナンドゲート１０−１
の出力は“１”である。粗調ゲートCGTは変調
ゲート信号と同様に発生されるが、この粗調ゲー
ト信号CGTが“１”になると、アンドゲート１
０−２は、粗調クロツク信号CCKを通過させ
る。このとき、粗調タイムスロツトCTSは
“０”としているので、アツプダウンカウンタ４
−１５のＵ／Ｄ端子には“１”が加わり、アツプ
カウント状態になる。この状態で粗調クロツク信
号CCKはアンドゲート１０−４を通り、オアゲ
ート４−１８を介して、アツプダウンカウンタ４
−１５のCK端子に加わり、アツプカウントの計
数を開始する。粗調ゲート信号CGTが“０”に
なるとアンドゲート１０−２が閉じて、計数は停
止し、それまでの計数値が、アツプダウンカウン
タ４−１５に記憶される。このデータが、粗調デ
ータCDTになる。ナンドゲート１０−１は、ア
ツプダウンカウンタ４−１５がオーバフローする
のを防止するものであつて、粗調ゲート信号
CGTが“１”の間に、計数値が2047すなわちア
ツプダウンカウンタ４−１５の出力が全部“１”
になると、ナンドゲート１０−１の出力は“０”
になり、計数を停止させて、粗調データCDTを
2047に保持する。オアゲート４−１６とアンドゲ
ート４−１７は、ノート演算処理用であるので、
後で説明する。以上の動作により、粗調クロツク
信号CCKの周波数に比例した２進11ビツト形式
の粗調データCDTが、アツプダウンカウンタ４
−１５の内部に得られたことになる。

端子１０−５に粗調クロツク信号CCKを印加
しなければ、アツプダウンカウンタ４−１５は常
に０である。本発明を電子オルガンのように粗調
の必要がないものに応用する場合には、端子１０
−５を接地しておけばよい。

粗調装置１０は、本質的に、アナログ的あるい
は連続的に設定される粗調クロツクCCKの周波
数をデイジタル形式の粗調データに変換するアナ
ログ−デイジタル変換である。したがつて、上記
以外のアナログ情報をデイジタルデータに変換す
る方法や各種のアナログ−デイジタル変換器を採
用することができる。アナログ情報としては、上
記周波数の他にパルスの幅でもよいし、周知の電
圧でもよい。パルス幅を採用するには、単安定マ
ルチバイブレータのように集積回路化の可能な回
路と可変抵抗とを使えばよい。これらのアナログ
情報の場合、時間の計測技術やデイジタル式電圧
計の技術のような公知の技術を活用すればよい。

一般にアナログ−デイジタル変換においては、
量子化誤差が発生する。とくに、デイジタル量が
ある値から他の値に変化する境界に対応するアナ
ログ入力が加わると、そのアナログ入力に対する
デイジタル量は、上記ある値と他の値とのどちら
でもよいことになり、それらのうちのどちらにな
るかは、確率的に決まることになる。このような
不定の状態をさけて常にどちらか一方のデイジタ
ル量になるようにすることが望ましい。

第５−ａ図は、上記問題点を解決する便宜的で
あるが簡便な方法を示している。４−１５ａは、
粗調データ演算用のダウンカウンタであつて、第
５図のアツプダウンカウンタ４−１５のダウンカ
ウントの働きのみを行なう。１０−７は粗調デー
タを計数記憶するカウンタである。第５−ａ図で
は、粗調時には新たにタイミング信号として、粗
調スタート信号CST、粗調ロード信号CLDと粗
調禁止信号CDLが用意されるものとする。以下
に動作を説明する。

粗調を実行するときは、外部より粗調禁止信号
CDLとして“１”を加えておく。粗調スタート
信号CSTが発生しアンドゲート１０−６を介し
てカウンタ１０−７をクリアする。その後で粗調
ゲート信号CGTが“１”になり、アンドゲート
１０−２は粗調クロツク信号CCKを通過させ、
カウンタ１０−７をカウントアツプさせる。粗調
ゲート信号CGTが“０”になるとカウンタ１０
−７はカウント動作を停止し、粗調データCDT
を記憶する。その後粗調ロード信号CLDが
“１”になり、粗調データCDTをダウンカウンタ
４−１５ａにロードする。そして、ロードが済む
と、粗調タイムスロツト信号CTSが“１”にな
り、このときにはアンドゲート４−１７を介し
て、和クロツク信号ACKがダウンカウンタ４−
１５ａのCK端子に加わるのでダウンカウントが
行なわれる。なお、このダウンカウンタ４−１５
ａの機能と動作は、本質的に、第５図のアツプダ
ウンカウンタ４−１５のそれと同じである。そ
の、詳しい動作についてはノート演算装置４の項
で説明する。以上のようにして、カウンタ１０−
７は、粗調データCDTをとり込み記憶する。粗
調の必要がなくなれば、粗調禁止信号CDLを
“０”にして、カウンタ１０−７の内容がクリア
されないようにする。第５−ａ図のようにすれ
ば、一担記憶された粗調データCDTは以後安定
に記憶されるから、粗調クロツク信号CCKの長
期的な安定度は悪くても短時間安定度さえよけれ
ばよいことになる。

別の粗調データの取り入れ方について説明す
る。第５−ａ図のカウンタ１０−７をアツプダウ
ンカウンタにし、アツプカウントとダウンカウン
トの切り換えを外部に設けたスイツチによつて行
なう。カウンタのクロツクは内部で用意してお
く。アツプカウント用のスイツチを設け、これを
押さえると、アツプカウントになり、かつ、クロ
ツク信号がカウンタに加わつてアツプカウントす
る。ダウンカウント用のスイツチを別に設け、こ
れを押えると、ダウンカウントになり、かつ、ダ
ウンカウントの計数を行なうようにする。このよ
うな粗調装置は、上記アツプダウンカウンタと若
干のアンドゲートと上記スイツチとによつて容易
に構成できる。

〔クロツク処理装置〕

クロツク処理装置８は、先に述べたように、ト
ーンクロツク信号TCKのパルス列から、微調パ
ルスFINにしたがつて、パルスを抜取ることによ
り、トーンクロツク信号TCKの周波数ｃを、
αｃに引き下げる動作をする。第６図におい
て、トーンクロツク信号TCKは、Ｄフリツプフ
ロツプ８−１，８−２のCK端子に印加されてい
る。微調パルスFINはＤフリツプフロツプ８−１
のＤ端子に印加され、CK端子のトーンクロツク
信号TCKに同期化されたのち、端子Ｑに現われ
る。Ｄフリツプフロツプ８−１のＱ出力はＤフリ
ツプフロツプ８−２のＤ入力に印加されるので、
Ｄフリツプフロツプ８−２の出力は、その入力
よりも、トーンクロツク信号TCKの１パルス分
遅延されており、しかも、極性は反転している。
したがつて、ナンドゲート８−３の出力には、微
調パルスFINが“０”から“１”に立ち上がつた
時点以後の最初のトーンクロツク信号TCKのパ
ルスの１周期分だけのパルス幅をもつた負のパル
スが得られる。アンドゲート８−４の出力はトー
ンクロツク信号TCKのパルス列から上記負のパ
ルスの部分だけ、パルスが１本抜き取られたもの
になる。微調パルスFINが立下るときには、Ｄフ
リツプフロツプ８−１の出力Ｑが“０”になつた
あとＤフリツプフロツプ８−２の出力が“１”
になるのでアンドゲート８−３の出力は“１”の
ままになる。したがつて、微調パルスFINの立上
り時にのみ、トーンクロツク信号TCKのパルス
列から１本のパルスが抜取られることになる。微
調パルスFINの周波数を_Fとすると、_Fの１周
期１／_Fの期間中に、トーンクロツク信号のパ
ルス_C／_F個が発生し、そのうち、１個を消去
するので、クロツク処理装置８の出力信号の周波
数α_Cはつぎのようになる。

α_C＝_C−_F ＝（１−_F／_C）_C (1) ∴ α＝１−_F／_C (2) したがつて、たとえば_F＝０，001・_Cとす
ると、0.1％だけピツチを下げることができるこ
とになる。微調パルスFINは、発振周波数が可変
できる方形波発振器を用いればよい。

上記微調パルスFINの発生器として、電圧制御
式の発振器を用いて、その周波数を可変にすれ
ば、ビブラートやグライド効果をかけることが可
能になる。

第６−ａ図は、クロツク処理装置８の別の実施
例である。８−５は３ビツトのカウンタで、微調
パルスFINによりクリアされ、トーンクロツク信
号TCKにより計数される。カウンタ８−５の３
つの出力Q₀，Q₁，Q₂はアンドゲート８−６に加
わる。したがつて、８個のクロツク中１個のクロ
ツクの期間のみ（すなわちQ₀，Q₁，Q₂全部が
“１”の期間のみ）“０”になる出力Ａが、アンド
ゲート８−７の一方の入力端子に加わる。残る１
つの入力端子にはトーンクロツク信号TCKが加
えられる。したがつて、微調パルスFINが“０”
であつてクリアが働かないときには、トーンクロ
ツク信号TCKは８個に１個間引かれ、８個中７
個のパルスＢが次段のプログラムデバイダ６に加
わる。一方、微調パルスFINが“１”で、クリア
が行なわれると、カウンタ８−５の出力は“０”
であるから、アンドゲート８−７は開き、すべて
のトーンクロツク信号のパルスが通過する。すな
わち、アンドゲート８−７の出力周波数は（７／
８）_Cか、あるいは_Cになる。微調パルスFIN
として、一定周波数で、デユーテイサイクルの変
更設定できるような信号を用いる。デユーテイサ
イクルをβ、すなわち、“１”の区間が周期に対
してβの割り合いであるとき、アンドゲート８−
７の出力の平均周波数α_Cはつぎのようにな
る。

α_C＝β_C＋（１−β）７／８_C ＝７＋β／８_C（０≦β≦１） (3) すなわち、βを０から１まで変化させると、α
は0.875〜1.0までの約12％変化する。たとえば、
中央値をβ＝0.5とすると、αは0.9375を中心に
0.875〜1.0まで変わる。すなわち、−6.67％〜＋
6.67％変化させることができる。微調パルスFIN
の周期が小さいと、上記±6.67％の微調の分解能
が小さくなつて荒い設定しかできなくなり、周期
が大きいと、より細かい単位で設定できることに
なる。これを具体例で説明する。_Cを8MHzと
し、微調パルスFINの周波数を10KHzとすると、
１周期中に800個のトーンクロツク信号のパルス
が存在し得る。そして、その周期中に最低700
個、最大800個の間で任意にパルス数を設定でき
ることになる。したがつて、701個と700個の場合
の調整が、もつとも分解能の悪い場合であり、そ
のときの周波数比は （701−700）÷700＝0.00143 になる。これは、0.143％にあたる。

上記説明では、１種類のトーンクロツク信号
TCKによつて微調するようにしたが、同一の基
本原理にもとづいて、他の方法も実施できる。た
とえば、２つのトーンクロツク信号を用意する。
これらのトーンクロツク信号の周波数をずらして
おく。そして、この２つの信号のうち１方を上記
微調パルスFINが“０”か“１”かにしたがつて
選択する。このようにすれば、２つの信号の周波
数の中間の周波数の信号が得られる。微調パルス
FINのデユーテイサイクルを変えると、出力周波
数が変化する。

これらの微調方法において、、微調パルスFIN
のデユーテイサイクルを電気的に可変すれば、ビ
ブラートやグライド効果をかけることが可能にな
るので、変調装置９と変調データMDTの演算を
省略することもできる。デユーテイサイクルを電
気的に可変にするには、三角波や鋸歯状波あるい
は正弦波をスライスしてパルス波をつくり、その
スライスレベルを電圧比較器などによつて可変決
定するようにすればよい。

〔プログラムデバイダ〕

プログラムデバイダ６は第６図に示すように、
D₀，D₁，D₂，…，D₉の10ビツトの分周数にした
がつて、分周数Ｎを変化することのできるデバイ
ダであつて、フリツプフロツプとゲートの組み合
わせによりつくることができる。また、市販の８
ビツトのプログラムデバイダ（たとえば、モトロ
ラ社MC14569BとMC14526B）を２個使えば簡単
に構成できる。10ビツトのプログラムデバイダ６
では、分周数Ｎとしては、一般に最大1024までの
整数をとることができる。

本発明での分周数Ｎの一例を第８図に示す。プ
ログラムデバイダ６は、１オクターブの範囲内の
所定の周波数を発生させなければならない。本発
明では、まず１オクターブを12半音階に分け、そ
れぞれの半音階の間をさらにＬの等比間隔に分割
する。以下、Ｌ＝16とする。すなわち半音階を
１／16半音階に分割することになる。したがつて
１オクターブは、192（＝16×12）個の16分の１
半音階によつて構成される。１オクターブは、
1200セントであり、半音は100セントであるか
ら、16分の１半音は6.25セントになる。以上のよ
うに、625セント間隔の192個の音の名称を、第８
図では、Ｃ（０），Ｃ(1)，Ｃ(2)，…Ｃ（15），Ｂ
（０），Ｂ(1)，Ｂ(2)，…Ｂ（15），…，Ｃ#（０），
Ｃ#(1)，…，Ｃ#（15）と記している。それぞれ
の音名に対する分周数は本来、非整数とくに無理
数により構成されるが、これを、できるだけ誤差
を小さくして整数におきかえると、第８図の分周
数Ｎのようになる。Ｃ（０）の分周数Ｎを512と
し、これを誤差０とすると、Ｃ(1)では分周数＝
514，セントエラー＝0.499となり、Ｃ#（15）で
は分周数1020、セントエラー＝−0.526となる。
本来の各音の間隔6.25セントに対して、最小間隔
は3.35セントになり、最大間隔は9.29セントにな
る。また、Ｃ（ｉ）、Ｂ（ｉ）、Ａ#（ｉ），…，
Ｃ#（ｉ）（ただしｉ＝０〜15）は、12平均律音
階の１オクターブを構成するが、その本来の半音
の間隔100セントに対する最大誤差は2.73セント
になる。以上のように、第８図の分周数Ｎの組を
使えば、12平均律音階として、音階間隔誤差2.73
セント以下であり、かつ、平均6.25セント、最悪
9.29セントのステツプで、擬似連続的にピツチ変
化を与えることのできる１オクターブの音源系を
つくることが可能になる。試聴実験によれば、
9.29セント以下の不連続な周波数変化は、クリツ
クなどの不連続感が殆どなく、実用上、連続に周
波数が変化したように聞える。

つぎに、周波数α_Cについて計算を試みる。
音各Ｃ（０）（Ｎ＝512）のとき、α_C／Ｎが、 C₉＝16.744KHz (4) になるような音階信号を出力するには、 α_C＝Ｎ・C₉＝8.5729（ＭHz） (5) であればよい。微調の範囲をα＝0.99を中心に α＝0.98〜1.00 (6) すなわち、約±１％とすると _C＝8.6595（ＭHz） (7) であればよい。

分周数Ｎは第８図に示した組以外のものが採用
できることはいうまでもない。それは、必要なピ
ツチの精度によつて決定される問題である。

プログラムデバイダ６の出力信号のデユーテイ
サイクルは、50％、30％などで、できるだけ一定
の方がよい。ほぼ50％に保つようにしたプログラ
ムデバイダは公知であるので、それらを使用すれ
ばよい。

〔ノートテーブル〕

ノートテーブル５は、第６図に示すように、
ROM５−１とアドレスラツチ５−２より構成さ
れる。ノートアドレスは後述するように、ノート
演算装置４の出力する８ビツトの２進コードであ
り、第８図の192個の各音名を指定する。したが
つて、ノートアドレスは、０〜191の大きさの２
進コードと考えてよい。ノートアドレスは、後述
するようにアンドゲート４−３０の出力が“１”
になると、アドレスラツチ５−２のD₀，D₁…，
D₇端子より書き込まれて記憶される。このノー
トアドレスは、ROM５−１が記憶している10ビ
ツト×192ワード構成の第８図の192通りの分周数
Ｎのうちの単一のワードを指定して、10ビツトの
データを、ROM５−１の出力端子D₀，D₁，D₂，
…，D₉より出力する。この出力データは、第８
図の分周数Ｎに対応する２進数であつてプログラ
ムデバイダ６に与えられる。

〔オクターブデバイダ〕

プログラムデバイダ６の出力の周波数は、 α_C／Ｎ である。この信号は、１オクターブの範囲で変
化する。これを、いわゆる、１／２ⁿ分周して、
可聴範囲に拡張するのがオクターブデバイダ７で
ある。オクターブデバイダ７は、第６図に示すよ
うにプログラムデバイダ６の出力（α_C／Ｎ）
を受けてこれを分周して各オクターブの音階信号
Q₁，Q₂，Q₃，…，Q₉をつくるデバイダチエーン
７−１と、各音階信号Q₁，Q₂，Q₃，…，Q₈とデ
バイダチエーン７−１への入力Q₀の合計９個の
音階信号のうちから１個選択するデータセレクタ
７−２およびアドレスラツチ７−３により構成さ
れる。アドレスラツチ７−３の入力端子D₀，
D₁，D₂，D₃には、後述するノート演算装置４の
出力するオクターブアドレスが印加されている。
アンドゲート４−３０の出力が“１”になるとア
ドレスラツチ７−３にオクターブアドレスが入力
され記憶される。アドレスラツチ７−３の出力は
データセレクタ７−２の入力端子A₀，A₁，A₂，
A₄に印加される。データセレクタ７−２は、オ
クターブアドレスA₀，A₁，A₂，A₃の４ビツトの
コードにしたがつて、上記Q₀，Q₁，…，Q₈の９
個の音階信号のうちの１つを選択するものであつ
て、市販の集積回路素子の組み合わせ（たとえ
ば、モトロラ社MC14512や、同社MC14514Bと若
干のアンドゲートの組み合わせ）によつて実現で
きる。

つぎに、出力端子１５に得られる音階信号の周
波数outについて述べる。オクターブデバイダ
７−１の入力信号Q₀は、前述のトーンクロツク
信号TCKの周波数を8.6595MHz、α＝0.99とする
と、分周数Ｎ＝512のとき out＝16.744KHz であり、これは音楽でいう音名C₉に相当す
る。また、オクターブデバイダ７−１の出力Q₈
は、１／２分周を８回繰り返すので、全体で１／
256になり out＝16.744KHz／256＝65.406Hz になる。つぎに分周数をＮ＝1020にすると、 out＝8.8698KHz／256＝34.647Hz になる。したがつて、可聴周波数領域のほぼ全
領域の周波数を発生することができる。

〔ノート演算装置〕

ノート演算装置４は、先に説明したように、キ
ーデータKDTと変調データMDTと粗調データ
CDTの３つのデータを加算し、かつ、modulo演
算を行なつて、ノートアドレスとオクターブアド
レスとを出力する。

前述したように、１オクターブは、Ｌ＝16のと
きには、192の量子化された分周数の組により成
り立つている。キーデータKDTは、12平均律で
演奏することを前提とする鍵盤と鍵スイツチ１に
よつて得られたものであるから、上記192個の分
周数のすべてに対応するのでなく、16個おき、す
なわち、Ｃ（ｉ），Ｂ（ｉ），Ａ#（ｉ），…，Ｄ
（ｉ），Ｃ#（ｉ）（ｉ＝０，１，２，…，15）の
12個に対応する。したがつて、キーデータKDT
の表わす数値をＤ_Kとすると、その16倍の16D_Kが
ノートアドレスに対応する。

変調データMDTは、たとえば、ビブラートの
場合、あるノートアドレスを中心に、時間的にノ
ートアドレスを増減することにより、平均6.25セ
ントステツプを最小ステツプとする周波数変化を
与えるものである。変調データMDTは、先に説
明したように、符号ビツトと８ビツトの振幅ビツ
トより成立つているので、０〜±255のノートア
ドレスの増減ができる。これは±1594セント（〓
±255×6.25セント）に対応し、約±1.5オクター
ブということになる。

粗調データCDTは、先に説明したように、11
ビツトの２進数である。したがつて、その大きさ
は、10進表現では、０〜2047になる。すなわち、
平均6.25セントステツプの2048個の粗調設定がで
きることになる。別の表現をすると 2048×6.25＝12800セント であるから、約10オクターブ余りの粗調ができ
ることになる。

変調データMDTの表わす数値をＤ_M、粗調デー
タCDTの表わす数値をＤ_Cとする。これらＤ_M，
Ｄ_Cとさらに先に述べたキーデータKDTのノート
アドレスに対応する数値16D_Kとの和Ｄ_Sが、平均
6.25セントステツプで構成される音階のうちの所
定の音名を指示できる。すなわち、和Ｄ_Sは次式
のようになる。

Ｄ_S＝16D_K＋Ｄ_M＋Ｄ_C 和Ｄ_Sは、ノートアドレスの最大値191を越える
ことがある。これは、１オクターブの範囲を越え
たことを意味する。たとえば和Ｄ_Sが、数０，
192，384，…のように、192ずつ増加する数に対
応する音は、それぞれ同音名で互いにオクターブ
の関係になる。和Ｄ_Sを192で割り、その商をＡ_OC
Ｔ、余りをＡ_NOTEとすると次式のようになる。

Ｄ_S＝192×Ａ_OCT＋Ａ_NOTE (8) Ａ_NOTEは、第８図の分周数に対応するノートア
ドレスになり、Ａ_OCTはオクターブアドレスにな
る。たとえば、Ａ_OCT＝０のとき、Ａ_NOTEは０〜
191の値をとり、これは、第８図の192個の分周数
の何番目にあたるかに対応する。Ａ_OCT＝０のと
きには、第６図のオクターブデバイダ７のデータ
セレクタ７−２は、信号Q₀を選択する。Ａ_OCT＝
１のときには、信号Ｑを選択する。以上の説明に
より、和Ｄから、ノートアドレスとオクターブア
ドレスを求めるにはmodulo192を求めるか、192
の割り算を行なえばよいことがわかる。

192の割り算は、公知のデイジタルの演算装置
を用いてもよいが、本実施例では、カウンタを用
いて、和Ｄ_Sを求め、かつ、同時に、割り算の答
を求めるようにしている。

第５図にノート演算装置４の主要部分を示し、
第２図の下端に残りの部分を示している。以下、
その動作を、第７回のタイミングチヤートと共に
説明する。

４−５は192進のアツプダウンカウンタであ
る。４−６は４ビツトのバイナリのアツプダウン
カウンタである。まず、和クリア信号ACLが、
アツプダウンカウンタ４−５と４−６の各CL端
子に加わり、アツプダウンカウンタ４−５と４−
６の内容は、０になる。アツプダウンカウンタ４
−５，４−６の各Ｕ／Ｄ端子は、アツプカウント
とダウンカウントとを切り換えるもので、アツプ
カウントのときには加算が、ダウンカウントのと
きには減算が行なわれる。和クリア信号ACLの
つぎに、変調タイムスロツト信号MTSがアンド
ゲート４−９と４−１２に加わる。アンドゲート
４−９の他の入力端子には符号信号SGNが加わ
つている。符号信号SGNはアンドゲート４−９
オアゲート４−１０を介して、アツプダウンカウ
ンタ４−５，４−６のＵ／Ｄ端子に加わる。した
がつて、符号SGNが“１”のときには、アツプ
カウントになり、“０”のときには、ダウンカウ
ントになる。なおオアゲート４−１０の残りの２
つの端子には、このとき“０”が加わつている。
アンドゲート４−１２には、和クロツク信号
ACKと、オアゲート４−１４の出力も印加され
ており、アンドゲート４−１２の出力は、ダウン
カウンタ４−１３のCK端子とアンドゲート４−
１１の１入力端子にMDT^*として加わつてい
る。先に述べたように、ダウンカウンタ４−１３
には、すでに変調データMDTがプリセツトされ
ている。この変調データMDTが０でなければ、
オアゲート４−１４の出力は“１”であるから、
アンドゲート４−１２は、和クロツク信号ACK
をダウンカウンタ４−１３に供給し、ダウンカウ
ントを行なう。また同時に、その和クロツク信号
ACK（MDT^*）はオアゲート４−１１を介し
て、アツプダウンカウンタ４−５のCK端子にも
印加され、符号信号SGNが“１”か“０”かに
応じて、アツプカウントもしくはダウンカウント
させる。なお、このとき、すなわち、変調タイム
スロツト信号MTSが“１”のときには、オアゲ
ート４−１１の他の入力端子は“０”である。ダ
ウンカウンタ４−１３がダウンカウントしてゆ
き、その内容が０になると、オアゲート４−１４
の出力が“０”になりアンドゲート４−１２の出
力していたMDT^*はなくなり、アツプダウンカ
ウンタ４−５，４−６は計数を終了する。ダウン
カウンタ４−１３とアツプダウンカウンタ４−
５，４−６とでは、この間に数えられた双方のク
ロツク信号（CL端子の信号）の数が等しい。数
はプリセツトされた変調データMDTに一致す
る。したがつて、アツプダウンカウンタ４−５，
４−６の初期値が０であると、符号信号SGNが
“１”のときは、初期値の０からこの数すなわち
変調データMDT分だけカウントアツプされるこ
とになる。すなわち、初期値に変調データMDT
が加えられたことになる。他方、符号信号SGN
が“０”のときには、アツプダウンカウンタ４−
５，４−６は初期値から上記数すなわち変調デー
タMDT分だけカウントダウンされるので、初期
値から変調データMDTを引算したことになる。
以上で、変調データMDTの加減算が終了した。

つぎに、キーデータKDTの加減算演算が行な
われる。先に説明したキーアサイナ２では、低音
優先方式であつた。すなわち、キーデータKDT
が小さいほど、低音の鍵を指示していることにな
る。一方、ノートアドレスは、和Ｄ_Sが大きいほ
ど低音になるようにした。したがつて、キーデー
タKDT（16D_K）は加算されるのでなく、減算さ
れなければならない。このために、優先端子
PRYを“０”にする。

第２図において、ラツチ２−９はキーデータ
KDTを出力している。先に述べたキーエネーブ
ル信号KENが“０”になつた後、キーロード信
号KLDが発生して、第２図のプリセツタブルの
ダウンカウンタ４−１のLD端子に加わり、キー
データKDTをプリセツトする。その後、キータ
イムスロツト信号KTSが発生して、アンドゲー
ト４−３と４−４に加わる。アンドゲート４−３
には、Ｌクロツク信号LCKとオアゲート４−２
の出力とが加わつている。アンドゲート４−４に
は、和クロツク信号ACKとアンドゲート４−２
の出力とが加わつている。第２図に示したＬクロ
ツク信号LCKは、和クロツク信号ACKを１／16
に分周した信号である。キータイムスロツト信号
KTSが“１”の間に、Ｌクロツク信号LCKはア
ンドゲート４−３を介してダウンカウンタ４−１
のCK端子に加わり、ダウンカウントさせ、ダウ
ンカウンタ４−１の内容が０になるとオアゲート
４−２の出力が“０”になつて、計数を終了す
る。一方この間に、和クロツク信号ACKはアン
ドゲート４−４、第６図のオアゲート４−１１を
介してアツプダウンカウンタ４−５，４−６に加
わり、計数する。ダウンカウンタ４−１が１回計
数する間に、アツプダウンカウンタ４−５，４−
６は16回計数する。したがつて、ダウンカウンタ
４−１の初期値の16倍だけ、アツプダウンカウン
タ４−５，４−６が計数することになる。この計
数の間は、アンドゲート４−８、オアゲート４−
１０を介して、“０”が、アツプダウンカウンタ
４−５と４−６のＵ／Ｄ端子に印加されているの
で、アツプダウンカウンタ４−５と４−６は、変
調データMDT（Ｄ_M）から、キーデータKDT
（16D_K）を減算することになる。すなわち、アツ
プダウンカウンタ４−５，４−６の和データＤ_S
はＤ_S＝Ｄ_M−16D_Kとなる。

つぎに、粗調データCDT（Ｄ_C）の加算演算に
ついて説明する。先に述べたように、アツプダウ
ンカウンタ４−１５には、粗調ゲート信号CGT
の立下りと共に、粗調データCDTが得られた。
このあとで、粗調タイムスロツト信号CTSが現
われ、オアゲート４−１０、インバータ１０−
３、およびアンドゲート４−１７に加わる。オア
ゲート４−１０の出力が“１”になるから、アツ
プダウンカウンタ４−５，４−６はアツプカウン
トすなわち加算状態になる。インバータ１０−３
の出力は“０”になり、アツプダウンカウンタ４
−１５はダウンカウントに切り換わる。アンドゲ
ート１０−４の出力は“０”になる。アツプダウ
ンカウンタ４−１５の内容が０でないときオアゲ
ート４−１６の出力は“１”であるのでアンドゲ
ート４−１７が開いて、和クロツク信号ACKが
通過し、オアゲート４−１８を介してアツプダウ
ンカウンタ４−１５のCK端子に加わり、ダウン
カウントの計数を実行する。粗調タイムスロツト
信号CTSが“１”の間にアツプダウンカウンタ
４−１５の出力が０になるとオアゲート４−１６
の出力が“０”になりアンドゲート４−１７は閉
じる。したがつて、アツプダウンカウンタ４−１
６のカウントダウン数は、その初期値である粗調
データCDTに等しい。またこのカウンタ数に等
しい数の和クロツク信号ACK（CDT^*）はアン
ドゲート４−１７からオアゲート４−１１を介し
てアツプダウンカウンタ４−５，４−６に加わ
る。アツプダウンカウンタ４−５，４−６はアツ
プカウントするから、粗調データCDT（Ｄ_C）
が、さらに加算される。

したがつて、結局、粗調タイムスロツト信号の
立下り時には、和データ Ｄ_S＝Ｄ_M−16×Ｄ_K＋Ｄ_C (9) がアツプダウンカウンタ４−５と４−６に記憶
されることになる。

アツプダウンカウンタ４−５は192進構成であ
る。したがつて、アツプダウンカウンタ４−５の
計数値は、和データＤ_Sを192で割つた余りＡ_NOTE
になり、アツプダウンカウンタ４−６の計数値は
商Ａ_OCTになる。粗調タイムスロツトCTSの終了
後に和ロード信号SLDが、第６図のアンドゲート
４−３０を介してアドレスラツチ５−２と７−３
のLD端子に加わり、ノートアドレスとオクター
ブアドレスとをそれぞれラツチし記憶する。４−
７（第５図）はオーバフロー検出ゲートであつ
て、和データＤ_Sが負または所定値Ｄ_SMAXを越え
たときに、“０”を出力し、その他の場合に、
“１”を出力するものである。オーバフロー検出
ゲート４−７が“０”になると、第６図のアンド
ゲート４−３０が禁止され、和ロード信号SLDが
阻止され、和データＤ_Sはアドレスラツチ５−
２，７−３に記憶されない。したがつて前回のノ
ートアドレスとオクターブアドレスがそのまゝ代
りに用いられる。

以上の説明よりわかるように、キーデータ
KDT、変調データMDT、粗調データCDTの３種
のデータは、それぞれのタイムスロツトにおい
て、３つのカウンタ４−１，４−１３，４−１５
とアツプダウンカウンタ４−５，４−６とが協同
で動作することにより、順次、加減算処理され
る。また、アツプダウンカウンタ４−５を192進
構成にしておくことにより、192の割り算処理が
自動的に実施されてしまう。

上記説明においては、Ｌ＝16とした。このよう
にすれば、16は２進数で10000であり、扱いやす
い。しかし、分周数Ｎの組として、第８図以外の
ものを使う場合、Ｌとして他の値を用いる方がよ
い場合もある。

上記説明の加減算は、カウンタを用いて行なつ
たが、周知の直列演算式の加減算器や、並列演算
式の加減算器を用いてもよいことはもちろんであ
る。これらの加減算器を用いる際、キーデータ
KDT、変調データMDT、粗調データCDTを加減
算器に供給するためのデータレジスタの形式は上
記カウンタの場合と異なる場合があるのはもちろ
んであるが、これらの変更は、デイジタル技術分
野では設計的な事項にすぎないので説明を省略す
る。

つぎに、これらの直列演算や並列演算を行なう
場合に、その後必要になる192の割り算は、非常
に複雑な構成になるのが普通一般の状況である。
この割り算を、ほぼ省略する方法について、以下
第９図の図面と共に説明する。

第９図は、並列演算器を用いた場合に、上記割
り算を不要にする構成である。４−４０は第１の
データレジスタであつて下位の桁より、４ビツト
のレジスタ４−４１、２ビツトのレジスタ４−４
２、２ビツトのレジスタ４−４３、４ビツトのレ
ジスタ４−４４に分けられる。４−５０は第２の
データレジスタであつて同じく、４ビツト、２ビ
ツト、２ビツト、４ビツトの各レジスタ４−５
１，４−５２，４−５３，４−５４に分けられ
る。４−６０はフルアダーであつて、やはり、下
位の桁から４−６１，４−６２，４−６３，４−
６４の４つの部分に分けられる。４−６１は４ビ
ツト２進、４−６２は２ビツト１桁に２進化３
進、４−６３は２ビツト２進、４−６４は４ビツ
ト２進の加算器である。ここで、４−６２は２進
化３進演算を行なうもので、２つの数Ａ，Ｂと下
位の４−６１の加算器からのキヤリーＣの和を演
算すると２ビツトの出力と１ビツトのキヤリー出
力を出す。その演算の真理値表は、当然のことな
がら、第１０図のようになる。４−７０は演算結
果をたくわえる第３のレジスタで、上記データの
ビツト構成にしたがつて、各レジスタ４−７１，
４−７２，４−７３，４−７４に分けることがで
きる。

第１のレジスタ４−４０にキーデータKDTを
入れ、第２のレジスタ４−５０に変調データ
MDTを入れ、和を求める場合を考える。キーデ
ータKDTは、上記のように、下位より４ビツト
２進、２ビツト３進、２ビツト２進、４ビツト２
進で表現されていなければならない。このために
は、キーアサイナ２のカウンタ２−８を下位３進
カウンタと上位２進４ビツト以上のカウンタによ
り構成し、下位３進カウンタのキヤリーで上位２
進４ビツトカウンタを計数するようにすれば、自
動的に、２ビツト３進とそれより上位２進のデー
タが得られる。このデータをレジスタ４−４０の
４−４２〜４−４４に格納し、レジスタ４−４１
には０を格納すればよい。

第２のレジスタ４−５０には変調データMDT
を入れるが、これも、ビツト構成を加算器に合わ
せる必要がある。このためには、第５図のカウン
タ類９−１と４−１３の両方を、下位４ビツトを
２進カウンタで、中間２ビツトを３進カウンタ
で、それより上位を２進カウンタで構成すること
により、そのデータをそのまま、第２のレジスタ
４−５０に格納することが可能になる。このよう
にすれば、第３のレジスタ４−７０にはキーデー
タKDTと変調データMDTの和が得られるが、こ
の和データのうち、レジスタ４−７１，４−７
２，４−７３の部分は、16×３×４＝192とな
り、192進であり、192進の上位桁がレジスタ４−
７４の４ビツトに表現される。これらのデータを
再び、第１または第２のレジスタ入れ、第２また
は第１のレジスタに粗調データを入れて加算すれ
ば、最終的に必要なデータが得られる。レジスタ
４−７１，４−７２，４−７３のデータは192進
であるのでノートアドレスに使え、レジスタ４−
７４の出力はオクターブアドレスに使える。した
がつて、とくに192の割り算を行なう必要はな
い。

３進演算は加算器４−６２と４−６３とを入れ
かえて構成し、対応するレジスタやカウンタも同
様に入れかえてもよい。また、Ｌ＝16以外の値の
ときは、加算器４−６１と対応するレジスタやカ
ウンタ類をＬに対応するようにすればよい。たと
えば、12平均律のみでＬ＝１の場合は、加算器４
−６１と対応するレジスタやカウンタ類は不要に
なる。３進演算以外に３の偶数倍演算でもよいこ
とはいうまでもない。

第１１図は３進加算器の実施例である。第１１
図において４−８０は２ビツトのフルアダーで （ｘ，ｙ，ｚ） ＝（A₁，A₀）＋（B₁，B₀）＋Ｃ_o-1 を実行する。ｚはキヤリーである。ｘ，ｙ，ｚ
は論理回路４−８１に加えられ、S₀，S₁，Ｃ_oに
変換される。（S₁，S₀）は２進化３進数、Ｃ_oはキ
ヤリーである。論理回路４−８１の論理式は、真
理値表より、求まる。この論理式は、通常の技術
で構成できるものであることはいうまでもない。

先に説明したノートテーブルの内容やノートア
ドレス、オクターブアドレス、キーデータ
KDT、変調データMDT、粗調データCDTなどの
形式は、上記実施例に限られず種々のものがとり
得ることは云うまでもない。たとえば、ノートア
ドレスが大きいほど分周数を大きくする代りに、
逆に小さくすることもできる。また、各データは
負数を考えず、適切なオフセツトを与えて、オフ
セツトバイナリ形式のようにすることもできる。
また、加算のみの処理で和データを得るようにす
ることも各データの形式に注意することによつて
可能である。また、上記加減算の切り換えの代り
に、キーデータKDTのコンプリメントをとる
か、そのままのデータとするかを切り換えても、
大略、加減算の切り換えができる。

先の説明ではPRYを“０”にして低音優先と
した。PRYを“１”とすれば、キーデータKDT
は加算されるので、高音優先になる。なおこの際
キーアサイナの項で説明したように、マトリツク
スの鍵スイツチの配列を高低逆にする必要があ
る。

これらのノート演算処理は、上記データのフオ
ーマツト（形式）の特徴を利用するようにして、
いわゆるマイクロプロセツサやマイクロコンピユ
ータのようにプログラムによつて制御される演算
方式によつて実現してもよい。この場合にも、上
記の割り算をできるだけさける方法が処理時間を
速くするのに有効である。

〔タイミングパルス発生器〕

以上の説明において、種々のタイミングパルス
を使用した。これらのタイミングパルスは、和ク
ロツク信号ACKの最高の周波数として、フリツ
プフロツプを用いたカウンタとゲート群により、
つくることができる。たとえば、Ｌクロツク信号
LCKは和クロツク信号ACKを１／16に分周した
ものでよい。キーエネーブル信号KENは、和ク
ロツク信号ACKの48×Ｌ×２個のパルス分の幅
になる。キータイムスロツト信号KTSは48×Ｌ
個のパルス分の幅をもち、粗調ゲート信号CGT
と粗調タイムスロツト信号CTSは、それぞれ12
×Ｌ×７個のパレス分の幅をもち、変調ゲート信
号MGTは12×Ｌ×12個のパルス分の幅をもち、
変調タイムスロツト信号MTSは12×Ｌ個または
256個のパルス分の幅をもつようにするとよい。
なお、粗調ゲート信号CGTのパルス幅に合わせ
て、粗調クロツク信号CCKは約1MHz以下にする
必要がある。また、変調クロツク信号MCKは、
変調ゲート信号MGTのパルス幅間に、最大255カ
ウンタまで許されるから、それに見あつた周波数
範囲にすればよい。たとえば、和クロツク信号
ACKを1KHzとすると、Ｌクロツク信号LCKは
6.25KHzになり、変調ゲート時間は 12×16×12μsec＝2304μsec になる。この間に、255カウントするときは、
１カウント約9.04μsecになるので、変調クロツ
ク信号MCKは、最大111KHzになる。

また、粗調データについては、粗調クロツク信
号CCKを最大1MHzとすると、粗調ゲート時間12
×Ｌ×７の間に、1344カウントできるから、７オ
クターブの間の粗調ができることになる。この場
合、第５回のアツプダウンカウンタ４−１５はオ
ーバフローしないから、オーバフロー防止用のオ
アゲート４−１６はなくてもよいことになる。他
のカウンタに設けているオーバフロー防止用のゲ
ート類も、タイミングパルスの設計のし方によつ
ては省略することもできる。

第７図のタイミングチヤートにおいて、和クリ
ア信号ACLが発生してから、和ロード信号SLD
が発生するまでが、全一周期になる。この時間
を、12×Ｌ×16個のACKパルスによつてつくる
場合、3.072msecになり、通常の鍵盤演奏に対し
ては十分に速い動作になる。

以上説明したように本発明はクロツク信号をデ
イジタル的に分周するようにしたものであり、そ
の分周数を鍵に対応するキーデータや粗調デー
タ、変調データにもとづいて決めるようにしたも
のである。したがつて、デイジタル方式特有の安
定で、正確な音階周波数が得られることはもちろ
ん、ミユージツクシンセサイザなどで要求される
音階周波数の微妙な制御を、デイジタル方式であ
るにもかゝわらず、可能としている。このため従
来のアナログ方式のミユージツクシンセサイザの
ような自由な制御機能を保存したまゝ、その欠点
である周波数安定性を大幅に改善することができ
る。

【図面の簡単な説明】

第１図は本発明を用いた電子楽器の実施例のブ
ロツク図、第２図はキーアサイナを中心にした詳
細なブロツク図、第２−ａ図は第２図のキーアサ
イナにおいて鍵数を増大させたときの実施例を示
すブロツク図、第３図はキーオンパルス発生器の
実施例のブロツク図、第４図は変調装置のアナロ
グ部の実施例を示すブロツク図、第５図はノート
演算装置および粗調装置を中心とする部分の詳細
なブロツク図、第５−ａ図は粗調装置の別の実施
例のブロツク図、第６図は音階信号をつくりだす
プログラムデバイダおよびクロツク処理装置を中
心とする部分のブロツク図、第６−ａ図、第６−
ｂ図はクロツク処理装置の別の実施例のブロツク
図およびそのタイミングパルスの図、第７図は本
発明を用いた電子楽器のタイミングパルスの図、
第８図は第６図に示したノートテーブルの記憶す
る分周数Ｎの一例を示す図、第９図はノート演算
装置の別の実施例を示すブロツク図、第１０図は
第９図の動作を設明するための図、第１１図は３
進加算器の実施例のブロツク図、第１１−ａ図は
第１１図の動作を設明するための図である。 １……鍵スイツチ、２……キーアサイナ、３…
…キーオンパルス発生器、４……ノート演算装
置、５……ノートテーブル、６……プログラムデ
バイダ、７……オクターブデバイダ、８……クロ
ツク処理装置、９……変調装置、１０……粗調装
置、１１……DA変換器、１２……クロツク発振
器、１３……微調装置、１４……移調装置、１５
……出力端子、１６……タイミングパルス発生
器。

Claims (1)

【特許請求の範囲】
1. １ 鍵スイツチに対応するキーデータを出力する
   キーアサイナと、楽音信号の音の高さに対応する
   粗調データを出力する粗調装置と、ビブラートな
   どの変調データを出力する変調装置と、上記キー
   データ、粗調データおよび変調データのうち少な
   くとも２つを加減算し、ノートアドレスとオクタ
   ーブアドレスを出力するノート演算装置と、上記
   ノートアドレスを受けて分周数に対応するコード
   を出力するノートテーブルと、クロツク発振器
   と、プログラムデバイダと、オクターブデバイダ
   とを備え、上記プログラムデバイダとオクターブ
   デバイダとを縦続接続して上記クロツク発振器の
   出力信号を印加し、上記ノートテーブルの出力す
   る分周数に対応するコードを上記プログラムデバ
   イダに加えると共に上記オクターブアドレスを上
   記オクターブデバイダに加えるようにして、上記
   鍵スイツチの操作、粗調データ、および変調デー
   タにもとづく周波数をもつた音階信号を得るよう
   にした電子楽器。