JPS604477B2 - 電子楽器の音階データ処理装置 - Google Patents

Description

【発明の詳細な説明】 本発明はミュージックシンセサィザの音源部に関し、と
くに、ディジタル化したミュージックシンセサイザに関
するものである。

従釆、ミュージックシンセサィザはアナログ方式でつく
られている。

これは、鍵盤の各鍵に対応した鍵電圧を発生させ、鍵電
圧にビブラート信号などの変調信号電圧を加算し、この
信号を逆対数変換器によって等比間隔の尺度にもとづく
電圧に変換し、この電圧によって電圧制御発振器を制御
して音階信号を発生させるものである。そしてこの音源
信号を電圧制御炉波器に加えて所望の音色づけを行ない
楽音信号をつくり出す。電圧制御炉波器の周波数特性を
制御するためには上記鍵電圧や別に設けたェンベロ−プ
信号（一般にＡＤＳＲ信号という）を使う。電圧制御炉
波器の出力は電圧制御増幅器に印加される。電圧制御増
幅器には別のェンベロープ信号が増韓度制御用に印加さ
れて、楽音信号の音量変化が付与される。このようなア
ナログ電圧制御技術による従釆のミュージックシンセサ
ィザは、動作が不安定で長時間の連続使用に耐えないも
のである。とくに楽器の生命であるピッチの安定度や音
階の正確さの点に、改良が望まれていた。本発明は、こ
のような従来の欠点を改良することを目的としている。
本発明は従来のアナログ方式によるミュージックシンセ
サィザに代え、安定度に優れ、構成も簡単なディジタル
方式のミュージックシンセサィザを提供するものであり
、特にミュージックシンセサィザの中枢部ともいうべき
音階データ処理装置を提供するものである。すなわち、
本発明はキーアサィナより得られる鍵に対応したキーデ
ータと、短調装置より得られる所望の音域を指定する粗
調データと、変調装置より得られる変調用の変調データ
とをディジタル的に処理し、所望のデータを得るように
したものである。

本来これらのデータは音階上の各位層を示すデータであ
り、これら３つ（または２つ）のデータの和や差が最終
的なデータになる。したがって、これらのデータから、
１オクターブ内の音のどれであるかを表わすノート情報
と、何オクターブ目であるかを表わすオクターブ情報と
をつくり出さなければならない。そこで、本発明では、
これらの必要な情報を得るために、上記３つ（または２
つ）のデータの加減算を行ない、その結果を１オクター
ブを構成する数で割り、その商をオクターブ情報とし、
余りをノート情報とするようにしている。なお、これら
の情報とその演算は、正数でも負数でもよく、それらは
、データの表現方法に依存するにすぎないことはいうま
でもない。とくに割り算については、加減算の演算装置
を３進またはその倍数進の演算装置とすることにより、
自動的に割り算を実行できるようにでき、しかもその際
、上記各データも、その一部を３進表示とすることによ
って演算処理（とりわけ割り算）を簡単化している。以
下図面と共に説明する。

以下の説明、及び、図面において、ＬＤはロードを意味
し、カウンタやラツチに外からのデータを入力するもの
である。ＣＫはカウンタのクロツク端子である。ＣＬは
カウンタやレジスタの内容を０にするクリア端子である
。Ｄは遅延器で一般にはＤフリップフロップを用い、適
当なクロックもこよって、約１クロック分入力を遅らせ
る。各カウンタやレジスタ、ラッチなどは、現在、ＴＴ
ＬやＣＭＯＳなどの集積回路として入手できるものであ
るから、いたずらに詳しい説明はしていない。また、説
明および理解のしやすいように、すべて正論理によって
説明している。第１図は本発明のブロック図である。

１は鍵盤の各鍵によって開閉操作される鍵スイッチであ
る。

２はキーアサイナであって、鍵スイッチ１のうちどの鍵
スイッチが選択されているかを調べ、選択された鍵スイ
ッチに対応したキーデータ（一般に２進コード形式）を
出力する。

１４は移調装置であって、１２半音階のハ調、ニ調など
の１２種類の調に対応した移調データＴＰＳをキーアサ
ィナ２に供給する。

上記キーデータＫＤＴには移調データＫ凶が加算されて
含まれている。１１はディジタル表現されたキーデータ
ＫＤＴをアナログのキー電圧に変換するためのＤＡ変換
器である。

９は変調装置であって、ビブラート効果のような周波数
変調のための変調データＭＤＴを出力する。

ビブラート効果を三角波状にかける場合、変調データＭ
町Ｔは、２進コード形式でその値がほぼ一定量ずつ増減
するようなコードにする。１０は粗調装置であって、最
終的に音階信号の周波数を可聴周波数範囲の任意の領域
に設定するために、相調データＣＤＴを出力する。

粗調データＣＤＴは、後述する音階信号の構成方法によ
って異なるが、本実施例では１１ビットの２進コードを
用いる。４はノート演算装置であって、キーデータＫＤ
Ｔと粗調データＣＤＴと変調データＭＤＴとを加算（ま
たは一部減算）し、後述するｍｏｄ山ｏ演算を行なって
、ノートアドレスとオクターブアドレスの２つのコード
を出力する。

ノートアドレスは１オクターブ内のどのような音高であ
るかを指定するコードであり、オクターブアドレスは、
上記１オクターブ内の音高を１オクターブ間隔で分周す
る際のオクターブ数を指定するコードである。音階信号
は、クロック発振器１２、クロック処理装置８、徴調装
置１３、プログラムデバィタ６、オクターブデバイダ７
によってつくり出される。

クロック発振器１２は周波数ｆｃ（ｆｃ＝約ａＭＨｚ）
のトーンクロック信号ＴＣＫを発生するもので、発振周
波数が安定なもの、たとえば、水晶発振器のようなもの
で構成されている。徴調装置１３は徴調パルスＦ瓜を出
力する発振器で、その周波数はトーンクロック信号ＴＣ
Ｋの周波数より低く、一般に８００ＫＨｚ以下であり、
かつ、その周波数が可変抵抗器やスイッチなどによって
変化できるようなものである。クロック処理装置８は、
上記トーンクロツク信号ＴＣＫのパルス列から、上記徴
調パルスＦｍにしたがって、パルスを抜取ることによっ
て、上記トーンクロック信号ＴＣＫのパルス列の密度を
下げ、その結果、周波数を下げるものである。この周波
数をＱにとする。クロック処理装置８の出力パルスはプ
ログラムデバイダ６に加えられ、第８図に示すような所
定の分周数Ｎにしたがって分周される。プログラムデバ
ィダ６の出力の周波数は、Ｑｆｃ／Ｎになる。この出力
信号はオクターブデバイダ７に加えられて、２のべき乗
の分周が行なわれる。したがって、音階信号の周波数は
、Ｑｆｃ／Ｎ・２ｎ（ｎ＝０、１、２、……）になる。
プログラムデバィダ６の分周数Ｎは／一トテーブル５に
より与えられる。

ノートテーブル５はノートアドレスにしたがって、所定
の分周数Ｎに対応するコードを出力するＲＯＭ（リード
オンリーメモリ）で構成されている。オクターブデバイ
ダ７の分周数２ｎのｎはオクターブアドレスにしたがっ
て決められる。キーオンパルス発生器３は、鍵スイッチ
１のうち１つでも押さえられていると″１″になり、鍵
スイッチが押されていないと″０″になるようなキーオ
ンパルスを出力する。

これらの各部分は、タイミングパルス発生器１６が出力
するさまギまなタイミングパルスによって動作する。

以下、第１図の各部分のさらに詳細な構成とその動作に
ついて、第７図のタイミングチャートと共に説明する。

〔鍵スイッチ、キーアサィナ〕第２図は鍵スイッチ１、
キーアサィナ２の一実施例の図である。

第２図の下部にはノート演算装置４の一部も示されてい
る。キーアサィナ２やその他の本実施例における各部分
は、すべて、第７図に示すように、１周期を単位とする
繰返し動作を行なうが、説明の都合上、キースタート信
号ＫＳＴから説明する。キースタート信号ＫＳＴは６進
カウンタ２一３と８進カウンタ２一４とのＣＬ端子に加
わり、両カウンタ２−３と２一４をクリアすると共に遅
延器２一５を介してＲＳフリツプフロツプ２一６をセッ
トする。

キークロツク信号ＫＣＫは、主クロック信号ＡＣＫを１
／１６に分周した信号であって、アンドゲート２一７に
印加されている。ＲＳフリツプフロップ２−６がセット
された後、キーェネーブル信号ＫＥＮがアンドゲート２
一７に入ると、キークロツク信号ＫＣＫはアンドゲート
２−７を通過して６進カゥンタ２−３のＣＫ端子に入り
、カウントを開始する。６進カウンタ２一３の桁上げ出
力は８進カウンタ２−４のＣＫ端子に入り、８進カゥン
タ２−４を駆動する。

６進カゥンタ２一３の３ビットの出力はデータセレクタ
２一２のアドレス入力端子Ａｏ，Ａ，，Ａ２に加えられ
、データ入力端子Ｄｏ〜Ｄ５に加えられるデータのうち
の１つだけを選択して出力端子に出力する。

この出力信号をキー出力信号ＫＯＴと呼ぶ。８進カウン
タ２−４の３ビットの出力はデコーダ２一１の入力端子
Ａｏ，Ａ，，Ａ２に加えられ、Ａ２，Ａ，，Ａｏの３ビ
ットのコードにしたがって、出力端子Ｑｏ〜Ｑ７のうち
の１つを選択し、そこに出力を出す。

鍵スイッチ１は、データセレク夕２一２の入力Ｄｏ〜Ｄ
５を各行とし、デコーダ２−１の出力Ｑ〜Ｑ７を各列と
するマトリックスの交点に、ダイオードと直列に配置さ
れたスイッチ１一１により構成されている。

マトリックスの交点Ｑｏ，ｏｏに最低音の鍵スイッチを
配し、Ｑｏ，Ｄ．、臥，Ｄ２、・・・・・・、Ｑｏ，Ｄ
５、Ｑ，，Ｄｏ、・・・・・・の順に、より高音の鍵ス
イッチを配するようにする。また、６進カウンタ２一３
の計数によって、Ｄｏ，Ｄ，，Ｄ２，……，Ｄ５の順に
データが選択され、かつ、８進カウンタ２−４の計数に
よって、Ｑｏ，Ｑ，，Ｑ２，…・・・，Ｑ７の順に出力
が走査信号として出るものとすれば、上記マトリックス
の交点が低音の鍵スイッチから高音の鍵スイッチへ順に
スキャンされる。鍵スイッチが押されているときには、
その鍵スイッチに対応するスキャン時点において、キー
出力信号ＫＯＴが″ １″ になり、その鍵スイッチが
押されていなければ、キー出力信号ＫＯＴは″０″にな
る。６進カウンタ２一３と８進カウンタ２−４とが計数
開始し、上記マトリックスをスキャンしてゆき、鍵スイ
ッチがＯＮの交点にくるとキー出力信号ＫＯＴが現われ
る。

最初に現われたキー出力信号ＫＯＴが、押鍵されている
鍵のうちの最低音の鍵に対応することになる。先に説明
したキースタート信号ＫＳＴは、プリセツタブルカウン
タ２−８のＬＤ端子にも印加されており、キースタート
信号ＫＳＴ‘こよって、ブリセツタブルカウンタ２−８
のプリセツト入力端子Ｄｏ，Ｄ，，Ｄ２，Ｄ３に加えら
れた移調データＴＰＳが、プリセットされる。

先に説明したアンドゲート２一７の出力がプリセツタブ
ルカウンタ２一８のＣＫ端子に印加されるので、６進カ
ウンタ２−３とプリセッタプルカウン夕２−８は同期し
て計数を行なう。したがって、プリセッタブルカウン夕
２−８の計数値は移調データＰＳを初期値として、以後
、ＣＫ端子に加えられるクロツク信号のパルス数だけ増
加してゆく。データセレクタ２−２から、先に述べたよ
うに、キー出力信号ＫＯＴが出力されると、このキー出
力信号ＫＯＴはＲＳフリツプフロツプ２−６のＲ端子に
加わってリセットし、その出力Ｑを″０″にするのでア
ンドゲート２−７は禁止となり、キークロック信号ＫＣ
Ｋはアンドゲート２−７において阻止され、６進カウン
タ２−３、８進カウンタ２−４とプリセツタブルカウン
タ２−８は計数を停止する。

キー出力信号ＫＯＴは６ビットのラツチ２−９のＬＤ端
子に印加され、ブリセッタブルカゥンタ２−８の最終計
数値臥〜Ｑはラッチ２−９の入力端子Ｄｏ〜Ｄ５に加え
られて記憶され、このデータはキーデータＫＤＴとして
ＤＡ変換器１ １とノート演算処理装置４とに印加され
る。このキーデータＫＤＴはラッチ２−９のＬＤ端子に
新たにパルスが印加されるまで記憶されつづける。６進
カウンタ２一３やブリセツタブルカウンタ２一８が計数
したキークロック信号ＫＣＫのパルス数は、鍵スイッチ
のマトリックスのＱ，Ｄｏから始めて、最初にＯＮにな
っている鍵スイッチの交点までの、交点の数、いいかえ
ると、最低音の鍵から数え始めてＯＮになっている最初
の鍵までの鍵数に等しい。

また別の表現をすると、低音優先方式によって、押され
ている鍵中の最低音の鍵を表わしているとも云える。プ
リセツタブルカウンタ２一８の初期値は移調データＴＰ
Ｓであった。したがって、キーデータＫＤＴは上記押鍵
中の最低音鍵の番号と移調データＴＰＳとを加算したデ
ータになる。移調データＴＰＳが０、すなわち２進数で
００００であれば、キーデータＫＤＴは、鍵の番号に一
致する。移調データが１であれば、キーデータＫＤＴは
、実際に押鍵された鍵の番号より１鍵高い鍵を指示する
ことになる。これは半音だけ高音側に移調したのと等価
である。したがって移調データＴＰＳをサムウイールス
イツチのようなディジタルスイッチを使って０〜１１の
１２通り用意すれば、１２平均律の各認への移調が可能
になる。上記マトリックスの交点は、６×８＝４８ある
から、最大４母漣の鍵盤まで使用可能である。４鱗漣の
うち、どの鍵も押されていなければ、キー出力信号ＫＯ
Ｔは出力されない。

後述するようにシステムの拡張ができるように、キーク
ロック信号ＫＣＫはマトリックスを２回スキャンする。
すなわち、キークロツク信号ＫＣＫが４針固のパルスを
出力すると、再び、キースタート信号ＫＳＴを発生させ
て、６進カウンタ２一３、８進カウンタ２−４およびプ
リセツタブルカウン夕２−８をクリア、またはロードの
状態にし、再び４針固のキークロツク信号ＫＣＫにより
、マトリックスをスキャンする。合計９針固（＝４８×
２個）のキークロツク信号ＫＣＫにより、上記マトリッ
クスを２回スキャンし終ると、キーヱネーブル信号ＫＥ
Ｎが″０″になりゲート２−７を禁止し、６進カウンタ
２一３とプリセッタブルカウンタ２一８の計数は停止す
る。上記２回のマトリックスのスキャン中に、押鍵がな
くてキー出力信号ＫＯＴが発生しなければ、ラッチ２−
９はそれ以前のキーデータＫＤＴを出力しつづけるので
、離鍵したときも、離鍵前のキーデータＫＤＴが記憶さ
れることになる。以上の説明により、鍵スイッチ１とキ
ーアサイナ２は、低音優先方式で、押鍵された鍵の番号
と移調データＴＰＳの和に等しいキーデータＫＤＴを押
鍵中および離鍵後も出力する動作をすることが理解され
るであろう。

上記説明において、キーヱネーブル信号ＫＥＮは、４８
×２＝９６のキークロック信号ＫＣＫ分用意され、鍵ス
イッチーのマトリックスは２回スキャンされるようにし
た。

鍵スイッチ１が４弱燈以内の場合には、１回スキャンす
るように、タイミング信号をつくってもよい。上記実施
例のようにしておけば、少々の論理回路を追加するだけ
で、電子オルガンで一般的である４球建や６１鍵に拡張
することができる。この場合の実施例を、第２−ａ図に
示す。第２−ａ図において、デコーダ２−１の出力Ｑｏ
〜Ｑ７のうち、最初にパルスを出すＱの立上りで単安定
マルチパイプレータ２−１０をトリガする。

単安定マルチパイプレータ２一１０はポジティブエッジ
トリガで再トリガされない形式とする。単安定マルチパ
イプレータ２一１０の出力するパルス幅は、デコーダ２
−１の出力Ｑ〜Ｑ７の全パルス幅より少し大きいものと
する。したがって、単安定マルチパイプレータ２−１０
はＱの第１回目のパルスによってトリガされるが、第２
回目のパルスではトリガされない。単安定マルチパイプ
レータ２一１０のＱ出力とデコーダ２−１のＱ７出力が
アンドゲート２一１１に加えられる。したがって、２回
のスキャンのうちの第１回目のデコーダ２−１のＱ７出
力はアンドゲート２−１１において禁止され、第２回目
のＱ７がＴフリップフロップ２一１２のＣＬ端子に加わ
りリセットする。したがって、Ｔフリツプフロツプ２−
１２のＴ端子に加わるデコーダ２一１のＱｏのうち、第
１回目のスキャンに対応するものがＴフリップフロップ
２−１２のＱ出力を″１″にし、第２回目のスキャンに
対応するものが″０″にする。そして、その後、上記第
２回目のＱ７がクリアし、以下この動作をくり返す。な
お、上記動作は本装置の電源をＯＮ‘こした後の最初の
シーケソスでは成立しないが、２回目以降のシーケンス
からは、くり返して起きる。Ｔフリップフロッブ２−１
２のＱ出力は、８個の２入力のアンド群２一１３の各一
方の入力端子に加わっている。

残りの各入力端子には、デコーダ２−１の出力Ｑ〜Ｑ７
がそれぞれ加わっている。Ｔフリツプフロツプ２−１２
のＱ出力は、アンドゲート群２−１４に加わっている。
アンドゲート群２一１４の８個の各アンドゲートの残り
の各入力端子には、デコーダ２−１の出力Ｑｏ〜Ｑ７が
それぞれ加わっている。第１回目のスキャンではアンド
ゲート群２一１３が選択され、これらに対応する鍵スィ
ツチーのうちの右半分のマトリックスがスキャンされる
。第２回目のスキャンではアンドゲート群２一１４が選
択されて、残りのマトリックスがスキャンされる。鍵ス
イッチ１の左半分のマトリックスの各交点に、右半分の
マトリックスの各交点の鍵スイッチにつづく高音側の鍵
スイッチを順次配列すれば、先に述べたように、低音優
先機能をもたせたまま、４鱗鰹以上、最高９６鍵までの
鍵スイッチのスキャンができることになる。なお、９強
健のスキャンをするときには、第２回のプリセツタブル
カウンタ２−８、ラツチ２−９などを７ビットのものに
しておく必要があることは云うまでもない。このように
、あらかじめ、タイミングのとり方として、システム制
御シーケンス時間内に複数の走査時間区間を設けておき
、第１の走査時間区間と第２の走査時間区間とを別々の
マトリックスの走査に用いるようにしておけば、種々の
大きさの鍵盤を用いることができる。

このことは、本発明を大規模な集積回路にする場合、そ
の用途を拡大することができることになるから非常に有
利である。とくに、集積回路のパッケージの端子数に制
約のある場合、通常は４銭鰹以下で使えるようにして端
子数を減らしておきながら、必要な場合には９銭建まで
拡張できることになる。なお、上記第２−ａ図において
、システム制御シーケンス全体に対して同期した別の同
期パルスを用いてＴフリツプフロツプ２−１２の出力Ｑ
とＱをつくるようにしてもよいことは云うまでもない。

上記説明において、移調装置１４を省くには、プリセツ
タブルカウン夕２一８の代りに、簡単なカウンタを用い
ればよいことは云うまでもない。

また、上記６進と８進のカウンタ２一３と２一４の内容
をキーデータとして使ってもよい。上記説明においては
、低音の鍵スイッチよりスキャンをするようにして低音
優先としたが、高音優先で検出するには、鍵スイッチの
配列をマトリックス上で変更して、高音の鍵スイッチほ
ど早くスキャンされるようにすればよい。

ただし、このときは、高音鍵ほどキーデータＫＤＴは小
さい数となるので、後述するノート演算において、加減
算を変更する必要が生じる。また移調装置１４の出力す
る移調データＴＰＳの値も大小逆にしなければならない
。上記説明においては、キーデータＫＤＴをＤＡ変換器
１１によりアナログ電圧に変換するようにしているが、
キーデータＫＤＴをそのまま並列のディジタル信号とし
て出力してもよいし、出力端子数を減らすために、直列
のデータに変更してから出力するようにしてもよい。

このような並直列のデータ変換は周知の技術であるから
説明を省く。また、上記鍵スイッチ１を走査する走査装
置としてのデータセレクタ２−２、デコーダ２−１、カ
ウンタ２一３，２一４などは、鍵スイッチを順次１個ず
つ走査したが、電子卓上計算機などで知られているよう
に、鍵スイッチのグループごとに走査して、そのグルー
プの中の鍵スイッチのＯＮ、ＯＦＦを検出するようにし
てもよい。また、これらを、マイクロプロセッサ、マイ
クロコンピュータのようにプログラム制御で走査し、上
記移調データの演算は、上記マイクロプロセッサなどの
演算装置によって行なうようにしてもよい。〔キーオン
パルス発生器〕キーオンパルス発生器３は、鍵スイッチ
１の４８個の各鍵スイッチのうち１個以上がＯＮ‘こな
っているとき、キーオンパルスＫＯＮを発生させ、鍵ス
イッチがすべてＯＦＦになると、キーオンパルスＫＯＮ
を出力させないようにする働きをもっている。

このキーオンパルスＫＯＮは、本発明のミュージックシ
ンセサィザの音源部の出力を受けて楽音信号をつくりだ
す際に使用される。第３図はキーオンパルス発生器３の
実施例である。

第２図で説明したキー出力信号ＫＯＴは、遅延器３一２
と２ビットのカウンタ３一１のＣＬ端子に印加される。
遅延器３−２は、たとえばＤフリップフロップで構成さ
れる。遅延器３一２の出力はＲＳフリツプフロツプ３叫
３のＳ（セット）端子に印加されている。カウンタ３ー
ーの最上位ビット出力ＭＳＢはＲＳフリツプフロツプ３
一３のＲ（リセット）端子に印加されている。ＲＳフリ
ップフロップ３一３の出力Ｑ力ｒ１″のとき、遅延器３
−５とアンドゲート３−６を介して、キーオンパルスＫ
ＯＮは″１″になり「かつ、アンドゲート３一４を介し
て、キーロード信号ＫＬＤがカウンタ３−１のＣＫ端子
にクロツク信号として供給される。カウンタ３一１は２
ビットしかないから、すぐにＭＳＢ出力は１になり、Ｒ
Ｓフリツプフロツプ３一３をリセットし、出力Ｑは″０
″になり、アソドゲート３−６と３−４は禁止になり、
キーオンパルスＫＯＮは″ ｏｒ になり、カウンタ３
−１のＭＳＢは″ １″ のままになる。以上の状態は
、鍵スイッチ１が押されず、したがつて、キー出力信号
ＫＯＴがない場合、ずっと続く。鍵スイッチ１が押され
、キー出力信号ＫＯＴが現われると、まずカウンタ３−
１がクリアされて、ＭＳＢが″ ０″になり、そのあと
、遅延器３一２を介してＲＳフリツプフロツプがセット
され、その出力Ｑは″１″になる。遅延器３−５のＣＫ
端子に第７図に示すようなキーロード信号ＫＬＯが加わ
ると遅延器３−５の出力が″１″になり、アンドゲート
３一６よりキーオンパルスＫＯＮが出力される。また、
アンドゲート３一４が開いて、キーロード信号ＫＬＤが
カウン夕３一１に加わる。鍵スイッチ１が押されつづけ
たままのときには、キーロード信号ＫＬＤが加わったあ
とでマ必ずキー出力信号ＫＯＴが加わり、カウンタ３−
１をクリアしてしまうから、カウンタ３一１のＭＳＢ出
力は″ ０″のままである。したがって、キーオンパル
スＫＯＮは″ １″ のままである。鍵スイッチ１が離
されて、キー出力信号ＫＯＴが来なくなると、カウンタ
３一１のクリアが行なわれなくなり、ＭＳＢ出力が″１
″になるまで、カウントアップし、そこで、ＭＳＢ出力
がＲＳフリツプフロツプ３−３をリセットし、その後最
初に発生するキーロード信号ＫＬＤのタイミングより、
キーオンパルスＫＯＮは″ ０″ にもどる。以上がキ
ーオンパルス発生器３の動作である。

カウンタ３−１のビット数は、鍵スイッチ１が離されて
から、キーオンパルスＫＯＮが″ ０″ になるまでの
時間に関係するものであるから、ビット数を増やして、
鍵スイッチ１の離鍵時のチャタリングやバウンシングに
応答しないようにすることができる。第３図においてキ
ーロード信号ＫＬＤよりも高い周波数の信号を用いる場
合には、それに応じてカウンタ３一１のビット数を増加
させればよい。

〔変調装置〕変調装置９は、ビブラート効果やグラィド
効果などの周波数変調を実現するためのものである。

本発明において用いる変調の方法は、従来公知のアナロ
グ信号形式のビブラート信号やグラィド信号を、アナロ
グーデイジタル変換によって、ディジタル量に変換し、
これを、変調データＭＤＴとして用いるものである。し
たがって、ノート演算装置４の受け入れるデータ形式に
合致した変調データＭＤＴが得られるものであれば、上
記のアナログーディジタル変換器としては、どんなもの
でもよいことになる。第４図は、変調信号源と電圧一周
波数変換方式によるアナログーディジタル変換器のアナ
ログ部を示している。

これと組合わせて使うディジタル部は、第５図の右側に
示してある。第４図の９−１川ま、ビブラート信号とグ
ライド信号をつくる変調信号源である。

ビブラート発振器９一１１は、端子９一１３，９一１４
，９−１５にそれぞれ正弦波、三角波、方形波のビブラ
ート信号を出力する。スイッチにより選択されたビブラ
ート周波数は可変抵抗器９一１２によって調節できる。
ビブラート効果の深さは可変抵抗器９−１６により調節
される。９一１７はグラィド信号発生器であって、キー
オンパルスＫＯＮに同期したトリガが印加されると立下
り、そのあと徐々に立上る波形を発生する。

立上りの時定数は可変抵抗器９−１８により調節され、
グライド効果の深さは可変抵抗器９−１９により調節さ
れる。ビブラート信号ＶＩＢとグラィド信号ＧＬはつぎ
に説明する絶対値回路に印加される。第４図において、
演算増幅器９−７、抵抗Ｒ，，Ｒ３，Ｒ８、ダイオード
Ｄ，，Ｄ２は、入力Ｖｍの正の半波のみを反転して出力
し、負の半波をクリップして点Ａに出力するクリッパを
構成している。

演算増幅器９−８、抵抗Ｒ４，Ｒ５，Ｒ６は反転加算器
を構成している。ここでＲ，＝Ｒ２＝Ｒ３＝Ｒ５＝Ｒ６
＝Ｒ７＝狐４の関係にすると、クリッパの出力（点Ａ）
に対する加算利得が２倍、入力信号（点Ｂ）に対する利
得（抵抗Ｒ６，Ｒ７の経路）が一１になるので、正入力
に対して利得１、負入力に対して利得一１となり、絶対
値回路になる。トランジスタＱ，，Ｑ２と抵抗Ｒ６およ
びキャパシタＣはサンプルホールド回路であって、上記
絶対値回路の出力信号をサンプルホールドする。サンプ
ル信号には、リセット信号ＲＳＴによってトリガされる
単安定マルチパイプレータ９−４の出力信号を用いる。
クリツパの出力は、インバータ９−３により反転増幅さ
れ、Ｄ−フリップフロツプ９−６により記憶されて、符
号信号ＳＧＮになる。抵抗Ｒ２とＲ７は、上記絶対値回
路にグラィド信号ＧＬを加算するために設けている。ト
ランジスタＱ２のソース端子に現われる絶対値回路の出
力信号のサンプル値は、ＶＦＣ（電圧周波数変換器）９
−５に加えられる。したがって、ビブラート信号ＶＩＢ
とグラィド信号ＧＬの絶対値の和のサンプル電圧に比例
した周波数をもった変調クロック信号ＭＣＫが、ＶＣＦ
９−５の出力端子に得られる。つぎに、変調クロツク信
号ＭＣＫの周波数をディジタル値に変換する手順につい
て説明する。

第５図の右端の９一１は、８ビットのカウンタで、９−
２はアンドゲートである。まず、タイミングパルス発生
器１６より発生する変調クリア信号ＭＣＬがカウンタ９
−１のＣＬ端子に加わり、カウン夕９一１の内容を消去
する。ひきつづいて、同じくタイミングパルス発生器１
６より発生する変調ゲート信号ＭＧＴは″１〆 になる
。この変調ゲート信号ＭＧＴはアンドゲート９一２を開
くと共に、端子ＲＳＴを介して、第４図の単安定マルチ
パイプレータをトリガする。すると、第４図のサンプル
ホールド回路が新たな変調信号のサンプル値をサンプル
し、ホールドする。この新たなサンプル値に比例した周
波数の変調クロック信号ＭＣＫは、第５図のアンドゲー
ト９−２を介して、カウンタ９−１のＣＫ端子に加わり
、計数を開始する。計数は、変調ゲート信号ＭＧＴが″
０″になるまで続けられる。変調ゲート信号ＭＧＴ力ｒ
ｏ″ になり、計数が終了したとき、カウンタ９−１
の内部には、変調クロック信号ＭＣＫの周波数に比例し
た２進の変調データＭＤＴが記憶される。カウンタ９−
１の出力端子は、変調信号に対するディジタル端子とみ
なし得る。以上の動作によって、ビブラート信号とグラ
ィド信号の和信号の符号ビットと振幅ビットのディジタ
ル形式の変調データＭＤＴが得られたことになる。なお
、カウンタ９一１の変調データＭＤＴは、変調ロード信
号Ｍ山Ｄがダウンカゥンタ４−１３のＬＤ端子に入った
ときに、ダウンカウンタ４一１３にプリセットされる。
上記の説明においては、電圧一周波数変換方式のアナロ
グーディジタル変換器により、符号ビットと振幅ビット
（絶対値）のディジタル形式の変調データを得たが、こ
の他に、パルス幅変調方式のアナログーディジタル変換
器を用いることもできる。

また、２重積分型や、逐次比較型を用いて、オフセット
ノゞィナリ形式のデータを得るようにしてもよい。この
場合は、符号ビットがなく、すべてのデータが２進符号
上では正になるから、後述するノート演算において、減
算は不要になる。逐次比較型のように高速のアナログー
デイジタル変換器を用いるなら、これを時分割で使用し
、後述するノート演算に必要なタイミングのみで変調デ
ータＭＤＴをつくり、空いた時間を別の信号の変換に用
いるようにしてもよい。これらの変更は、周知の技術の
組み合わせにすぎないので、詳細な説明は省略する。以
上の説明よりわかるように、本発明では、変調信号とし
てはアナログ波形を用いている。

これらの変調信号はすべて時間的変動を伴うものである
。そして、ビブラート信号、グラィド信号、ェンベロー
プ信号などの波形、たとえば繰返し周波数や立上り、立
下りの時定数などは、第４図に示したようにアナログ可
変素子、たとえば可変抵抗器のようなものによって自由
自在に可変設定できるようにしている。また、ビブラー
ト信号の波形としては正弦波や三角波などが用意され、
これらを切換えて選択し得るようにしている。しかも、
それぞれの信号の振幅も可変抵抗器で設定できるように
している。このように、本発明では、安価で使いやすい
可変抵抗器に代表されるアナログの可変素子を用いるこ
とによって、種々の変調効果の調節と設定をできるよう
にしながら、しかも、楽音信号の処理を内部ではディジ
タル的に行なえるようにしている。したがって、調整や
変更の自由度が大きく、人間にとつてなじみやすいとい
うアナログ分野の特長と、動作が安定で再現性に優れて
いるディジタル分野の特長とが生かされている一方、変
更に対する自由度の小さいディジタル分野の短所が解消
されていることになる。また、ビブラートやグラィドの
信号、あるいは、ェンベロープなどに対応した波形の変
更や、さらに別の新しい変調効果と実現する際には、ア
ナログ入力波形を変更すればよいので、自由度が大きく
なる利点がある。また、すでに、波形や周波数の決まっ
ている効果に対しては、上記アナログ入力によらず、内
部にディジタル方式の正弦波発生器を設けるようにして
もよいということはいうまでもない。上記説明では、楽
音の周波数変調の場合について説明したが、この他に、
楽音の周波数スペクトルや、波形の変動など、種々の楽
音の属性の制御信号に用いてもよいことはいうまでもな
い。

〔粗調装置〕粗調装置１肌ま、先に述べたように、音階
信号の周波数を可聴領域内で広範囲にわたり可変設定す
るものであって、本実施例では、１１ビットの２進数の
粗調データＣＤＴを得るものである。

粗調装置１０の実施例は、第５図の左下部に示されてい
る。端子１０−５には、粗調クロツク信号ＣＣＫが印加
される。粕調クロツク信号ＣＣＫは図示していないが次
のようにしてつくられる。すなわち、アナログ可変素子
の１つである可変抵抗器を手動で調節して、相調電圧を
発生させ、この粗調電圧をＶＦＣ（電圧周波数変換器）
に印加することにより、粗調電圧に比例した周波数の信
号すなわち粗調クロック信号ＣＣＫを得る。この粗調ク
ロック信号ＣＣＫの周波数は、アップダウンカウンタ４
一１５と１１入力ナンドゲート１０一１、アンドゲート
１０−２と１０一４、インバータ１０一３、オアゲート
４−１３によって、２進１１ビットのディジタル形式の
粗調データＣＤＴに変換される。その動作についてつぎ
に説明する。まず、アップダウンカウンタ４一１５の初
期値が０であるとする。このときナンドゲート１０−１
の出力は″ １″ である。粗調ゲート信号ＣＧＴは変
調ゲート信号と同様に発生されるが、この粗調ゲート信
号ＣＧＴが″１″になると、アンドゲ−ト１０一２は、
粗調クロック信号ＣＣＫを通過させる。このとき、粗調
タイムスロットＣＴＳは″０″としているので、アップ
ダウンカウンタ４−１５のＵ／Ｄ端子には″１″が加わ
り、アップカウント状態になる。この状態で粗調クロッ
ク信号ＣＣＫはアンドゲート１０一４を通り、オアゲー
ト４−１８を介して、アップダウンカウンタ４−１５の
ＣＫ端子に加わり、アップカウントの計数を開始する。
粗調ゲート信号ＣＯＴが″ ０″になるとアンドゲート
１０一２が閉じて、計数は停止し、それまでの計数値が
、アップダウンカゥンタ４−１５に記憶される。このデ
ータが、粗調データＣＤＴになる。ナンドゲート１ ０
−１は、アップダウンカウンタ４−１５がオーバフロ−
するのを防止するものであって、粗調ゲート信号ＣＯＴ
が″１″の間に、計数値が２０４７すなわちアップダウ
ンカウン夕４−１５の出力が全部″１″になると、ナン
ドゲート１０−１の出力は″０″になり、計数を停止さ
せて、粗調データＣＤＴを２０４７に保持する。オゥゲ
ート４−１６とアンドゲート４−１７は、ノート演算処
理用であるので、後で説明する。以上の動作により、粗
調クロック信号ＣＣＫの周波数に比例した２進１１ビッ
ト形式の粗調データＣＤＴが、アップダウンカウンタ４
−１５の内部に得られたことになる。端子１０−５に粗
調クロック信号ＣＣＫを印加しなければ、アップダウン
カゥンタ４−１５は常に０である。

本発明を電子オルガンのように粗調の必要がないものに
応用する場合には、端子１０−５を接地しておけばよい
。粗調装置１川ま、本質的に、アナログ的あるいは連続
的に設定される粗調クロツクＣＣＫの周波数をディジタ
ル形式の粗調データに変換するアナログーディジタル変
換である。したがって、上記以外のアナログ情報をディ
ジタルデータに変換する方法や各種のアナログーディジ
タル変換器を採用することができる。アナログ情報とし
ては、上記周波数の他にパルスの幅でもよいし、周知の
電圧でもよい。パルス幅を採用するには、単安定マルチ
パイプレータのように集積回路化の可能な回路と可変抵
抗とを使えばよい。これらのアナログ情報の場合、時間
の計測技術やディジタル式電圧計の技術のような公知の
技術を活用すればよい。一般にアナログーディジタル変
換においては、量子化誤差が発生する。とくに、ディジ
タル量がある値から他の値に変化する境界に対応するア
ナログ入力が加わると、そのアナログ入力に対するディ
ジタル量は、上記ある値と他の値とのどちらでもよいこ
とになり、それらのうちのどちらになるかは、確率的に
決まることになる。このような不定の状態をさげて常に
どちらか一方のディジタル量になるようにすることが望
ましい。第５−ａ図は、上記問題点を解決する便宜的で
あるが簡便な方法を示している。

４一１５ａは、粗調データ演算用のダウンカウンタであ
って、第５図のアップダウンカウンタ４−１５のダウン
カウントの働きのみを行なう。

１０−７は粗調デー夕を計数記憶するカウンタである。

第５一ａ図では、粗調時には新たにタイミング信号とし
て、粗調スタート信号ＣＳＴ、粕調ロード信号ＣＬＤと
絹調禁止信号ＣＤＬが用意されるものとする。以下に動
作を説明する。粗調を実行するときは、外部より粗調禁
止信号ＣＤＬとして″１″を加えておく。

粗調スタート信号ＣＳＴが発生しアンドゲート１０−６
を介してカウンタ１０−７をクリアする。その後で粗調
ゲート信号ＣＧＴが″ｌｒになり、アンドゲート１０一
２は粗調クロツク信号ＣＣＫを通過させ、カウンタ１０
−７をカウントアップさせる。相調ゲート信号ＣＯＴが
″ ０″になるとカウンタ１０−７はカウント動作を停
止し、粗調データＣＤＴを記憶する。その後粗調ロード
信号ＣＬＤが″１″になり、粗調データＣＤＴをダウン
カウンタ４−１５ａにロードする。そして、ロードが済
むと、粕調タイムスロット信号ＣＴＳが″１″ になり
、このときにはアンドゲート４−１７を介して、和クロ
ツク信号ＡＣＫがダウンカウンタ４−１５ａのＣＫ端子
に加わるのでダウンカウントが行なわれる。なお、この
ダウンカウンタ４一１５ａの機能と動作は、本質的に、
第５図のアップダウンカウンタ４一１５のそれと同じで
ある。その、詳しい動作についてはノート演算装置４の
項で説明する。以上のようにして、カウンタ１０−７は
、粗調データＣＤＴをとり込み記憶する。粗調の必要が
なくなれば、粕調禁止信号ＣＤＬを″０″にして、カウ
ンタ１０一７の内容がクリアされないようにする。第６
−ａ図のようにすれば、一担記憶された粗調データＣＤ
Ｔは以後安定に記憶されるから、粗鋼クロツク信号ＣＣ
Ｋの長期的な安定度は悪くても短時間安定度さえよけれ
ばよいことになる。別の粗調データの取り入れ方につい
て説明する。

第５−ａ図カウンタ１０−７をアップダウンカウンタに
し、アップカウントとダウンカウントの切り換えを外部
に設けたスイッチによって行なう。カウンタのクロック
は内部で用意しておく。アップカウント用のスイッチを
設け、これを押さえると、アップカウントになり、かつ
、クロツク信号がカウンタに加わってアップカウントす
る。ダウンカウント用のスイッチを別に設け、これを押
えると、ダウンカウントになり、かつ、ダウンカウント
の計数を行なうようにする。このような粗調装置は、上
記アップダウンカウンタと若干のアンドゲートと上言己
スイッチとによって容易に構成できる。〔クロック処理
装置〕 クロック処理装置８は、先に述べたように、トーンクロ
ツク信号ＴＣＫのパルス列から、徴調パルスＦｍにした
がって、パルスを抜取ることにより、トーンクロック信
号ＴＣＫの周波数ｆｃを、Ｑ化に引き下げる動作をする
。

第６図において、トーンクロツク信号ＴＣＫは、Ｄフリ
ツプフロツプ８−１，８−２のＣＫ端子に印加されてい
る。徴調パルスＦ川はＤフリツプフロツプ８一１のＤ端
子に印加され、ＣＫ端子のトーンクロック信号ＴＣＫに
同期化されたのち、端子Ｑに現われる。○フリツプフロ
ツプ８一１のＱ出力はＤフリツプフロツプ８−２のＤ入
力に印加されるので、Ｄフリツプフロップ８一２の出力
Ｑは、その入力よりも、トーンクロック信号ＴＣＫの１
パルス分遅延されており、しかも、極性は反転している
。したがって、ナンドゲート８−３の出力には、徴調パ
ルスＦ州が″ ０″から″１″に立ち上がった時点以後
の最初のトーンクロツク信号ＴＣＫのパルスの１周期分
だけのパルス幅をもった負のパルスが得られる。アンド
ゲート８一４の出力はトーンクロツク信号ＴＣＫのパル
ス列から上記員のパルスの部分だけ、パルスが１本抜き
取られたものになる。徴調パルスＦＩＮが立下るときに
は、Ｄフリップフロツプ８−１の出力Ｑが″０″になっ
たあとＤフリツプフロツプ８一２の出力Ｑ力ｒ ｒにな
るのでアンドゲート８−３の出力は″１″のままになる
。したがって、徴調パルスＦＩＮの立上り時にのみ、ト
ーンクロツク信号ＴＣＫのパルス列から１本のパルスが
抜取られることになる。徴調パルスＦＩＮの周波数をｆ
Ｆとすると、ｆＦの１周期１／ｆＦの期間中に、トーン
クロツク信号のパルスｆｃ／ｆＦ個が発生し、そのうち
、１個を消去するので、クロック処理装置８の出力信号
の周波数Ｑｆｃはつぎのようになる。Ｑｆｃ＝ｆｃ−ｆ
Ｆ＝（１−ｆＦノｆｃ）ｆｃ（１）”ば；１−ｆＦ／ｆ
Ｃ （２１したがって、たとえばｆＦ＝０
．００１・ｆｃとすると、０．１％だけピッチを下げる
ことができることになる。

徴調パルスＦｍは、発振周波数が可変できる方形波発振
器を用いればよい。上記微調パルスＦｍの発生器として
、電圧制御式の発振器を用いて、その周波数を可変にす
れば、ビブラートやグライド効果をかけることが可能に
なる。

第６−ａ図は、クロック処理装置８の別の実施例である
。

８一５は３ビットのカウンタで、徴調パルスＦ川により
クリアされ、トーンクロツク信号ＴＣＫにより計数され
る。

カウンタ８一５の３つの出力Ｑｏ，Ｑ，，Ｑ２はナンド
ゲート８一６に加わる。したがって、８個のクロツク中
１個のクロックの期間のみ（すなわちＱｏ，Ｑ，，Ｑ２
全部が″１″の期間のみ）″０″になる出力Ａが、アン
ドゲート８−７の一方の入力端子に加わる。残る１つの
入力端子にはトーンクロツク信号ＴＣＫが加えられる。
したがって、徴調パルスＦＩＮが″０″であってクリア
が働かないときには、トーンク。ック信号ＴＣＫは８個
に１個間引かれ、８個中７個のパルスＢが次段のプログ
ラムデバイタ６に加わる。一方、徴鋼パルスＦＩＮがｒ
ｌ″で、クリアが行なわれると、カウンタ８一５の出力
は″０″であるから、アンドゲート８一７は開き、すべ
てのトーンクロツク信号のパルスが通過する。すなわち
、アンドゲート８−７の出力周波数は、（７／８）ｆｃ
か、あるいはｆｃになる。徴調パルスＦｍとして、一定
周波数で、デューテイサィクルの変更設定できるような
信号を用いる。デューティサィクルを８、すなわち、″
１″の区間が周期に対して８の割り合いであるとき、ア
ンドゲート８−７の出力の平均周波数Ｑｆｃはつぎのよ
うになる。ＱｆＣ：８ｆＣ十（１−８）萱ｆＣ ＝牛ぷｆＣ（ｏ≦８≦１）（３） すなわち、８を０から１まで変化させると、Ｑは０．８
７５〜１．０までの約１２％変化する。

たとえば、中央値を８＝０．５とすると、Ｑは０．９０
３７５を中心に０．８７５〜１．０まで変わる。すなわ
ち、一６．６７％〜十６．６７％変化させることができ
る。徴調パルスＦＩＮの周期が小さいと、上記±６．６
７％の徴調の分解能が４・さくなって荒い設定しかでき
なくなり、周期が大きいと、より細かい単位で設定でき
ることになる。これを具体例で説明する。ｆｃを母け比
とし、徴調パルスＦＩＮの周波数を１０ＫＨｚとすると
、１周期中に８００個のトーンクロツク信号のパルスが
存在し得る。そして、その周期中に最低７００個、最大
８０の固の間で任意にパルス数を設定できることになる
。したがって、７０１個と７０川固の場合の調整が、も
っとも分解館の悪い場合であり、そのときの周波数比は
（７０１−７００）÷７００＝０．００１４３になる。

これは、０．１４３％にあたる。上記説明では、１種類
のトーンクロック信号ＴＣＫによって徴調するようにし
たが、同一の基本原理にもとづいて、他の方法も実施で
きる。

たとえば、２つのトーンクロック信号を用意する。これ
らのトーンクロック信号の周波数をずらしておく。そし
て、この２つの信号のうち１方を上記徴調パルスＦＩＮ
が″ ０″か″１″かにしたがって選択する。このよう
にすれば、２つの信号の周波数の中間の周波数の信号が
得られる。徴調パルスＦ瓜のデューティサィクルを変え
ると、出力周波数が変化する。これらの徴調方法におい
て、徴認パルスＦＩＮのデューティサィクルを電気的に
可変にすれば、ビブラートやグラィド効果をかけること
が可能になるので、変調装置９と変調データＭＤＴの演
算を省略することもできる。

デューティサィクルを電気的に可変にするには、三角波
や鋸歯状波あるいは正弦波をスライスしてパルス波をつ
くり、そのスライスレベルを電圧比較器などによって可
変決定するようにすればよい。〔プログラムデバイダ〕 プログラムデバィダ６は第６図に示すように、Ｄｏ，Ｄ
，，Ｄ２，・・・・・・，Ｄ９の１０ビットの分周数に
したがって、分周数Ｎを変化することのできるデバィダ
であって、フリップフロップとゲートの組み合わせによ
りつくることができる。

また、市販の８ビットのプログラムデバイダ（たとえば
、モトロラ社ＭＣＩ４５６班とＭＣＩ４５２粥）を２個
使えば簡単に構成できる。１０ビットのプログラムデバ
ィダ６では、分周数Ｎとしては、一般に最大１０２４ま
での整数をとることができる。

本発明での分周数Ｎの一例を第８図に示す。

プログラムデバィダ６は、１オクターブの範囲内の所定
の周波数を発生させなければならない。本発明では、ま
ず１オクターブを１２半音階に分け、それぞれの半音階
の間をさらにＬの等比間隔に分割する。以下、Ｌ＝１６
とする。すなわち半音階を１／１６半音階に分割するこ
とになる。したがって１オクターブは、１９２（＝１６
×１２）個の１８分の１半音階によって構成される。１
オクターブは、１２００セントであり、半音は１００セ
ントであるから、１６分の１半音は６．２５セントにな
る。

以上のように、６．２５セント間隔の１９２個の音の名
称を、第８図では、Ｃ○，ＣＩ，Ｃ２，…・・・，ＣＩ
５，Ｂ○，Ｂ１，Ｂ２，……，Ｂ１５，……，Ｃ＃０，
Ｃ＃１，……，Ｃ＃１５と記している。それぞれの音名
に対する分周数は本来、非整数とくに無理数により構成
されるが、これを、できるだけ誤差を小さくして整数に
おきかえると、第８図の分周数Ｎのようになる。ＣＯの
分周数Ｎを５１２とし、これを誤差０とすると、ＣＩで
は分周数＝５１Ｌセントエラー＝０．４９９となり、Ｃ
＃１５では分周数１０２０、セントエラー＝−０．５２
６となる。本来の各音の間隔６．２５セントに対して、
最４・間隔は３．３５セントになり、最大間隔は９．２
９セントになる。また、Ｃｉ，Ｂｉ，Ａ＃ｉ，……，Ｃ
＃ｉ（ただしｉ：０〜１５）は、１２平均律音階の１オ
クターブを構成するが、その本来の半音の間隔１００セ
ントに対する最大誤差は２．７３セントになる。以上の
ように、第８図の分周数Ｎの胆を使えば、１２平均律音
階として、音階間隔誤差２．７３セント以下であり、か
つ、平均６．２５セント、最悪９．２９セントのステッ
プで、擬似連続的にピッチ変化を与えることのできる１
オクターブの音源系をつくることが可能になる。試聴実
験によれば、９．２９セント以下の不連続な周波数変化
は、クリックなどの不連続感が殆どなく、実用上、連続
に周波数が変化したように闇える。つぎに、周波数Ｑｆ
ｃについて計算を試みる。

音名Ｃ０（Ｎ＝５１２）のとき、Ｑｆｃ／Ｎが、ｃ９＝
１６．７４４ＫＨｚ‘４｝ （４）にな
るような音階信号を出力するには、Ｑｆｃ＝Ｎ・Ｃ９ ＝８．５７９２（ＭＨｚ）【５１ （５）で
あればよい。

徴調の範囲をＱ＝０．９９を中心にＱ＝０．９８〜１．
００ （６）すなわち、約±１％と
するとｆｃ＝８．６５９５（ＭＨｚ） （７
）であればよい。

分周数Ｍま第８図に示した組以外のものが採用できるこ
とはいうまでもない。

それは、必要なピッチの精度によって決定される問題で
ある。プログラムデバィダ６の出力信号のデューテイサ
ィクルは、５０％、３０％などで、できるだけ一定の方
がよい。ほぼ５０％に保つようにしたプログラムデバィ
ダは公知であるので、それらを使用すればよい。〔ノー
トテーブル〕 ノートテーブル５は、第６図に示すように、ＲＯＭ５ー
ーとアドレスラッチ５一２より構成される。

ノートアドレスは後述するように、ノート演算装置４の
出力する８ビットの２進コードであり、第８図の１９２
個の各音名を指定する。したがって、ノートアドレスは
、０〜１９１の大きさの２進コードと考えてよい。ノー
トアドレスは、後述するように、アンドゲート４−３０
の出力が″１″ になると、アドレスラツチ５一２のＤ
ｏ，Ｄ，…・・・，Ｄ？端子より書き込まれて記憶され
る。このノートアドレスは、ＲＯＭ５−１が記憶してい
る１０ビット×１９２ワード構成の第８図の１９２通り
の分周数Ｎのうちの単一のワードを指定して、１０ビッ
トのデ−夕を、ＲＯＭ５−１の出力端子Ｄｏ，Ｄ，，Ｄ
２，……，Ｄ９より出力する。この出力データは、第８
図の分周数Ｎに対応する２進数であってプログラムデバ
イダ６に与えられる。〔オクターブデバイダ〕 プログラムデバイダ６の出力の周波数は、Ｑｆｃ／Ｎ である。

この信号は、１オクターブの範囲で変化する。これを、
いわゆる、１／Ｚ分周して、可聴範囲に拡張するのがオ
クターブデバィダ７である。オクターブデバィダ７は、
第６図に示すようにプログラムデバイダ６の出力（Ｑｆ
ｃ／Ｎ）を受けてこれを分周して各オクターブの音階信
号Ｑ，，Ｑ２，Ｑ３，・・・…，偽をつくるデバイダチ
エーン７ーーと、各音階信号Ｑ，，Ｑ２，Ｑ，・・・・
・・，Ｑ８とデバイダチューン７一１への入力Ｑｏの合
計９個の音階信号のうちからｉ個速扮するデータセレク
タ７一２およびアドレスラツチ７一３により構成される
。アドレスラッチ７一３の入力端子Ｄｏ，Ｄ，，Ｄ２，
Ｄ３には、後述するノート演算装置４の出力するオクタ
ーブアドレスが印放されている。アンドゲート４一３０
の出力力ｒ１″になるとアドレスラツチ７一３にオクタ
ーブアドレスが入力され記憶される。アドレスラツチ７
−３の出力はデータセレクタ７−２の入力様子へ，Ａ，
，ん，Ａ４に印加される。データセレクタ７−２は、オ
クターブアドレスＡ。，Ａ，，Ａ２，Ａ３の４ビットの
コードにしたがって、上記Ｑｏ，Ｑ，，・…・・，Ｑの
９個の音階信号のうちの１つを選択するものであって、
市販の集積回路素子の組み合わせ（たとえば、モトロラ
社ＭＣＩ４５１２や、同社ＭＣＩ４５１のと若干のアン
ドゲートの組み合わせ）によって実現できる。つぎに、
出力端子１５に得られる音階信号の周波数〆ｏｕｔにつ
いて述べる。オクターブデバイダ７−１の入力信号Ｑｏ
は、前述のトーンクロツク信号ＴＣＫの周波数を８．６
５９９Ｍ比、Ｑ＝０．９９とすると、分周数Ｎ＝５１２
のときナＯｕｔ：１６・７４４ＫＨｂ であり、これは音楽でいう音名Ｃ９に相当する。

また、オクターブデバイダ７一１の出力Ｑは、１′２分
周を８回繰り返すので、全体で１／２５６になり〆ｏｕ
ｔ＝１６．７４４ＫＨＺ／２５６：６５．４０６ＨＺに
なる。つぎに分周数をＮ＝１０２０にすると、〆ｏｕｔ
＝８．８６９ずＨＺ／２５６＝３４．６４７日２になる
。したがって、可聴周波数領域のほぼ全領域の周波数を
発生することができる。〔ノート演算装置〕 ノート演算装置４は、先に説明したように、キーデータ
ＫＤＴと変調データＭＤＴと粕調データＣＤＴの３つの
データを加算し、かつ、ｍｏｄ山ｏ演算を行なって、ノ
ートアドレスとオク夕−プアドレスとを出力する。

前述したように、１オクターブは、Ｌ＝１６のときには
、１９２の量子化された分周数の組により成り立ってい
る。

キーデータＫＤＴは、１２平均律で演奏することを前提
とする鍵盤と鍵スイッチ１によって得られたものである
から、上記１９２個の分周数のすべてに対応するのでな
く、１針固おき、すなわち、Ｃｉ，Ｂｊ，Ａ＃ｉ，……
，Ｄｉ，Ｃ＃ｉ（ｉ＝０、１、２・・・・・・、１５）
の１２個に対応する。したがって、キーデー夕ＫＤＴの
表わす数値をＤＫとすると、その１６倍の１脚ｘがノー
トアドレスに対応する。変調データＭＤｎま、たとえば
、ビブラートの場合、あるノートアドレスを中心に、時
間的にノートアドレスを増減することにより、平均６．
２５セントステップを最小ステップとする周波数変化を
与えるものである。

変調データＭＤＴは、先に説明したように、符号ビット
と８ビットの振幅ビットより成立つているので、０〜±
２５５のノートアドレスの増減ができる。これは、±１
５９４セント（ご±２５５×６．２５セント）に対応し
、約±１．５オクターブということになる。粗調データ
ＣＤＴは、先に説明したように、１１ビットの２進数で
ある。

したがって、その大きさは、１坊隼表現では、０〜２０
４７になる。すなわち、平均６．２５セントステップの
２０４８個の粗調設定ができることになる。別の表現を
すると２０４８×６．２５ニ１２８００セント であるから、約１０オクターブ余りの粗調ができること
になる。

変調データＭＤＴの表わす数値をＤＭ、粗調データＣＤ
Ｔの表わす数値をＤｃとする。

これらＤＭ、Ｄｃとさらに先に述べたキーデー夕ＫＤＴ
のノートアドレスに対応する数値１脚Ｋとの和Ｄｓが、
平均６．２５セントステップで構成される音階のうちの
所定の音名を指示できる。すなわち、和○ｓは次式のよ
うになる。Ｄｓ＝１８ＤＫ＋ＤＭ＋Ｄｃ 和Ｄｓは、ノートアドレスの最大値１９１を越えること
がある。

これは、１オクターブの範囲を越えたことを意味する。
たとえば和Ｄｓが、数０、１９２、３８４、……のよう
に、１９２ずつ増加する数に対応する音は、それぞれ同
音名で互いにオクターブの関係になる。和Ｄｓを１９２
で割り、その商をＡｏｃＴ、余りをＡＮｏＴＥとすると
次式のようになる。○ｓニ１９２ＸＡｏｃＴ十ＡＮｏＴ
８ （８）ＡＮｏＴＥは、第８図の分周数に
対応するノートアドレスになり、Ａ。ｃＴはオクターブ
アドレスになる。たとえば、ＡｏＣ．＝０のとき、ＡＮ
ｏＴ８は０〜１９１の値をとり、これは、第８図の１９
２個の分周数の何番目‘こあたるかに対応する。Ａｏｃ
Ｔ＝０のときには、第６図のオクターブデバイダ７のデ
ータセレクタ７一２は、信号Ｑｏを選択する。ＡｏｃＴ
＝１のときには、信号Ｑを選択する。以上の説明により
、和Ｄから、ノートアドレスとオクターブアドレスを求
めるにはｍｏｄｕｌｏｌ９２を求めるか、１９２の割り
算を行なえばよいことがわかる。１９２の割り算は、公
知のディジタルの演算装置を用いてもよいが、本実施例
では、カウンタを用いて、和Ｄｓを求め、かつ、同時に
、割り算の答を求めるようにしている。

第５図にノート演算装置４の主要部分を示し、第２図の
下端に残りの部分を示している。

以下、その動作を、第７回のタイミングチャートと共に
説明する。４一５は１９２進のアップダウンカウンタで
ある。

４一６は４ビットのバイナリのアップダウンカウンタで
ある。

まず、和クリア信号ＡＣＬが、アップダウンカウンタ４
−５と４−６の各ＣＬ端子に加わり、アップダウンカウ
ンタ４一５と４一６の内容は、０になる。アップダウン
カウンタ４一５，４一６の各Ｕ／Ｄ端子は、アップカウ
ントとダウンカウントとを切り換えるもので、アップカ
ウントのときには加算が、ダウンカウントのときには減
算が行なわれる。和クリア信号ＡＣＬのつぎに、変調タ
ィムス。ット信号ＭＴＳがアンドゲート４−９と４−１
２に加わる。アンドゲート４一９の他の入力端子には符
号信号ＳＯＮが加わっている。符号信号ＳＧＮはアンド
ゲート４−９オアゲート４一１０を介して、アップダウ
ンカウンタ４−５，４−６のＵ／○端子に加わる。した
がって、符号ＳＧＮが″１″ のときには、アップカウ
ントになり、″０″のときにはダウンカウントになる。
なおオアゲート４−１０の残りの２つの端子には、この
とき″ ０″が加わっている。アンドゲート４−１２に
は、和クロツク信号ＡＣＫと、オアゲート４一１４の出
力も印加されており、アンドゲート４一１２の出力は、
ダウンカウンタ４一１３のＣＫ端子とオアゲート４一１
１の１入力端子にＭ皿Ｔ＊として加わっている。先に述
べたように、ダウンカウン夕４−１３には、すでに変調
データＭＤＴがプリセツトされている。この変調データ
ＭＤＴが０でなければ、オアゲート４−１４の出力は″
１″であるから、アンドゲート４一１２は、和クロック
信号ＡＣＫをダウンカゥンタ４−１３に供給し、ダウン
カウントを行なう。また同時に、その和クロツク信号Ａ
ＣＫ（ＭＤＴ＊）はオアゲート４−１１を介して、アッ
プダウンカウンタ４−５のＣＫ端子にも印加され、符号
信号ＳＧＮが″ １″ か″ ０″ かに応じて、アッ
プカウントもしくはダウンカウントをさせる。なお、こ
のとき、すなわち、変調タイムスロット信号ＭＴＳが″
１″のときには、オアゲート４一１１の他の入力端子は
″ ０″である。ダウンカウンタ４一１３がダウンカウ
ントしてゆき、その内容が０になると、オアゲート４一
１４の出力力ｒｏ″になりアンドゲート４一１２の出力
していたＭ町Ｔ＊はなくなり、アップダウンカウンタ４
一５，４一６は計数を終了する。ダウンカウンタ４一１
３とアップダウンカウンタ４一５，４−６とでは、この
間に教えられた双方のクロック信号（ＣＬ端子の信号）
の数が等しい。数はプリセットされた変調データＭＤＴ
に一致する。したがって、アップダウンカウンタ４−５
，４−６の初期値が０であると、符号信号ＳＯＮが″
１″ のときは、初期値の０からこの数すなわち変調デ
ータＭＤＴ分だけカウントアップされることになる。す
なわち、初期値に変調データＭＤＴが加えられたことに
なる。他方、符号信号ＳＯＮが＾０″のときには、アッ
プダウンカウンタ４一５，４一６は初期値から上記数す
なわち変調データＭＤＴ分だけカウントダウンされるの
で、初期値から変調データＭ皿Ｔを引算したことになる
。以上で、変調データＭＤＴの加減算が終了した。つぎ
に、キ−データＫＤＴの加減算演算が行なわれる。先に
説明したキ−アサィナ２では、低音優先方式であった。
すなわち、キーデータＫＤＴが小さいほど、低音の鍵を
指示していることになる。一方、ノートアドレスは、和
Ｄｓが大きいほど低音になるようにした。したがって、
キーデータＫＤＴ（１脚Ｋ）は加算されるのでなく、減
算されなければならない。このために、優先端子ＰＲＹ
を″ ０″にする。第２図において、ラッチ２一９はキ
ーデータＫＤＴを出力している。

先に述べたキーヱネーフル信号ＫＥＮが″ ０″ にな
った後、キーロード信号ＫＬＤが発生して、第２図のプ
リセッタブルのダウンカウンタ４一１のＬＤ端子に加わ
り、キーデータＫＤＴをプリセットする。その後、キー
タィムスロット信号ＫＴＳが発生して、アンドゲ−ト４
−３と４一４に加わる。アンドゲート４一３には、Ｌク
ロツク信号ＬＣＫとオアゲート４一２の出力とが加わっ
ている。アンドゲート４一４には、和クロツク信号ＡＣ
Ｋとオアゲート４−２の出力とが加わっている。第２図
に示したＬクロック信号ＬＣＫは、和クロツク信号ＡＣ
Ｋを１／１６に分周した信号である。キータイムスロッ
ト信号ＫＴＳが″１″の間に、Ｌクロック信号ＬＣＫは
アンドゲート４−３を介してダウンカウンタ４一１のＣ
Ｋ端子に加わり、ダウンカウントさせ、ダウンカウンタ
４ーーの内容が０になるとオアゲート４一２の出力が″
０″になって、計数を終了する。一方この間に、和ク
ロック信号ＡＣＫはアンドゲート４−４、第６図のオア
ゲ−ト４一１１を介してアップダウンカウンタ４−５，
４一６に加わり、計数する。ダウンカウンタ４−１が１
回計数する間に、アップダウンカウンタ４−５，４一６
は１６回計数する。したがって、ダウンカウンタ４一１
の初期値の１母音だけ、アップダウンカウンタ４−５，
４一６が計数することになる。この計数の間は、アンド
ゲート４一８、オァゲート４−１０を介して、″０″が
、アップダウンカウンタ４一５と４一６のＵ／Ｄ端子に
印加されているので、アップダウンカウンタ４一５と４
一６は、変調データＭＤＴ（ＤＭ）から、キーデータＫ
ＤＴ（１釦ｋ）を減算することになる。すなわち、アッ
プダウンカウンタ４一５，４−６の和データＤｓはＤｓ
＝ＤＭ−１８ＤＫとなる。つぎに、粗調データＣＤＴ（
Ｄｃ）の加算演算について説明する。

先に述べたように、アップダウンカウンタ４一１ ５に
は、粗調ゲート信号ＣＧＴの立下りと共に、粗調データ
ＣＤＴが得られた。このあとで、粗調タイムスロット信
号ＣＴＳが現われ、オアゲート４一１０、インバ−夕１
０一３、およびアンドゲート４−１７に加わる。オアゲ
ート４−１０の出力が″１″になるから、アツプダウン
カウンタ４一５，４一６はアップカウントすなわち加算
状態になる。ィンバータ１０−３の出力は″０″になり
、アップダウンカウンタ４一１５はダウンカウントに切
り換わる。アンドゲート１０一４の出力は″０″になる
。アップダウンカウンタ４−１５の内容が０でないとき
オアゲート４−１６の出力は″１″であるのでアンドゲ
ート４−１７が開いて、和クロック信号ＡＣＫが通過し
、オアゲート４−１８を介してアップダウンカウンタ４
一１５のＣＫ端子に加わり、ダウンカウントの計数を実
行する。粗調タイムスロット信号ＣＴＳが″１″の間に
アップダウンカウンタ４一１・５の出力が０になるとオ
フゲート４−１６の出力力ｒｏ″になりアンドゲート４
−１７は閉じる。したがって、アップダウンカウンタ４
一１６のカウントダウン数は、その初期値である粗調デ
ータＣＤＴに等しい。またこのカウント数に等しい数の
和クロック信号ＡＣＫ（ＣＤＴ＊）はアンドゲート４−
１７からオアゲート４一１１を介してアップダウンカウ
ンタ４一５，４一６に加わる。アップダウンカウンタ４
−５，４−６はアップカウントするから、粗調データＣ
ＤＴ（Ｄｃ）が、さらに加算される。したがって、結局
、粗調タイムスロット信号の立下り時には、和データＤ
ｓ＝ＤＭ−１６×ＤＫ＋ＤＣ （９）がアップ
ダウンカウンタ４−５と４−６に記憶されることになる
。

アップダウンカウンタ４−５は１９２進構成である。

したがって、アップダウンカウンタ４一５の計数値は、
和データＤｓを１９２で割った余りＡＮｏＴ８になり、
アップダウンカウンタ４−６の計数値は商ＡｏｃＴにな
る。粕調タイムスロットＣＴＳの終了後に和。ード信号
ＳＬＤが、第６図のアンドゲート４一３０を介してアド
レスラツチ５−２と７一３のＬＤ端子に加わり、ノート
アドレスとオクターブアドレスとをそれぞれラッチし記
憶する。４一７（第５図）はオーバフロー検出ゲートで
あって、和データＤｓが負または所定値ＤｓＭ＾ｘを越
えたときに、″０″を出力し、その他の場合に、″１″
を出力するものである。

オーバフロー検出ゲート４一７が″０″になると、第６
図のアンドゲート４−３０が禁止され、和ロード信号Ｓ
ＬＤが阻止され、和データＤｓはアドレスラッチ５−２
，７−３に記憶されない。したがって前回のノートアド
レスとオクターブアドレスがそのま）代りに用いられる
。以上の説明よりわかるように、キーデータＫＤＴ、変
調データＭＤＴ、粗調データＣＤＴの３種のデータは、
それぞれのタイムスロットにおいて、３つの力ウンタ４
一１，４一１３，４一１５とアップダウンカウンタ４−
５，４−６とが協同で動作することにより、順次、加減
算処理される。

また、アップダウンカウンタ４一５を１９２進構成にし
ておくことにより、１９２の割り算処理が自動的に実施
されてしまう。上記説明においては、Ｌ＝１６とした。

このようにすれば、１６は２進数で１００００であり、
扱いやすい。しかし、分周数Ｎの組として、第８図以外
のものを使う場合、Ｌとして他の値を用いる方がよい場
合もある。上記説明の加減算は、カウンタを用いて行な
ったが、周知の直列演算式の加減算器や、並列演算式の
加減算器を用いてよいことはもちろんである。

これらの加減算器を用いる際、キーデータＫＤＴ、変調
データＭＤＴ、粗調データＣＤＴを加減算器に供給する
ためのデータレジスタの形式は上記カウンタの場合と異
なる場合があるのはもちろんであるが、これらの変更は
、ディジタル技術分野では設計的な事項にすぎないので
説明を省略する。つぎに、これらの直列演算や並列演算
を行なう場合に、その後必要になる１９２の割り算は、
非常に複雑な構成になるのが普通一般の状況である。

この割り算を、ほぼ省略する方法について、以下第９図
の図面と共に説明する。第９図は、並列演算器を用いた
場合に、上記割り算を不要にする構成である。

４一４川ま第１のデータレジスタであって下位の桁より
、４ビットのレジスタ４−４１、２ビットのレジスタ４
一４２、２ビットのレジスタ４−４３、４ビットのレジ
スタ４−４４に分けられる。

４一５０は第２のデータレジスタであって同じく、４ビ
ット、２ビット、２ビット、４ビットの各レジスタ４一
５１，４一５２，４−５３，４一５４に分けられる。

４一６０はフルアダ−であって、やはり、下位の桁から
４−６１，４一６２，４一６３，４一６４の４つの部分
に分けられる。

４−６１は４ビット２進、４一６２は２ビット１桁の２
進化３進、４一６３は２ビット２進、４−６４は４ビッ
ト２進の加算器である。

ここで、４一６２は２進化３進演算を行なうもので、２
つの数Ａ、Ｂと下位の４−６１の加算器からのキャリー
Ｃの和を演算すると２ビットの出力と１ビットのキャリ
ー出力を出す。その演算の真理値表は、当然のことなが
ら、第１０図のようになる。４一７０は演算結果をたく
わえる第３のレジスタで、上記データのビット構成にし
たがって、各レジスタ４一７１，４−７２，４一７３，
４一７４に分けることができる。

第１のレジスタ４−４０にキーデータＫＤＴを入れト第
２のレジスタ４一５０に変調データＭＤＴを入れ、和を
求める場合を考える。

キーデータＫＤＴは、上記のように、下位より４ビット
２進、２ビット３進、２ビット２進、４ビット２進で表
現されていなければならない。このためには、キーアサ
イナ２のカウンタ２一８を下位３進カウンタと上位２進
４ビット以上のカウンタにより構成し、下位３進カウン
タのキヤリーで上位２進４ビットカウンタを計数するよ
うにすれば、自動的に、２ビット３進とそれより上位２
進のデー夕が得られる。このデータをレジスタ４ｎ４０
の４一４２〜４一４４に格納し、レジスタ４一４１には
０を格納すればよい。第２のレジスタ４−５０には変調
データＭＤＴを入れるが、これも、ビット構成を加算器
に合わせる必要がある。

このためには、第５図のカウンタ類９−１と４−１３の
両方を、下位４ビットを２進カウンタで、中間２ビット
を３進カウンタで、それより上位を２進カウンタで構成
することにより、そのデータをそのまま、第２のレジス
タ４一５川こ格納することが可能になる。このようにす
れば、第３のレジスタ４−７０１こはキーデータＫＤＴ
と変調データＭＤＴの和が得られるが、この和データの
うち、レジスタ４−７１，４一７２，４一７３の部分は
、１６×３×４＝１９２となり、１９２進であり、１９
２進の上位桁がレジスタ４一７４の４ビットに表現され
る。これらのデータを再び、第１または第２のレジスタ
に入れ、第２または第１のレジスタに粗調データを入れ
て加算すれば、最終的に必要なデータが得られる。レジ
ス夕４−７１，４一７２，４−７３のデータは１９２進
であるのでノートアドレスに使え、レジス夕４−７４の
出力はオクターブアドレスに使える。したがって「とく
に１９２の割り算を行なう必要はない。３進演算は加算
器４−６２と４−６３とを入れかえて構成し、対応する
レジスタやカウンタも同様に入れかえてもよい。

また、Ｌコ１６以外の値のときは、加算器４−６１と対
応するレジスタやカウンタ類をＬに対応するようにすれ
ばよい。たとえば、１２平均律のみでＬ：１の場合は、
加算器４一６１と対応するレジス夕やカウンタ類は不要
になる。３進演算以外に３の偶数倍演算でもよいことは
いうまでもない。

第１１図は３進加算器の実施例である。

第１１図において４−８川ま２ビットのフルアダ−で（
ｘ、ｙ、ｚ）＝（Ａ，、Ａ。）十（Ｂ，、Ｂ）＋Ｃｎ−
，を実行する。ｚはキャリーである。ｘ、ｙ、ｚは論理
回路４−８１に加えられ、Ｓｏ，Ｓ，，Ｃｎに変換され
る。Ｓ，，Ｓｏは２進化３進数、Ｃｎはキャリーである
。論理回路４−８１の論理式は、真理値表より、求まる
。この論理式は、通常の技術で構成できるものであるこ
とはいうまでもない。先に説明したノートテーブルの内
容やノートアドレス、オクターブアドレス、キーデータ
ＫＤＴ、変調データＭＤＴ、粗調データＣＤＴなどの形
式は、上記実施例に限られず種々のものがとり得ること
は云うまでもない。

たとえば、ノートアドレスが大きいほど分周数を大きく
する代りに、逆に小さくすることもできる。また、各デ
ータは負数を考えず、適切なオフセットを与えて、オフ
セットノゞィナリ形式のようにすることもできる。また
、加算のみの処理で和データを得るようにすることも各
データの形式に注意することによって可能である。また
、上記加減算の切り換えの代りに、キ−データＫＤＴの
コンブリメントをとるか、そのままのデータとするかを
切り換えても、大略、加減算の初り換えができる。先の
説明ではＰＲＹを″ ０″にして低音優先とした。

ＰＲＹを″１″とすれば、キーデータＫＤＴは加算され
るので、高音優先になる。なおこの際キーアサイナの項
で説明したように、マトリックス鍵スイッチの配列を高
低逆にする必要がある。これらのノート演算処理は、上
記データのフオーマット（形式）の特徴を利用するよう
にして、いわゆるマイクロプロセッサやマイクロコンピ
ュータのようにプログラムによって制御される演算方式
によって実現してもよい。この場合にも、上記の割り算
をできるだけさげる方法が処理時間を遠くするのに有効
である。〔タイミングパルス発生器〕 以上の説明において「種々のタイミングパルスを使用し
た。

これらのタイミングパルスは、和クロック信号ＡＣＫの
最高の周波数として、フリッブフロツプを用いたカウン
タとゲート群により、つくることができる。たとえば、
Ｌクロック信号ＬＣＫは和クロツク信号ＡＣＫを１／１
６に分周したものでよい。キーェネーブル信号ＫＥＮは
、和クロック信号ＡＣＫの４８×Ｌ×２個のパルス分の
幅になる。キータィムスロツト信号ＫＴＳは４８×Ｌ個
のパルス分の幅をもち、粗調ゲート信号ＣＧＴと粗調タ
イムスロット信号ＣＴＳは、それぞれ１２×Ｌ×７個の
パルス分の幅をもち、変調ゲート信号ＭＧＴは１２×Ｌ
×１２個のパルス分の幅をもち、変調タイムスロット信
号ＭＴＳは１２×Ｌ個または２５６個のパルス分の幅を
もつようにするとよい。なお、粗調ゲート信号ＣＧＴの
パルス幅に合わせて、粗調クロツク信号ＣＣＫは約ＩＭ
Ｈｚ以下にする必要がある。また、変調クロック信号Ｍ
ＣＫは、変調ゲート信号ＭＧＴのパルス幅間に、最大２
５５カウントまで許されるから、それに見あつた周波数
範囲にすればよい。たとえば、和クロック信号ＡＣＫを
ＩＭＨｚとすると、Ｌクロツ信号ＬＣＫは６．２歌Ｈｚ
になり、変調ゲート時間は１２×１６×１２仏Ｓｅｃ＝
２３０４〆Ｓｅｃになる。

この間に、２５５カウントするときは、１カウント約９
．０４〃ｓｅｃになるので、変調クロック信号ＭＣＫは
、最大１１１Ｋ比になる。また、粗調デー外こついては
、粗調クロック信号ＣＣＫを最大ＩＭＨｚとすると、粗
調ゲート時間１２×Ｌ×７の間に、１３４４カウントで
きるから、７オクターブの間の粗調ができることになる
。

この場合、第５回のアップダウンカウンタ４一１５はオ
ーバフローしないから、オーバフロー防止用のオァゲー
ト４−１６はなくてもよいことになる。他のカウンタに
設けているオーバフロ−防止用のゲート類も、タイミン
グパルスの設計のし方によっては省略することもできる
。第７図のタイミングチャートにおいて、和クリア信号
ＡＣＬが発生してから、和ロード信号ＳＬＤが発生する
までが、全一周期になる。

この時間を、１２×Ｌ×１針鹿のＡＣＫパルスによって
つくる場合、３．０７２ｍｓｅｃになり、通常の鍵盤演
奏に対しては十分に遠い動作になる。以上本発明はノー
ト演算装置の項において詳説したように、キーデータ、
粗調データ、変調データなどの周波数を決定するデータ
を加減算し、かつ、その演算結果を１オクターブに対応
する所定数で割り算することにより、その商をオ，クタ
ーブ情報とし、余りをノート情報とするようにしたもの
であるから、音階信号処理に必要なオクターブ情報やノ
ート情報をきわめて容易につくり出すことができる。

とくに割り算においては、３の倍数進のデータ処理を行
なうことにより、自動的に商と余を得るようにしている
から、音階や音高情報の処理が非常に簡単になるという
優れた効果が得られる。

【図面の簡単な説明】

第１図は本発明を用いた電子楽器の実施例のブロック図
、第２図はキーアサィナを中心にした詳細なブロック図
、第２−ａ図は第２図のキーアサィナにおいて鍵数を増
大させたときの実施例を示すブロック図、第３図はキー
オンパルス発生器の実施例のブロック図、第４図は変調
装置のアナログ部の実施例を示すブロック図、第５図は
ノート演算装置および粗調装置を中心とする部分の詳細
なブロック図、第５−ａ図は相調装置の別の実施例のブ
ロック図、第６図は音階信号をつくりだすプログラムデ
バイダおよびクロツク処理装置を中心とする部分のブロ
ック図、第６一ａ図、第６−ｂ図はクロツク処理装置の
別の実施例のブロック図およびそのタイミングパルスの
図、第７図は本発明を用いた電子楽器のタイミングパル
スの図、第８図は第６図に示したノートテーブルの記憶
する分周数Ｎの一例を示す図、第９図は／ート演算装置
の別の実施例を示すブロック図、第１０図は第９図の動
作を説明するための図、第１１図は３進加算器の実施例
のブロック図へ第１１−ａ図は第１１図の動作を説明す
るための図である。 １……鍵スイッチ、２……キーアサイナ、３…・・・キ
ーオンパルス発生器、４・・・…ノート演算装置、５…
…ノートテーブル、６……プログラムデバイダ、７……
オクターブデバイダ、８……クロック処理装置、９・・
・…変調装置、１０・・・・・・粗調装層、１１・・・
…ＤＡ変換器、１２…・・・クロック発振器、１３・・
…・徴調装置、１４・・・・・・移調装置、１５・・・
出力端子、１６・・・・・・タイミングパルス発生器。 第２図第２０図 第４図 図 繁 第３図 第５０図 図 山 船 第６図 第６図 第７図 第８図 第９図 第１０図 第１１図 第１１ａ図

Claims (1)

1. 【特許請求の範囲】 １ 鍵に対応したキーデータを発生するキーアサイナと
   、所望の音域を指定する粗調データを発生する粗調装置
   と、変調用の変調データを発生する変調装置のうち少な
   くとも２つの出力する上記各データのうちの２つをノー
   ト演算装置に加えて加減算すると共に、その演算結果を
   １オクターブを構成する数で割り算し、その演算結果の
   商をオクターブ情報とし、余りを１オクターブ内を構成
   するノートの情報とすることを特徴とする電子楽器の音
   階データ処理装置。 ２ 特許請求の範囲第１項の記載において、１オクター
   ブを構成する数として、２４以上の数を採用したことを
   特徴とする電子楽器の音階データ処理装置。 ３ 特許請求の範囲第１項の記載において、キーデータ
   、粗調データ、変調データのうちの２つのデータの加減
   算に、上記各データを置数するカウンタと、上記カウン
   タと共同して動作する別のカウンタとを用い、上記別の
   カウンタの下位を１オクターブを構成する数で桁上げす
   るようにしたことを特徴とする電子楽器の音階データ処
   理装置。 ４ 特許請求の範囲第１項の記載において、キーデータ
   、粗調データ、変調データは、そのデータの一部が３進
   数表示されていることを特徴とする電子楽器の音階デー
   タ処理装置。 ５ 特許請求の範囲第１項の記載において、ノート演算
   装置は、並列演算処理もしくは直列演算処理を行ない、
   所定の桁の演算においては、３進演算を行なうことを特
   徴とする電子楽器の音階データ処理装置。 ６ 特許請求の範囲第１項の記載において、ノート演算
   装置はその演算結果が所定値を越えるとその所定値を演
   算結果として出力するオーバフロー防止装置を備えてい
   ることを特徴とする電子楽器の音階データ処理装置。