JPH0221621B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、複数のプロセツサによつて並列計
算を行なうアレイプロセツサ装置に関するもので
ある。

〔従来の技術〕

近年、電子計算機の計算速度は急速に向上して
きたが、科学技術計算のニーズもまた増大し、原
子力、航空などの分野において、現在計算可能な
値をはるかに越える計算速度が求められている。
このため、従来から複数の単位プロセツサで部分
的な計算を時間的に並列に行なうとともに、隣接
する単位プロセツサ間でデータ授受を行ない、全
体として高速な計算を行なうアレイプロセツサが
提案されている。

しかし、このように構成された装置でも、取扱
から計算量が膨大になると長い計算時間が必要と
なるので、計算途中でその計算結果をモニタし、
期待通りの計算が行なわれているか否かを判断
し、期待したものと異なつているものであればそ
こで計算を打切り、パラメータを変えて再計算を
行ない、目的の結果を得るまでの全計算時間を短
かくする工夫が行なわれている。

〔発明が解決しようとする問題点〕

しかしながら従来の装置は、計算途中の計算結
果をモニタするために計算を停止し、メモリに記
憶されているデータを読出さねばならないので、
計算が中断され高速処理の妨げになるばかりでな
く、計算結果をリアルタイムで、連続して得るこ
とができないという欠点を有していた。

〔問題点を解決するための手段〕

このような欠点を解決するためにこの発明は、
それぞれの単位プロセツサに対して独立に設けら
れ一方の端子から供給される単位プロセツサの処
理データを記憶する２ポートメモリと、２ポート
メモリの他方の端子から出力されるデータを取り
込んで表示情報を組み立てる制御装置と、その制
御装置によつて組み立てられた表示情報を表示す
るグラフイツクデイスプレイとを備えたものであ
る。

〔作用〕

計算結果が２ポートメモリに記憶され、その記
憶されたデータが出力される。

〔実施例〕

第１図はこの発明の一実施例を示すブロツク図
である。同図において、１はホストコンピユー
タ、２，４は制御装置、３はアレイプロセツサ装
置、５はグラフイツクターミナルである。アレイ
プロセツサ装置３は例えば、２次元配列された複
数のプロセツサ装置６から構成され、それぞれの
プロセツサ装置６は同一プロセツサ装置内であら
かじめ決められた計算を行なうとともに、隣接す
るプロセツサ装置との間でデータの授受を行なう
ようになつている。

プロセツサ装置６は第２図に示すように、単位
プロセツサ６ａ、RAMおよびROMで構成され
た計算用のメモリ６ｂ、RAMで構成された２ポ
ートメモリ６ｃから構成されている。そして、２
ポートメモリ６ｃの入力はバスライン６ｄに接続
され、単位プロセツサ６ａの計算結果が供給さ
れ、それが記憶されるようになつており、２ポー
トメモリ６ｃの出力は制御装置４に接続され、２
ポートメモリ６ｃに記憶されたデータをリアルタ
イムに出力するようになつている。制御装置４は
２ポートメモリ６ｃから供給された信号から図形
を組立てるようになつている。

なお、第１図の構成に用いられる単位プロセツ
サ６ａは計算結果を図形データに変換する図形処
理能力を備えている。

このように構成された装置の動作は次の通りで
ある。ホストコンピユータ１は制御装置２を介し
て各プロセツサ装置６に計算命令を与えると、そ
れぞれのプロセツサ装置６は計算を開始し、単位
プロセツサ６ａは計算結果をメモリ６ｂに記憶さ
せるとともに、その計算結果を図形処理して２ポ
ートメモリ６ｃに記憶させる。２ポートメモリ６
ｃは記憶したデータをその出力側から制御装置４
に供給するので、制御装置４は全てのプロセツサ
装置６から供給されたデータを組立ててグラフイ
ツクターミナル５に供給し、表示する。

このように、計算途中のデータがメモリ６ｂに
記憶されると同時に、２ポートメモリ６ｃにも記
憶されるので、計算の時間的変化がリアルタイム
にモニタできる。

第３図および第４図は他の実施例を示すブロツ
ク図であり、第３図は制御装置４を図形処理プロ
セツサ７に置換え、アレイプロセツサ装置３内の
それぞれの単位プロセツサ６ａは図形処理機能を
削除したものである。このような構成とすること
によつて単位プロセツサ６ａは計算だけを行なえ
ば良いので、第１図のものよりも高速演算が行な
える。

第４図は図形処理プロセツサ７の機能をホスト
コンピユータ１に持たせたもので、２ポートメモ
リ６ｃの出力は制御装置８を介してホストコンピ
ユータ１に供給される。ホストコンピユータ１の
処理能力に余裕がある時はこのように構成するこ
とによつて構成が簡単になる。この場合、制御装
置２は数値計算を管理し、制御装置８は２ポート
メモリを管理することになる。

なお、以上の実施例は単位プロセツサを２次元
配列した例について説明したが、この配列は１次
元または３次元であつても良い。

〔発明の効果〕

以上説明したようにこの発明は、各単位プロセ
ツサに２ポートメモリを備え、その２ポートメモ
リの出力を制御装置によつて表示情報に組み立
て、その組み立てられた表示情報をグラフイツク
デイスプレイに表示するようにしたので、計算結
果をリアルタイムに連続してモニタでき、そのモ
ニタのために計算を停止させる必要がないので、
高速性が確保できるという効果を有する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロツク
図、第２図は第１図におけるプロセツサ装置の構
成を示すブロツク図、第３図および第４図は他の
実施例を示すブロツク図である。 １…ホストコンピユータ、２，４，８…制御装
置、３…アレイプロセツサ装置、５…グラフイツ
クターミナル、６…プロセツサ装置、６ａ…単位
プロセツサ、６ｃ…２ポートメモリ、７…図形処
理プロセツサ。

Claims (1)

1. 【特許請求の範囲】 １ 複数の単位プロセツサを有しそれぞれの単位
   プロセツサの内部でデータの処理を行うとともに
   隣接するプロセツサとの間でデータの授受を行う
   アレイプロセツサ装置において、 それぞれの単位プロセツサ毎に設けられ単位プ
   ロセツサの処理データを一方の端子から取り込ん
   で記憶する２ポートメモリと、 その２ポートメモリの他方の端子から出力され
   るデータを取り込んで表示情報を組み立てる制御
   装置と、 その制御装置によつて組み立てられた表示情報
   を表示するグラフイツクデイスプレイとを備えた
   ことを特徴とするアレイプロセツサ装置。