JPH02216543A - マイクロプログラムの動作確認方式 - Google Patents
マイクロプログラムの動作確認方式Info
- Publication number
- JPH02216543A JPH02216543A JP3745289A JP3745289A JPH02216543A JP H02216543 A JPH02216543 A JP H02216543A JP 3745289 A JP3745289 A JP 3745289A JP 3745289 A JP3745289 A JP 3745289A JP H02216543 A JPH02216543 A JP H02216543A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- function model
- signal
- circuit
- microprogram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 4
- 238000012790 confirmation Methods 0.000 claims description 3
- 230000006870 function Effects 0.000 abstract 6
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロプログラム制御のプロセッサを使用し
た装置においてリアルチップを用いたマイクロプログラ
ムの動作確認方式に関する。
た装置においてリアルチップを用いたマイクロプログラ
ムの動作確認方式に関する。
従来この種のマイクロプログラムの動作確認は、対象プ
ロセッサの入出力信号および他の入出力装置等の外部装
置の動作を観測することによって行っている。
ロセッサの入出力信号および他の入出力装置等の外部装
置の動作を観測することによって行っている。
上述した従来のマイクロプログラム動作確認方法では、
外部装置の動作やプロセッサの外部端子の信号を観測し
てプロセッサの内部状態を推測し、マイクロプログラム
の動作確認はそれらの情報を総合して行っているので、
プロセッサの内部状態を直接知ることができないためプ
ロセッサが高機能であればあるほど動作確認に多くの時
間を要し、また推測結果が必ずしも正確でないという欠
点がある。
外部装置の動作やプロセッサの外部端子の信号を観測し
てプロセッサの内部状態を推測し、マイクロプログラム
の動作確認はそれらの情報を総合して行っているので、
プロセッサの内部状態を直接知ることができないためプ
ロセッサが高機能であればあるほど動作確認に多くの時
間を要し、また推測結果が必ずしも正確でないという欠
点がある。
本発明のマイクロプログラムの動作確認方式は、マイク
ロプログラム制御のプロセッサの回路を記述したコンピ
ュータ上の機能モデルと、前記プロセッサのリアルチッ
プの実際の入力信号を前記機能モデルの入力信号に変換
するとともにこの機能モデルの出力信号および内部信号
を実際の回路上の信号に変換する信号変換回路と、前記
プロセッサによるマイクロプログラム実行を待ち合わせ
るウェイトサイクルを挿入して前記機能モデルと前記リ
アルチップの動作の整合をとる制御回路とを備えること
を特徴とする。
ロプログラム制御のプロセッサの回路を記述したコンピ
ュータ上の機能モデルと、前記プロセッサのリアルチッ
プの実際の入力信号を前記機能モデルの入力信号に変換
するとともにこの機能モデルの出力信号および内部信号
を実際の回路上の信号に変換する信号変換回路と、前記
プロセッサによるマイクロプログラム実行を待ち合わせ
るウェイトサイクルを挿入して前記機能モデルと前記リ
アルチップの動作の整合をとる制御回路とを備えること
を特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
第１図において、本実施例は対象となるプロセッサのリ
アルチップ（以下ＣＰＵ）１と、マイクロプログラムを
格納しているマイクロメモリ（以下μＭ）２と、各種プ
ログラムおよびデータを格納しているメインメモリ（以
下ＭＭ）３と、外部入出力装置類（以下ｌ０）４と、実
信号とモデル上信号のインタフェースをとる信号変換回
路（以下ＩＮＦ）５と、コンピュータ上のＣＰＵＩの回
路を記述した機能モデル（以下ＭＤＬ）６と、ＣＰＵ
１に対してウェイトサイクルを挿入させＣＰＵＩの動作
とＭＤＬ６の動作との整合をとるマイクロプログラム実
行制御回路（以下ＣＴＬ）７とを備えている。
アルチップ（以下ＣＰＵ）１と、マイクロプログラムを
格納しているマイクロメモリ（以下μＭ）２と、各種プ
ログラムおよびデータを格納しているメインメモリ（以
下ＭＭ）３と、外部入出力装置類（以下ｌ０）４と、実
信号とモデル上信号のインタフェースをとる信号変換回
路（以下ＩＮＦ）５と、コンピュータ上のＣＰＵＩの回
路を記述した機能モデル（以下ＭＤＬ）６と、ＣＰＵ
１に対してウェイトサイクルを挿入させＣＰＵＩの動作
とＭＤＬ６の動作との整合をとるマイクロプログラム実
行制御回路（以下ＣＴＬ）７とを備えている。
続いて本実施例の動作について説明する。
ＣＰＵＩが８Ｍ２をアクセスして走行を始めると、ｌＮ
Ｆ３はＣＰＵＩの実際の入力信号をＭＤＬ６の入力信号
に変換してＭＤＬ６に与え、またｌＮＦ３はＭＤＬ６の
出力信号および内部信号を実際の回路上の信号に変換し
てＣＴＬ７に入力する。ＣＴＬ７はＣＰＵ１によるマイ
クロプログラムの実行を待ち合わせるウェイトサイクル
を挿入してＣＰＵＩの動作状態とＭＤＬ６の動作状態と
を一致させるように整合制御を行う。従って本実施例に
よれば、ＣＰＵ１の内部状態はＭＤＬ６と同一となり、
任意の信号はｌＮＦ３を通して実信号として観測できる
ため、マイクロプログラムの動作を確認することができ
る。
Ｆ３はＣＰＵＩの実際の入力信号をＭＤＬ６の入力信号
に変換してＭＤＬ６に与え、またｌＮＦ３はＭＤＬ６の
出力信号および内部信号を実際の回路上の信号に変換し
てＣＴＬ７に入力する。ＣＴＬ７はＣＰＵ１によるマイ
クロプログラムの実行を待ち合わせるウェイトサイクル
を挿入してＣＰＵＩの動作状態とＭＤＬ６の動作状態と
を一致させるように整合制御を行う。従って本実施例に
よれば、ＣＰＵ１の内部状態はＭＤＬ６と同一となり、
任意の信号はｌＮＦ３を通して実信号として観測できる
ため、マイクロプログラムの動作を確認することができ
る。
以上説明したように本発明は、コンピュータ上の機能モ
デルとリアルチップの動作状態を一致させ、直接には観
測することが不可能なチップの内部状態を知ることによ
り、マイクロプログラムの動作状態を正確に確認するこ
とができる効果がある。
デルとリアルチップの動作状態を一致させ、直接には観
測することが不可能なチップの内部状態を知ることによ
り、マイクロプログラムの動作状態を正確に確認するこ
とができる効果がある。
第 １
ソ
第１図は本発明の一実施例を示すブロック図である。
１・・・リアルチップ（ＣＰＵ）、２・・・マイクロメ
モリ（μＭ）、３・・・メインメモリ（ＭＭ）、４・・
・入出力装置類（１０）、５・・・信号変換回路（ＩＮ
Ｆ）、６・・・機能モデル（ＭＤ、Ｌ）、７・・・マイ
クロプログラム実行制御回路（ＣＴＬ）。
モリ（μＭ）、３・・・メインメモリ（ＭＭ）、４・・
・入出力装置類（１０）、５・・・信号変換回路（ＩＮ
Ｆ）、６・・・機能モデル（ＭＤ、Ｌ）、７・・・マイ
クロプログラム実行制御回路（ＣＴＬ）。
Claims (1)
- マイクロプログラム制御のプロセッサの回路を記述した
コンピュータ上の機能モデルと、前記プロセッサのリア
ルチップの実際の入力信号を前記機能モデルの入力信号
に変換するとともにこの機能モデルの出力信号および内
部信号を実際の回路上の信号に変換する信号変換回路と
、前記プロセッサによるマイクロプログラム実行を待ち
合わせるウェイトサイクルを挿入して前記機能モデルと
前記リアルチップの動作の整合をとる制御回路とを備え
ることを特徴とするマイクロプログラムの動作確認方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3745289A JPH02216543A (ja) | 1989-02-16 | 1989-02-16 | マイクロプログラムの動作確認方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3745289A JPH02216543A (ja) | 1989-02-16 | 1989-02-16 | マイクロプログラムの動作確認方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02216543A true JPH02216543A (ja) | 1990-08-29 |
Family
ID=12497899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3745289A Pending JPH02216543A (ja) | 1989-02-16 | 1989-02-16 | マイクロプログラムの動作確認方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02216543A (ja) |
-
1989
- 1989-02-16 JP JP3745289A patent/JPH02216543A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61229133A (ja) | シングルチツプマイクロコンピユ−タ用エミユレ−タ | |
| JPS60256860A (ja) | 論理集積回路 | |
| CN121658373A (zh) | 一种功能测试方法、装置、电子设备及存储介质 | |
| EP1302857A2 (en) | Apparatus and method for an on-board trace recorder unit | |
| JPS5839649U (ja) | テスト回路 | |
| JP2555580B2 (ja) | 記憶装置制御方式 | |
| JP2558902B2 (ja) | 半導体集積回路装置 | |
| JPH0114616B2 (ja) | ||
| JPS62174832A (ja) | 情報処理装置 | |
| JPS6027035A (ja) | 入出力装置の遠隔保守方式 | |
| JPH03201156A (ja) | 演算処理装置の制御装置 | |
| JPH0241781B2 (ja) | ||
| JPS5936838A (ja) | インタフエ−ス制御方式 | |
| JPS6020771B2 (ja) | マイクロ診断方式 | |
| JPS6037003A (ja) | パ−ソナルコンピユ−タとシ−ケンスコントロ−ラ間の通信方式 | |
| JPS61213931A (ja) | 割込み検出方式 | |
| JPS61240333A (ja) | 入出力割込処理方式 | |
| JPS60178524A (ja) | １チツプマイクロコンピユ−タ | |
| JPS62172476A (ja) | 測定デ−タ処理装置 | |
| JPH03175538A (ja) | 二重化処理装置 | |
| JPS6152768A (ja) | マルチプロセツサシステムの割込み制御機構 | |
| JPH01191916A (ja) | システムリセット制御回路 | |
| JPS60238945A (ja) | マイクロプログラム制御装置 | |
| JPH01111250A (ja) | データ処理システム | |
| JPH02211573A (ja) | ホスト・ターゲットマシンシステム |