JPH02216570A - ディバイス制御装置の制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディバイス制御装置の制御方式に関し、特に入
出力装置への書き込みにおける制御時のデータ転送要求
の制御方式に関する。

〔従来の技術〕

従来、この種のディバイス制御装置のデータ転送の制御
方式としては、入出力装置と入出力制御装置との間に位
置するディバイス制御装置内のバッファ・メモリ部のデ
ータ格納量に対してメモリ容量に僅かでも余裕があれば
、直ちに入出力制押装置に対してデータ転送要求を行っ
ていた。

〔発明が解決しようとする課題〕

上述した従来のディバイス制御装置の制御方式において
は、入出力制御装置は入出力バスを介して多数のディバ
イス制御装置と接続され、且つ、多数の入出力装置の同
時動作制御を行っている。

一般に、入出力制御装置へのデータ転送要求の応答は電
気的動作により高速に実行されるが、送出されたデータ
を使用する入出力装置のデータ引取り要求は、入出力装
置の機械的動作に同期した状態で行われるために低速で
ある。また、ディバイス制御装置内のバッファ・メモリ
部へのデータ格納は、メモリ容量−杯となるまで連続的
に入出力制御装置に対してデータ転送要求が行われ、入
出力装置からのデータ引取り要求よりも高速に行われる
が、多数の入出力装置の同時動作制御を行っているとき
には、ディバイス制御装置内のバッファ・メモリ部のデ
ータ格納を入出力装置の動作で必要とする速度以上に高
速に行うことは、他の入出力装置のデータ転送を阻害す
るという欠点がある。

〔課題を解決するための手段〕

本発明は、情報処理システムを構成する入出力制御装置
に接続される入出力バスと、入出力装置に接続されるデ
ィバイス・バスとの間に位置するディバイス制御装置の
入出力制御装置と入出力装置との間のデータ転送におけ
る入出力バス制御の制御方式において、前記入出力バス
、又は、前記ディバイス・バスからのデータを一時格納
するバッファ・メモリ部と、前記入出力バスとの間でデ
ータ送受に関する制御を行う入出力バス制御部と、前記
ディバイス・バスとの間でデータ送受に関する制御を行
うディバイス・バス制御部と、前記入出力バスＭ御部、
及び、前記ディバイス・バス制御部の指示に従って、前
記バッファ・メモリ部に対するデータの読み取り・書き
込みの制御を行うバッファ・メモリ制御部とを有し、前
記入出力バス制御部は前記入出力装置へのデータ書き込
み動作時における前記バッファ・メモリ部へのデータ格
納のため、前記入出力制御装置に対してのデータ転送の
要求を、前記バッファ・メモリ部のデータ格納状況に応
じて、タイミングを変化させて要求する機能を備えたこ
とを特徴とする。

〔実施例〕

次に、本発明について図面を参照して詳細に説明する。

第１図は本発明のディバイス制御装置の制御方式の一実
施例を示すブロック図である。

第２図は本発明の詳細な説明するディバイス制御装置を
使用したシステムの構成を示すブロック図である。まず
、第２図において、５０は主記憶装置、　５１は演算装
置、５２は診断装置及び５３は入出力制御装置であって
、それぞれシステム・バス３００に接続され、主記憶装
置５０との間で記憶データの読み取り・書き込み処理が
行われ、演算装置５１、診断装置５２及び入出力制御装
置５３との間では通信処理が行われる。　５４ａ　、　
５４ｂはディバイス制御装置であり入出力バス１００を
介して入出力制御装置５３に接続されている。　５５ａ
、　５５ｂは入出力装置でありディバイス・バス２００
を介してディバイス制御装置５４ａに接続されており、
ディバイス制御装置５４ａより入出力装置５５ａ、５５
ｂを制御するための各稽制御情報及びデータの読み取り
・書き込みの転送処理が実行される。

次ぎに、第１図において、１は切替回路、２はバッファ
・メモリ部、３はバッファ・メモリ制御部、４は入出力
バス制御部、５はディバイス制御部、　１０．１１．１
２．１３．１４．１５．２０．２１．２２．２３．２４
及び２５は接続線、３０及び３１はドライバ回路、　１
００は入出力バス、２００はディバイス・バスをそれぞ
れ示す。

バッファ・メモリ制御部３は接続線２１にてバッファ・
メモリ部２への読み取り・書き込み指示を行い、接続線
２０を介してバッファ・メモリ部２のデータ格納状況の
報告を得る。入出力バス制御部４は入出力バス１００と
の間でデータ送受に関する制御を行うもので、入出力制
御装置５３との間でデータ転送が必要なときは、接続線
２３を介してバッファ・メモリ部２のデータ格納許可表
示、又は、読み取り可能の報告と、格納データの読み取
り・書き込みのタイミングの指示とを行う。

ディバイス制御部５はディバイス・バス２００との間で
のデータ送受に関する制御を行なうもので、入出力装置
５５ａとの間でデータ転送が必要なときは、接続線２４
を介してバッファ・メモリ部２のデータ格納可能、又は
、読み取り可能の報告と、格納データの読み取り・書き
込みのタイミングの指示とを行う、切替回路１は入出力
バス１００、又は、ディバイス・バス２００からの送出
データのいずれかをバッファ・メモリ部２へ入力するた
めの切替を行うもので、バッファ・メモリ制御部３より
接続線２６を介して制御される。入出力制御装置５３か
ら入出力装ｆ５５ａへデータを送出する場合、入出力バ
ス１００を介して送出されたデータは接続１１ｉ１１０
から切替回路１を経て、次に、接続線１４を介してバッ
ファ・メモリ部２へ格納される。

次に、接続線１５からドライバ回路３１へ入力され、ド
ライバ回路３１から接続線１２を介してディバイス・バ
ス２００を通って入出力装置５５ａへ送られる。また逆
に、入出力装置５５ａから入出力制御装置５３ヘデータ
を送出する場合、入出力装置５５ａからディバイス・バ
ス２００を介して送出されたデータは接続線■から切替
回路１を経て、次に、接続線１４を介してバッファ・メ
モリ部２へ格納される０次に、接続線１５からドライバ
回路３０へ入力され、ドライバ回路３０から接続線１３
を介して入出力バス１０Ｇを通って入出力制御装置５３
へ送られる。−また、入出力制御装置５３から、例えば
、入出力装置５５ａに対するデータ転送を行い、データ
書き込み動作（以下、アウト・プツト・データ転送とい
う）を行う場合、入出力制御装置５３がらデータの入力
指令を受けたディバイス制御装置５４ａは指令の内容を
解析し、アウト・プツト・データ転送が必要と判断した
ならば、入出力装置５５ａに対してデータ書き込みの動
作指示を行うと同時に、ディバイス制御装置５４ａ内も
アウト・プツト・データ転送が実行できるようにモード
設定（図示せず）を行う、また、データ書き込みの動作
指示を受けた入出力装置５５ａは、指示に従って入出力
装置５５ａの機械部分を動作させてデータ引取りの要求
をディバイス制御装置５４ａに対して行うが、機械部分
の動作が伴うため、データ引取り要求には長時間を要す
る。そのため、ディバイス制御装置５４ａは入出力装置
５５ａからのデータ引取り要求を受付けるまでに、入出
力制御装置５３を介して得る主記憶装置５０からのデー
タをバッファ・メモリ部２へ格納するためにアウト・プ
ツト・データ転送の要求を入出力バス制御部４より接続
線２２を介して行うと共に入出力バス１００からの送出
データを入力するために切替回路１を動作させる。アウ
ト・プツト・データ転送の要求は入出力バス制御部４が
バッファ・メモリ制御部３から得たバッファ・メモリ部
２のデータ格納状況を判断し、バッファ・メモリ部２に
対して入出力バス制御部４のデータ格納許可表示が〈許
可〉を表示すれば送出される。主記憶装置５０からのデ
ータ送出、及び、バッファ・メモリ部２へのデータ格納
は電気的動作により短時間に行われる９次に、入出力装
置５５ａのデータ引取り準備が完了すると、入出力装置
５５ａよりディバイス・バス２００及び接続線２５を介
してディバイス制御部５ヘデータ引取りの要求がくる。

ここで、ディバイス制御部５は接続線２４を介してバッ
ファ・メモリ制御部３へ格納データの読み取りタイミン
グを指示し、更に、バッファ・メモリ制御部３は接続線
２４を介してバッファ・メモリ部２へ指示され、データ
はディバイス・バス２００を介して入出力装置５５ａへ
送出される。

従来の技術においては、バッファ・メモリ部２のデータ
格納状況をチエツクして、もしも、バッファ・メモリ部
２の格納しているデータ量が記憶容量−杯になるまで、
次々とアウト・プツト・データ転送の要求を行っていた
ため、入出力装置５５ａからのデータ引取り要求を受付
けたときには、バッファ・メモリ部２は既に格納してい
るデータ量が記憶容量−杯になっていることがあった。

このことは、入出力バス１００に複数のディバイス制御
部ｆ５４ａ及びディバイス制御装置５４ｂが接続され、
その各々が入出力バス１００上でデータ転送を行ってい
るとき、ある１つのディバイス制御装置、例えば、ディ
バイス制御装置５４ａがアウト・プツト・データ転送を
開始するとき、−時的ではあるが、ある一定の期間は入
出力バス１００を占有することとなり、このとき実行し
ている他のディバイス制御装置、例えば、ディバイス制
御装置５４ｂからのアウト・プツト・データ転送要求の
サービスを思うように受けられなくなり、最悪の場合に
は、データ・オーバーランといった障害を惹き起すこと
もある。すなわち、本発明においては、ディバイス制御
装置シ４ａの入出力バス制御部４はバッファ・メモリ部
２の単に現在格納しているデータ量が記憶容量−杯にな
っているといったデータ格納許可表示を行うのではなく
、現在格納しているデータ量が記憶容量の１／３、ある
いは、１／２等その時刻におけるデータ格納量を表示す
ると共に、データ格納余裕量が少なくなるのに応じて、
入出力制御装置５３に対してのアウト・プツト・データ
転送の要求を予め定めた所定の時間中止する。つまり、
バッファ・メモリ部２のデータ格納余裕量が少なくなる
にしたがつて、次に要求するアウト・プツト・データ転
送の要求間隔を長くとる。こうすることによって、ディ
バイス制御装置５４ａは入出力バス１００を占有するこ
となく、他のディバイス制御装置であるディバイス制御
装置５４ｂの入出力バス１００への介入を容易にする。

また、ディバイス制御装置５４ａのバッファ・メモリ部
２に格納されたデータは、前述したように、例えば、入
出力装置５５ａにおいてアウト・プツト・データの引取
り準備が完了すると、ディバイス制御部５ヘデータ引取
りの要求がきて、バッファ・メモリ部２から入出力装置
５５ａへデータが転送される。ここで、入出力装置５５
ａへデータが転送されるとバッファ・メモリ部２のデー
タ格納余裕量は増加するため、入出力バス制御部４は再
び、次のアウト・プツト・データ転送に対する要求の時
間間隔を短く変更する。

〔発明の効果〕

以上説明したように本発明のディバイス制御装置の制御
方式によれば、入出力制御装置に対してディバイス制御
装置のバッファ・メモリ部へのデータ格納許可表示及び
バッファ・メモリ部におけるデータ格納量に応じた入出
力制御装置へ要求するアウト・プツト・データ転送の要
求間隔（タイミング）を変化させることにより、多数の
入出力装置が同時動作していても、データ転送要求の送
出タイミングを適切なタイミングで効率よく行うことが
でき、他の入出力装置のデータ転送を阻害することが無
くなるという効果がある。

２０．２１．２２．２３，２４．２５・・・接続線、３
０．３１・・・ドライバ回路、５０・・・主記憶装置、
５１・・・演算装置、５２・・・診断装置、５３・・・
入出力制御装置、５４ａ、５４ｂ・・・ディバイス制御
装置、５５ａ、５５ｂ・・・入出力装置、ｌＯｏ・・・
入出力バス、２００・・・ディバイス・バス、３００・
・・システム・バス。

Claims (1)

【特許請求の範囲】
1. 情報処理システムを構成する入出力制御装置に接続され
   る入出力バスと、入出力装置に接続されるディバイス・
   バスとの間に位置するディバイス制御装置の入出力制御
   装置と入出力装置との間のデータ転送における入出力バ
   ス制御の制御方式において、前記入出力バス、又は、前
   記ディバイス・バスからのデータを一時格納するバッフ
   ァ・メモリ部と、前記入出力バスとの間でデータ送受に
   関する制御を行う入出力バス制御部と、前記ディバイス
   ・バスとの間でデータ送受に関する制御を行うディバイ
   ス・バス制御部と、前記入出力バス制御部、及び、前記
   ディバイス・バス制御部の指示に従つて、前記バッファ
   ・メモリ部に対するデータの読み取り・書き込みの制御
   を行うバッファ・メモリ制御部とを有し、前記入出力バ
   ス制御部は前記入出力装置へのデータ書き込み動作時に
   おける前記バッファ・メモリ部へのデータ格納のため、
   前記入出力制御装置に対してのデータ転送の要求を、前
   記バッファ・メモリ部のデータ格納状況に応じて、タイ
   ミングを変化させて要求する機能を備えたことを特徴と
   するディバイス制御装置の制御方式。