JPH0221689B2 - - Google Patents
Info
- Publication number
- JPH0221689B2 JPH0221689B2 JP9282383A JP9282383A JPH0221689B2 JP H0221689 B2 JPH0221689 B2 JP H0221689B2 JP 9282383 A JP9282383 A JP 9282383A JP 9282383 A JP9282383 A JP 9282383A JP H0221689 B2 JPH0221689 B2 JP H0221689B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- circuit
- potential
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、たとえばカラーテレビジヨン受像機
の画質調整回路に利用することのできる制御回路
に関するものである。
の画質調整回路に利用することのできる制御回路
に関するものである。
従来例の構成とその問題点
従来のコントロール端子を備えた集積回路化さ
れたコントロール回路の構成を第１図に示す。図
において、VR１はＡ端子に直流電圧を与える為
の可変抵抗器、Ｑ１はエミツターホロワー用トラ
ンジスタで、ベースに上記直流電圧が印加され
る。Ｒ１はそのエミツター抵抗で、その出力はコ
ントロール回路に接続されている。
れたコントロール回路の構成を第１図に示す。図
において、VR１はＡ端子に直流電圧を与える為
の可変抵抗器、Ｑ１はエミツターホロワー用トラ
ンジスタで、ベースに上記直流電圧が印加され
る。Ｒ１はそのエミツター抵抗で、その出力はコ
ントロール回路に接続されている。
今、第１図の回路でＡ点を開放にすると、コン
トロール回路には電圧は与えられず、コントロー
ルとしてはどちらかに与寄つた状態となつてしま
い、例えばコントロール回路にV1という電位を
与えようと思えば、端子Ａに抵抗をつけて与えね
ばならず、コストアツプにつながる。
トロール回路には電圧は与えられず、コントロー
ルとしてはどちらかに与寄つた状態となつてしま
い、例えばコントロール回路にV1という電位を
与えようと思えば、端子Ａに抵抗をつけて与えね
ばならず、コストアツプにつながる。
発明の目的
本発明は、上記の欠点を除去し、可変抵抗器に
よつてもコントロールでき、又、コントロール端
子を開放にしても内部で決められた電位をコント
ロール回路に与えることのできる集積回路化され
た制御回路を提供するものである。
よつてもコントロールでき、又、コントロール端
子を開放にしても内部で決められた電位をコント
ロール回路に与えることのできる集積回路化され
た制御回路を提供するものである。
発明の構成
本発明は、可変可能な直流電圧が印加されるコ
ントロール端子の入力インピーダンスを高くする
為、入力を２つのエミツターホロワーのベースに
接続し、コントロール端子の出力をコントロール
回路に接続するのにプツシユプル形式のトランジ
スタを形成しそのエミツターから出力を取り出
し、上記エミツタホロワーとプツシユプル回路の
間にある電位を与える為のバイアス回路を設け、
コントロール端子に与えるコントロール電圧と同
一の電圧をコントロール回路に与えるように構成
し、またコントロール端子を開放にした時は上記
バイアス回路によつてバイアスされた電位がコン
トロール回路に与えられるようにしたものであ
る。
ントロール端子の入力インピーダンスを高くする
為、入力を２つのエミツターホロワーのベースに
接続し、コントロール端子の出力をコントロール
回路に接続するのにプツシユプル形式のトランジ
スタを形成しそのエミツターから出力を取り出
し、上記エミツタホロワーとプツシユプル回路の
間にある電位を与える為のバイアス回路を設け、
コントロール端子に与えるコントロール電圧と同
一の電圧をコントロール回路に与えるように構成
し、またコントロール端子を開放にした時は上記
バイアス回路によつてバイアスされた電位がコン
トロール回路に与えられるようにしたものであ
る。
実施例の説明
以下、本発明の一実施例を第２図を参照して説
明する。第２図でVR１はＡの端子の電位をコン
トロールする可変抵抗器でその中点から端子Ａを
通してトランジスタＱ１，Ｑ２の各ベースにそれ
ぞれ直流電圧を供給する。トランジスタＱ１のエ
ミツタは、エミツター抵抗Ｒ１で接地され更にト
ランジスタＱ６のベースにつながる。トランジス
タＱ１のコレクタは、トランジスタＱ３のコレク
ター、ベース更にトランジスタＱ４のベースに接
続され、トランジスタＱ４のコレクターはトラン
ジスタＱ２のエミツターに接続されている。更に
トランジスタＱ４のコレクタとトランジスタＱ２
のエミツターに絶されている。更にトランジスタ
Ｑ４のコレクタとトランジスタＱ２のエミツタの
接続点は抵抗Ｒ２，Ｒ３の接続点に接続し、抵抗
Ｒ２のもう一方は電源電圧Vccに接続し、抵抗Ｒ
３のもう一方は接地している。更にトランジスタ
Ｑ４のコレクターはトランジスタＱ５のベースに
接続しており、トランジスタＱ５のエミツターは
トランジスタＱ６のエミツターに接続してプツシ
ユプル構成とし、このエミツタ接続点からコント
ロール回路１のコントロール端子に直流電圧が与
えられ、コントロール回路１を制御している。
明する。第２図でVR１はＡの端子の電位をコン
トロールする可変抵抗器でその中点から端子Ａを
通してトランジスタＱ１，Ｑ２の各ベースにそれ
ぞれ直流電圧を供給する。トランジスタＱ１のエ
ミツタは、エミツター抵抗Ｒ１で接地され更にト
ランジスタＱ６のベースにつながる。トランジス
タＱ１のコレクタは、トランジスタＱ３のコレク
ター、ベース更にトランジスタＱ４のベースに接
続され、トランジスタＱ４のコレクターはトラン
ジスタＱ２のエミツターに接続されている。更に
トランジスタＱ４のコレクタとトランジスタＱ２
のエミツターに絶されている。更にトランジスタ
Ｑ４のコレクタとトランジスタＱ２のエミツタの
接続点は抵抗Ｒ２，Ｒ３の接続点に接続し、抵抗
Ｒ２のもう一方は電源電圧Vccに接続し、抵抗Ｒ
３のもう一方は接地している。更にトランジスタ
Ｑ４のコレクターはトランジスタＱ５のベースに
接続しており、トランジスタＱ５のエミツターは
トランジスタＱ６のエミツターに接続してプツシ
ユプル構成とし、このエミツタ接続点からコント
ロール回路１のコントロール端子に直流電圧が与
えられ、コントロール回路１を制御している。
以下動作を説明する。
先づ、端子Ａに可変抵抗器VR１を付けた時、
可変抵抗器VR１の中点から端子ＡにV1という電
位が与えられ、その電位はさらにトランジスタＱ
１，Ｑ２のベースに与えられる。したがつてトラ
ンジスタＱ２のエミツタには、V1＋Ｄ（Ｄ＝トラ
ンジスターの接触電位＝約0.7V）という電位が
得られる。トランジスタＱ２はエミツターホロワ
ーであり、抵抗Ｒ２，Ｒ３の値が充分大きければ
抵抗Ｒ２，Ｒ３は無視できる。トランジスタＱ２
に流れる電流は、トランジスタＱ１のエミツタの
電位で決まる。トランジスタＱ１のエミツタの電
位は、V1−Ｄであり、トランジスタＱ１の電流
は、（V1−Ｄ）／Ｒ１で決まり、トランジスタＱ
３，Ｑ４はカレントミラー回路を構成しているの
で、トランジスタＱ３，Ｑ４の各コレクタを流れ
る電流は同電流である。従つてトランジスタＱ
５，Ｑ６のエミツターにはV1の電位が与えられ、
それによつてコントロール回路１が制御される。
トランジスタＱ５，Ｑ６はプツシユプルの構成で
あり、常にバランスを保つためにトランジスタＱ
３，Ｑ４の回路をカレントミラー回路にしてい
る。
可変抵抗器VR１の中点から端子ＡにV1という電
位が与えられ、その電位はさらにトランジスタＱ
１，Ｑ２のベースに与えられる。したがつてトラ
ンジスタＱ２のエミツタには、V1＋Ｄ（Ｄ＝トラ
ンジスターの接触電位＝約0.7V）という電位が
得られる。トランジスタＱ２はエミツターホロワ
ーであり、抵抗Ｒ２，Ｒ３の値が充分大きければ
抵抗Ｒ２，Ｒ３は無視できる。トランジスタＱ２
に流れる電流は、トランジスタＱ１のエミツタの
電位で決まる。トランジスタＱ１のエミツタの電
位は、V1−Ｄであり、トランジスタＱ１の電流
は、（V1−Ｄ）／Ｒ１で決まり、トランジスタＱ
３，Ｑ４はカレントミラー回路を構成しているの
で、トランジスタＱ３，Ｑ４の各コレクタを流れ
る電流は同電流である。従つてトランジスタＱ
５，Ｑ６のエミツターにはV1の電位が与えられ、
それによつてコントロール回路１が制御される。
トランジスタＱ５，Ｑ６はプツシユプルの構成で
あり、常にバランスを保つためにトランジスタＱ
３，Ｑ４の回路をカレントミラー回路にしてい
る。
次に、端子Ａを開放した時について説明する。
端子Ａを開放にすると、先づ、トランジスタＱ２
のエミツタに抵抗Ｒ２，Ｒ３で決められる電位
V2が与えられる。したがつてトランジスタＱ５，
Ｑ６のエミツタにはV2−Ｄの電位が得られ、そ
れがコントロール回路１に供給されコントロール
回路１に一定電圧を与える事ができる。その事に
より、端子Ａを抵抗でプリーダする必要がなくな
り、コストダウンできる。
端子Ａを開放にすると、先づ、トランジスタＱ２
のエミツタに抵抗Ｒ２，Ｒ３で決められる電位
V2が与えられる。したがつてトランジスタＱ５，
Ｑ６のエミツタにはV2−Ｄの電位が得られ、そ
れがコントロール回路１に供給されコントロール
回路１に一定電圧を与える事ができる。その事に
より、端子Ａを抵抗でプリーダする必要がなくな
り、コストダウンできる。
発明の効果
以上の様に本発明によれば、コントロール用の
端子に可変抵抗器を接続した時は、そのままの電
位でコントロールすることができ、またその端子
を開放にしても、集積回路の外部に抵抗等をつけ
て電位を与える事なく、内部で一定電位を与える
事ができ、同時に入力インピーダンスをエミツタ
ーホロワーを使用する事により大きく取り、可変
抵抗器の抵抗値は従来と変わらず大きくできると
いう特徴を有している。
端子に可変抵抗器を接続した時は、そのままの電
位でコントロールすることができ、またその端子
を開放にしても、集積回路の外部に抵抗等をつけ
て電位を与える事なく、内部で一定電位を与える
事ができ、同時に入力インピーダンスをエミツタ
ーホロワーを使用する事により大きく取り、可変
抵抗器の抵抗値は従来と変わらず大きくできると
いう特徴を有している。
第１図は従来のコントロール電圧を与える制御
回路の回路図、第２図は本発明の一実施例におけ
る制御回路の回路図である。 Ｑ１，Ｑ２……エミツタホロワートランジス
タ、Ｑ５，Ｑ６……プツシユプル回路を構成する
トランジスタ、VR１……可変抵抗器、Ｒ１，Ｒ
２，Ｒ３……抵抗。
回路の回路図、第２図は本発明の一実施例におけ
る制御回路の回路図である。 Ｑ１，Ｑ２……エミツタホロワートランジス
タ、Ｑ５，Ｑ６……プツシユプル回路を構成する
トランジスタ、VR１……可変抵抗器、Ｒ１，Ｒ
２，Ｒ３……抵抗。
Claims (1)
- １ 可変直流電圧が印加される端子に第１、第２
のエミツターホロワートランジスターのそれぞれ
のベースを接続し、第３、第４のトランジスター
のエミツターを互いに接続し、その接続点から出
力を取り出す様にしてプツシユプル回路を構成
し、上記第３、第４のトランジスタのベースをそ
れぞれ上記第１、第２のトランジスターのエミツ
タに接続し、かつ上記プツシユプル回路にバイア
ス電圧を与えるバイアス回路を設けた制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58092823A JPS59218017A (ja) | 1983-05-25 | 1983-05-25 | 制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58092823A JPS59218017A (ja) | 1983-05-25 | 1983-05-25 | 制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59218017A JPS59218017A (ja) | 1984-12-08 |
| JPH0221689B2 true JPH0221689B2 (ja) | 1990-05-15 |
Family
ID=14065151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58092823A Granted JPS59218017A (ja) | 1983-05-25 | 1983-05-25 | 制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59218017A (ja) |
-
1983
- 1983-05-25 JP JP58092823A patent/JPS59218017A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59218017A (ja) | 1984-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6156642B2 (ja) | ||
| JPH09130227A5 (ja) | ||
| JPH0221689B2 (ja) | ||
| JP2557552B2 (ja) | ピーククリップ回路 | |
| JP2800522B2 (ja) | 電流切換回路 | |
| JP3627368B2 (ja) | アンプ | |
| JPS6127927B2 (ja) | ||
| JPS6342595Y2 (ja) | ||
| JPH0145766B2 (ja) | ||
| JPH0533105Y2 (ja) | ||
| JP2752836B2 (ja) | 電圧・電流変換回路 | |
| JPS6259485B2 (ja) | ||
| JPH0122256Y2 (ja) | ||
| JPS6259926B2 (ja) | ||
| JPH0352027Y2 (ja) | ||
| JP3294909B2 (ja) | 電子スイッチ回路 | |
| JPH0378032B2 (ja) | ||
| JP2579932B2 (ja) | ヒステリシスコンパレ−タ | |
| JP2943166B2 (ja) | 移相回路 | |
| JPS6161288B2 (ja) | ||
| JPH029729B2 (ja) | ||
| JPH0119648B2 (ja) | ||
| JPH0375097B2 (ja) | ||
| JPH0453443B2 (ja) | ||
| JPH0564486B2 (ja) |