JPH0375097B2 - - Google Patents
Info
- Publication number
- JPH0375097B2 JPH0375097B2 JP61057667A JP5766786A JPH0375097B2 JP H0375097 B2 JPH0375097 B2 JP H0375097B2 JP 61057667 A JP61057667 A JP 61057667A JP 5766786 A JP5766786 A JP 5766786A JP H0375097 B2 JPH0375097 B2 JP H0375097B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- signal
- input terminal
- operational amplifier
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 8
Landscapes
- Processing Of Color Television Signals (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は各種の電子機器での使用に適する信号
極性切換回路に関するものである。
極性切換回路に関するものである。
（従来の技術）
信号の極性を正負に切換える機能を有する信号
極性切換回路は、従来から各種の電子機器に用い
られて来ていることは周知のとおりである。第４
図は従来の信号極性切換回路の一例構成を示す回
路図であつて、この第４図において１は信号の入
力端子、２は信号の出力端子であり、前記した入
力端子１と出力端子２との間には等しい抵抗値Ｒ
を有する第１の抵抗３と第２の抵抗４とが直列接
続されている。
極性切換回路は、従来から各種の電子機器に用い
られて来ていることは周知のとおりである。第４
図は従来の信号極性切換回路の一例構成を示す回
路図であつて、この第４図において１は信号の入
力端子、２は信号の出力端子であり、前記した入
力端子１と出力端子２との間には等しい抵抗値Ｒ
を有する第１の抵抗３と第２の抵抗４とが直列接
続されている。
前記した第１の抵抗３と第２の抵抗４との接続
点は演算増幅器６の反転入力端子に接続されてお
り、また、前記した演算増幅器６の出力端子は信
号の出力端子２に接続されている。演算増幅器６
の非反転入力端子にはスイツチ７の一方の接点が
接続されているとともに、前記した第１、第２の
抵抗３，４と抵抗値の等しい第３の抵抗５の一端
が接続されており、前記した第３の抵抗５の他端
は信号の入力端子１に接続されている。また、前
記したスイツチ７の他方の接点は接地されてい
る。
点は演算増幅器６の反転入力端子に接続されてお
り、また、前記した演算増幅器６の出力端子は信
号の出力端子２に接続されている。演算増幅器６
の非反転入力端子にはスイツチ７の一方の接点が
接続されているとともに、前記した第１、第２の
抵抗３，４と抵抗値の等しい第３の抵抗５の一端
が接続されており、前記した第３の抵抗５の他端
は信号の入力端子１に接続されている。また、前
記したスイツチ７の他方の接点は接地されてい
る。
前記のように構成されている従来の信号極性切
換回路は、それのスイツチ７がオンの状態になさ
れると、利得−１の反転増幅器として動作し、ま
た、スイツチ７がオフの状態になされた場合に
は、演算増幅器６の非反転入力端子に対して同相
入力が与えられるために利得１の非反転増幅器と
して動作するから、スイツチ７のオン、オフ動作
に応じて信号の出力端子２には信号の極性が正負
に切換えられた出力信号が送出されるのである。
換回路は、それのスイツチ７がオンの状態になさ
れると、利得−１の反転増幅器として動作し、ま
た、スイツチ７がオフの状態になされた場合に
は、演算増幅器６の非反転入力端子に対して同相
入力が与えられるために利得１の非反転増幅器と
して動作するから、スイツチ７のオン、オフ動作
に応じて信号の出力端子２には信号の極性が正負
に切換えられた出力信号が送出されるのである。
（発明が解決しようとする問題点）
ところが、前記した第４図示の従来の信号極性
切換回路では、演算増幅器６の入力バイアス電流
に起因して、スイツチ７のオンオフに伴い信号の
出力端子２に直流のオフセツト電圧が発生すると
いう欠点があつた。前記の欠点について、第５図
をも参照して説明すると次のとおりである。
切換回路では、演算増幅器６の入力バイアス電流
に起因して、スイツチ７のオンオフに伴い信号の
出力端子２に直流のオフセツト電圧が発生すると
いう欠点があつた。前記の欠点について、第５図
をも参照して説明すると次のとおりである。
今、第４図示の信号極性切換回路の入力端子１
に対して与えられる入力信号Viが零の状態にお
いて演算増幅器６の入力端子から流出するバイア
ス電流をＩとすると、スイツチ５がオンの状態に
おける第４図示の信号極性切換回路の等価回路は
第５図のａによつて示されるものとなる。そし
て、この第５図のａにおいて、Ｖ１は反転入力端
子側の等価入力オフセツト電圧であつて、前記の
Ｖ１はV1＝IRであり、この時に信号の出力端子
２にはVo＝−IRの電圧、すなわち、−IRの直流
オフセツト電圧が発生する。
に対して与えられる入力信号Viが零の状態にお
いて演算増幅器６の入力端子から流出するバイア
ス電流をＩとすると、スイツチ５がオンの状態に
おける第４図示の信号極性切換回路の等価回路は
第５図のａによつて示されるものとなる。そし
て、この第５図のａにおいて、Ｖ１は反転入力端
子側の等価入力オフセツト電圧であつて、前記の
Ｖ１はV1＝IRであり、この時に信号の出力端子
２にはVo＝−IRの電圧、すなわち、−IRの直流
オフセツト電圧が発生する。
次に、スイツチ５がオフの状態になされた場合
には、第４図示の信号極性切換回路の等価回路は
第５図のｂによつて示されるものとなるが、この
第５図のｂにおいて、Ｖ１は前記したようにV1
＝IRで示される反転入力端子側の等価入力オフ
セツト電圧であり、また、Ｖ２はV2＝IRで示さ
れるような非反転入力端子側の等価入力オフセツ
ト電圧である。
には、第４図示の信号極性切換回路の等価回路は
第５図のｂによつて示されるものとなるが、この
第５図のｂにおいて、Ｖ１は前記したようにV1
＝IRで示される反転入力端子側の等価入力オフ
セツト電圧であり、また、Ｖ２はV2＝IRで示さ
れるような非反転入力端子側の等価入力オフセツ
ト電圧である。
そして、演算増幅器６では前記した反転入力端
子側の等価入力オフセツト電圧Ｖ１を−１倍に増
幅し、また、非反転入力端子側の等価入力オフセ
ツト電圧Ｖ２を２倍に増幅するから、この時に信
号の出力端子２にはVo＝−IR＋2IR＝IRの電圧
が発生するから、第４図示の信号極性切換回路は
信号極性の切換え動作に際して±IRの直流オフ
セツト電圧が発生するという欠点があつた。
子側の等価入力オフセツト電圧Ｖ１を−１倍に増
幅し、また、非反転入力端子側の等価入力オフセ
ツト電圧Ｖ２を２倍に増幅するから、この時に信
号の出力端子２にはVo＝−IR＋2IR＝IRの電圧
が発生するから、第４図示の信号極性切換回路は
信号極性の切換え動作に際して±IRの直流オフ
セツト電圧が発生するという欠点があつた。
（問題点を解決するための手段）
本発明は、信号の入力端子に一端が接続された
第１の抵抗器の他端を、前記した第１の抵抗器と
等しい抵抗値を有する第２の抵抗器の一端に接続
し、また、前記した第２の抵抗器の他端を出力端
子に接続し、さらに、前記した第１の抵抗器と第
２の抵抗器との接続点に反転入力端子が接続され
ている演算増幅器における出力端子を信号の出力
端子に接続するとともに、前記の演算増幅器の非
反転入力端子に前記した第１、第２の抵抗器の抵
抗値の1/2の抵抗値を有する第３の抵抗値の一端
を接続し、さらにまた、前記した第３の抵抗器の
他端を切換スイツチの可動接点に接続するととも
に、切換スイツチの第１の固定接点を信号の入力
端子に接続し、また、切換スイツチの第２の固定
接点を基準電位点に接続してなる信号極性切換回
路、すなわち、演算増幅器の入力バイアス電流に
起因する直流オフセツト電圧の発生しない信号極
性切換回路を提供するものである。
第１の抵抗器の他端を、前記した第１の抵抗器と
等しい抵抗値を有する第２の抵抗器の一端に接続
し、また、前記した第２の抵抗器の他端を出力端
子に接続し、さらに、前記した第１の抵抗器と第
２の抵抗器との接続点に反転入力端子が接続され
ている演算増幅器における出力端子を信号の出力
端子に接続するとともに、前記の演算増幅器の非
反転入力端子に前記した第１、第２の抵抗器の抵
抗値の1/2の抵抗値を有する第３の抵抗値の一端
を接続し、さらにまた、前記した第３の抵抗器の
他端を切換スイツチの可動接点に接続するととも
に、切換スイツチの第１の固定接点を信号の入力
端子に接続し、また、切換スイツチの第２の固定
接点を基準電位点に接続してなる信号極性切換回
路、すなわち、演算増幅器の入力バイアス電流に
起因する直流オフセツト電圧の発生しない信号極
性切換回路を提供するものである。
（実施例）
以下、添付図面を参照して本発明の信号極性切
換回路の具体的な内容について詳細に説明する。
換回路の具体的な内容について詳細に説明する。
第１図は本発明の信号極性切換回路の一実施例
の回路図であつて、この第１図において１は信号
の入力端子、２は信号の出力端子であり、前記し
た入力端子１と出力端子２との間には等しい抵抗
値Ｒを有する第１の抵抗３と第２の抵抗４とが直
列に接続されており、前記した第１の抵抗３と第
２の抵抗４との接続点は演算増幅器６の反転入力
端子に接続されている。
の回路図であつて、この第１図において１は信号
の入力端子、２は信号の出力端子であり、前記し
た入力端子１と出力端子２との間には等しい抵抗
値Ｒを有する第１の抵抗３と第２の抵抗４とが直
列に接続されており、前記した第１の抵抗３と第
２の抵抗４との接続点は演算増幅器６の反転入力
端子に接続されている。
また、前記した演算増幅器６の出力端子は信号
の出力端子２に接続されている。演算増幅器６の
非反転入力端子には、前記した第１、第２の抵抗
３，４の抵抗値の1/2の抵抗値を有する第３の抵
抗８の一端が接続されており、前記した第３の抵
抗８の他端は切換スイツチSWの可動接点Ｓ３に
接続されている。また、前記した切換スイツチ
SWの第１の固定接点Ｓ１は信号の入力端子１に
接続されており、また、切換スイツチSWの第２
の固定接点Ｓ２は基準の電位点（図示の例では接
地）に接続されている。
の出力端子２に接続されている。演算増幅器６の
非反転入力端子には、前記した第１、第２の抵抗
３，４の抵抗値の1/2の抵抗値を有する第３の抵
抗８の一端が接続されており、前記した第３の抵
抗８の他端は切換スイツチSWの可動接点Ｓ３に
接続されている。また、前記した切換スイツチ
SWの第１の固定接点Ｓ１は信号の入力端子１に
接続されており、また、切換スイツチSWの第２
の固定接点Ｓ２は基準の電位点（図示の例では接
地）に接続されている。
前記のように構成されている本発明の信号極性
切換回路は、それの切換スイツチSWの可動接点
Ｓ３が第２の固定接点Ｓ２側に切換えられると、
利得−１の反転増幅器として動作し、また、切換
スイツチSWの可動接点Ｓ３が第１の固定接点Ｓ
１側に切換えられた場合には、演算増幅器６の非
反転入力端子に対して同相入力が与えられるため
に利得１の非反転増幅器として動作するから、切
換スイツチSWの可動接点Ｓ３が２つの固定接点
Ｓ１，Ｓ２間で切換えられるのに応じて信号の出
力端子２には信号の極性が正負に切換えられた出
力信号が送出されるのである。
切換回路は、それの切換スイツチSWの可動接点
Ｓ３が第２の固定接点Ｓ２側に切換えられると、
利得−１の反転増幅器として動作し、また、切換
スイツチSWの可動接点Ｓ３が第１の固定接点Ｓ
１側に切換えられた場合には、演算増幅器６の非
反転入力端子に対して同相入力が与えられるため
に利得１の非反転増幅器として動作するから、切
換スイツチSWの可動接点Ｓ３が２つの固定接点
Ｓ１，Ｓ２間で切換えられるのに応じて信号の出
力端子２には信号の極性が正負に切換えられた出
力信号が送出されるのである。
前記した本発明の信号極性切換回路では既述し
た従来例の信号極性切換回路で問題になつたよう
な直流オフセツト電圧が発生しないという点につ
いて第２図をも参照して説明する。
た従来例の信号極性切換回路で問題になつたよう
な直流オフセツト電圧が発生しないという点につ
いて第２図をも参照して説明する。
第１図に示されている信号極性切換回路におい
て、それの演算増幅器６における非反転入力端子
側の入力バイアス電流は、切換スイツチSWの可
動接点Ｓ３が２つの固定接点Ｓ１，Ｓ２のどちら
側に切換えられても常に第３の抵抗８を流れるの
で、信号の入力端子１に対して与えられる入力信
号Ｖ１が零の状態における直流オフセツト電圧に
関する信号極性切換回路の等価回路は第２図によ
つて示されるものになる。
て、それの演算増幅器６における非反転入力端子
側の入力バイアス電流は、切換スイツチSWの可
動接点Ｓ３が２つの固定接点Ｓ１，Ｓ２のどちら
側に切換えられても常に第３の抵抗８を流れるの
で、信号の入力端子１に対して与えられる入力信
号Ｖ１が零の状態における直流オフセツト電圧に
関する信号極性切換回路の等価回路は第２図によ
つて示されるものになる。
この第２図において、Ｖ１は演算増幅器６の反
転入力端子から流出するバイアス電流Ｉに起因し
て生じる等価入力オフセツト電圧であり、前記の
等価入力オフセツト電圧Ｖ１はV1＝IRである。
また、Ｖ２は演算増幅器６の非反転入力端子から
流出するバイアス電流Ｉに起因して生じる非反転
入力端子側の等価入力オフセツト電圧であつて、
この非反転入力端子側の等価入力オフセツト電圧
Ｖ２はV2＝IR／２となる。
転入力端子から流出するバイアス電流Ｉに起因し
て生じる等価入力オフセツト電圧であり、前記の
等価入力オフセツト電圧Ｖ１はV1＝IRである。
また、Ｖ２は演算増幅器６の非反転入力端子から
流出するバイアス電流Ｉに起因して生じる非反転
入力端子側の等価入力オフセツト電圧であつて、
この非反転入力端子側の等価入力オフセツト電圧
Ｖ２はV2＝IR／２となる。
そして、演算増幅器６では前記した反転入力端
子側の等価入力オフセツト電圧Ｖ１を−１倍に増
幅するとともに、前記した非反転入力端子側の等
価入力オフセツト電圧Ｖ２を２倍に増幅するか
ら、信号の出力端子２には、Vo＝−V1＋2V2＝
−IR＋２（IR／２）＝０の電圧、すなわち、演算
増幅器６の出力には直流オフセツト電圧が発生し
ないのであり、第１図示の本発明の信号極性切換
回路では、出力極性が正負に変化しても直流オフ
セツト電圧が発生しないのである。
子側の等価入力オフセツト電圧Ｖ１を−１倍に増
幅するとともに、前記した非反転入力端子側の等
価入力オフセツト電圧Ｖ２を２倍に増幅するか
ら、信号の出力端子２には、Vo＝−V1＋2V2＝
−IR＋２（IR／２）＝０の電圧、すなわち、演算
増幅器６の出力には直流オフセツト電圧が発生し
ないのであり、第１図示の本発明の信号極性切換
回路では、出力極性が正負に変化しても直流オフ
セツト電圧が発生しないのである。
次に、前記した第１図示の信号極性切換回路中
で使用されるのに適する切換スイツチSWの構成
例を第３図を参照して説明する。第３図におい
て、トランジスタＱ１，Ｑ２からなる第１の差動
対の出力側と、トランジスタＱ３，Ｑ４からなる
第２の差動対の出力側とは、トランジスタＱ６と
ダイオードＱ５とからなる共通のカレントミラー
回路に接続されており、また、前記した第１、第
２の差動対におけるトランジスタＱ２，Ｑ４のコ
レクタがベースに接続されているトランジスタＱ
７のエミツタが前記したトランジスタＱ２，Ｑ４
の各ベースに接続されていることにより共通に帰
還されてボルテージフオロアを構成している。
で使用されるのに適する切換スイツチSWの構成
例を第３図を参照して説明する。第３図におい
て、トランジスタＱ１，Ｑ２からなる第１の差動
対の出力側と、トランジスタＱ３，Ｑ４からなる
第２の差動対の出力側とは、トランジスタＱ６と
ダイオードＱ５とからなる共通のカレントミラー
回路に接続されており、また、前記した第１、第
２の差動対におけるトランジスタＱ２，Ｑ４のコ
レクタがベースに接続されているトランジスタＱ
７のエミツタが前記したトランジスタＱ２，Ｑ４
の各ベースに接続されていることにより共通に帰
還されてボルテージフオロアを構成している。
前記のトランジスタＱ７のコレクタは電源Vcc
に接続されており、また、トランジスタＱ７のエ
ミツタは電流源Ｉ２に接続されている。前記した
第１の差動対を構成している各トランジスタＱ
１，Ｑ２のエミツタは共通接続されて第３の差動
対を構成しているトランジスタＱ８，Ｑ９の内の
トランジスタＱ８のコレクタに接続され、また、
前記した第２の差動対を構成している各トランジ
スタＱ３，Ｑ４のエミツタは共通接続されて第３
の差動対を構成しているトランジスタＱ８，Ｑ９
の内のトランジスタＱ９のコレクタに接続されて
いる。
に接続されており、また、トランジスタＱ７のエ
ミツタは電流源Ｉ２に接続されている。前記した
第１の差動対を構成している各トランジスタＱ
１，Ｑ２のエミツタは共通接続されて第３の差動
対を構成しているトランジスタＱ８，Ｑ９の内の
トランジスタＱ８のコレクタに接続され、また、
前記した第２の差動対を構成している各トランジ
スタＱ３，Ｑ４のエミツタは共通接続されて第３
の差動対を構成しているトランジスタＱ８，Ｑ９
の内のトランジスタＱ９のコレクタに接続されて
いる。
前記したトランジスタＱ８，Ｑ９のエミツタは
共通接続された後に電流源Ｉ１を介して接地され
ており、一方のトランジスタＱ８のベースには基
準電圧Vrefが与えられ、他方のトランジスタＱ
９のベースには切換スイツチSWの切換動作を制
御するための切換制御信号VSWが与えられる。
共通接続された後に電流源Ｉ１を介して接地され
ており、一方のトランジスタＱ８のベースには基
準電圧Vrefが与えられ、他方のトランジスタＱ
９のベースには切換スイツチSWの切換動作を制
御するための切換制御信号VSWが与えられる。
前記した第１の差動対におけるトランジスタＱ
１のベースは、第１図中の切換スイツチSWにお
ける第１の固定接点Ｓ１に対応し、また、第２の
差動対におけるトランジスタＱ３のベースは、第
１図中の切換スイツチSWにおける第２の固定接
点Ｓ２に対応し、さらに前記したトランジスタＱ
７のベースは第１図中の切換スイツチSWにおけ
る可動接点Ｓ３に対応している。
１のベースは、第１図中の切換スイツチSWにお
ける第１の固定接点Ｓ１に対応し、また、第２の
差動対におけるトランジスタＱ３のベースは、第
１図中の切換スイツチSWにおける第２の固定接
点Ｓ２に対応し、さらに前記したトランジスタＱ
７のベースは第１図中の切換スイツチSWにおけ
る可動接点Ｓ３に対応している。
前記のように構成された第３図示の電子式アナ
ログスイツチは前記した切換制御信号VSWと基準
電圧Vrefとの関係がVref＞VSWの場合には、可動
接点Ｓ３に入力された信号が固定接点Ｓ１の方に
出力され、また、切換制御信号VSWと基準電圧
Vrefとの関係がVref＜VSWの場合には、可動接点
Ｓ３に入力された信号が固定接点Ｓ２の方に出力
される。この第３図示のような構成の切換スイツ
チを用いれば、本発明の信号極性切換回路は容易
に集積回路化することが可能である。
ログスイツチは前記した切換制御信号VSWと基準
電圧Vrefとの関係がVref＞VSWの場合には、可動
接点Ｓ３に入力された信号が固定接点Ｓ１の方に
出力され、また、切換制御信号VSWと基準電圧
Vrefとの関係がVref＜VSWの場合には、可動接点
Ｓ３に入力された信号が固定接点Ｓ２の方に出力
される。この第３図示のような構成の切換スイツ
チを用いれば、本発明の信号極性切換回路は容易
に集積回路化することが可能である。
（効果）
以上、詳細に説明したところから明らかなよう
に、本発明の信号極性切換回路は信号の入力端子
に一端が接続された第１の抵抗器の他端を、前記
した第１の抵抗器と等しい抵抗値を有する第２の
抵抗器の一端に接続し、また、前記した第２の抵
抗器の他端を出力端子に接続し、さらに、前記し
た第１の抵抗器と第２の抵抗器との接続点に反転
入力端子が接続されている演算増幅器における出
力端子を信号の出力端子に接続するとともに、前
記の演算増幅器の非反転入力端子に前記した第
１、第２の抵抗器の抵抗値の1/2の抵抗値を有す
る第３の抵抗値の一端を接続し、さらにまた、前
記した第３の抵抗器の他端を切換スイツチの可動
接点に接続するとともに、切換スイツチの第１の
固定接点を信号の入力端子に接続し、また、切換
スイツチの第２の固定接点を基準電位点に接続し
てなるものであるから、この本発明の信号極性切
換回路では既述した従来の信号極性切換回路で発
生していたような直流オフセツト電圧が発生しな
いのであり、各種の電子機器に効果的に用いるこ
とができる。
に、本発明の信号極性切換回路は信号の入力端子
に一端が接続された第１の抵抗器の他端を、前記
した第１の抵抗器と等しい抵抗値を有する第２の
抵抗器の一端に接続し、また、前記した第２の抵
抗器の他端を出力端子に接続し、さらに、前記し
た第１の抵抗器と第２の抵抗器との接続点に反転
入力端子が接続されている演算増幅器における出
力端子を信号の出力端子に接続するとともに、前
記の演算増幅器の非反転入力端子に前記した第
１、第２の抵抗器の抵抗値の1/2の抵抗値を有す
る第３の抵抗値の一端を接続し、さらにまた、前
記した第３の抵抗器の他端を切換スイツチの可動
接点に接続するとともに、切換スイツチの第１の
固定接点を信号の入力端子に接続し、また、切換
スイツチの第２の固定接点を基準電位点に接続し
てなるものであるから、この本発明の信号極性切
換回路では既述した従来の信号極性切換回路で発
生していたような直流オフセツト電圧が発生しな
いのであり、各種の電子機器に効果的に用いるこ
とができる。
第１図は本発明の信号極性切換回路の一実施例
の回路図、第２図は等価回路図、第３図は電子式
切換スイツチの構成例を示す回路図、第４図は信
号極性切換回路の従来例のものの回路図、第５図
は従来例回路の動作説明用の等価回路である。 １……信号の入力端子、２……信号の出力端
子、３……第１の抵抗、４……第２の抵抗、５，
８……第３の抵抗、６……演算増幅器、７……ス
イツチ、SW……切換スイツチ。
の回路図、第２図は等価回路図、第３図は電子式
切換スイツチの構成例を示す回路図、第４図は信
号極性切換回路の従来例のものの回路図、第５図
は従来例回路の動作説明用の等価回路である。 １……信号の入力端子、２……信号の出力端
子、３……第１の抵抗、４……第２の抵抗、５，
８……第３の抵抗、６……演算増幅器、７……ス
イツチ、SW……切換スイツチ。
Claims (1)
- １ 信号の入力端子に一端が接続された第１の抵
抗器の他端を、前記した第１の抵抗器と等しい抵
抗値を有する第２の抵抗器の一端に接続し、ま
た、前記した第２の抵抗器の他端を出力端子に接
続し、さらに、前記した第１の抵抗器と第２の抵
抗器との接続点に反転入力端子が接続されている
演算増幅器における出力端子を信号の出力端子に
接続するとともに、前記の演算増幅器の非反転入
力端子に前記した第１、第２の抵抗器の抵抗値の
１／２の抵抗値を有する第３の抵抗値の一端を接続
し、さらにまた、前記した第３の抵抗器の他端を
切換スイツチの可動接点に接続するとともに、切
換スイツチの第１の固定接点を信号の入力端子に
接続し、また、切換スイツチの第２の固定接点を
基準電位点に接続してなる信号極性切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61057667A JPS62214708A (ja) | 1986-03-14 | 1986-03-14 | 信号極性切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61057667A JPS62214708A (ja) | 1986-03-14 | 1986-03-14 | 信号極性切換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62214708A JPS62214708A (ja) | 1987-09-21 |
| JPH0375097B2 true JPH0375097B2 (ja) | 1991-11-29 |
Family
ID=13062259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61057667A Granted JPS62214708A (ja) | 1986-03-14 | 1986-03-14 | 信号極性切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62214708A (ja) |
-
1986
- 1986-03-14 JP JP61057667A patent/JPS62214708A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62214708A (ja) | 1987-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6156642B2 (ja) | ||
| KR870002693B1 (ko) | 증폭기 장치 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH09130227A5 (ja) | ||
| JPS606576B2 (ja) | 信号変換回路 | |
| JPH0375097B2 (ja) | ||
| JPS6047787B2 (ja) | 集積回路化同期再生回路 | |
| JPH02309706A (ja) | 出力切り換え機能を有する電圧・電流変換回路 | |
| EP0384710B1 (en) | Amplifier circuit operable at low power source voltage | |
| JPH0311936Y2 (ja) | ||
| JPH0527282B2 (ja) | ||
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JPS6259485B2 (ja) | ||
| JPS6336747Y2 (ja) | ||
| JPS6223164Y2 (ja) | ||
| JPS6036895Y2 (ja) | 電力増幅回路 | |
| JPS604613B2 (ja) | 差動増幅器 | |
| JP3105682B2 (ja) | コンパレータ | |
| JP2957796B2 (ja) | 移相回路 | |
| JPH0550885B2 (ja) | ||
| JPS6155805B2 (ja) | ||
| JPH0326006A (ja) | 定電流回路 | |
| JPH0415887A (ja) | 演算増幅回路 | |
| JPH0583103A (ja) | アナログスイツチ回路 | |
| JPS59116878A (ja) | 絶対値回路 |