JPH0221705B2

JPH0221705B2 -

Info

Publication number: JPH0221705B2
Application number: JP57152985A
Authority: JP
Inventors: Yoshimitsu Matsui; Michuki Horiguchi; Masakazu Oohashi
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1982-08-31
Filing date: 1982-08-31
Publication date: 1990-05-15
Also published as: JPS5941948A

Description

【発明の詳細な説明】この発明は、比較的狭い地域に分散したキヤツ
シユレジスタ等のコンピユータ機器を相互接続す
るローカルネツトワークシステムにおいて、デー
タパケツトや応答パケツト等のパケツトの送信を
効率的に行うデータ伝送方式に関する。特には、
データの始めと終りにデータを区切るコードとし
て所定のフラグが付けられた所謂HDLCパケツト
を用いる場合のデータ伝送方式に関する。

一般にローカルネツトワークシステムにおいて
は、データの伝送制御を次の手順によつて行う。

まず伝送ラインに接続された各端末がデータパ
ケツトの先頭に記述されている目的端末アドレス
を読み、自己のアドレスと一致すれば引き続くデ
ータを読み込む。CRCチエツクの結果、誤りが
なければACKデータを送信端末に送る。誤りが
あつた場合は受信データを捨てる。送信端末は、
タイマで送信後の時間を計測し、一定時間内に
ACKがない場合は再送する。また、さらに厳密
な伝送制御をおこなう場合には、ACKパケツト
を受信したときに送信端末に対してRACKパケ
ツトを送信する。

データパケツトの送信が他の端末との間で衝突
した場合（例えば、二つの端末が同時にアクセス
したときは少なくとも開始フラグまでは衝突が生
じないが次以降のデータで衝突が生じる）には、
衝突時点でパケツトの送信を打ち切る。この場合
衝突を起こした各端末は、所謂バツクオフ処理
（後述する）を行つて再送を試みる。

ところで、データの始めと終りにフラグを付け
るパケツトフオマツトを使用するシステムでは、
上記の伝送制御を行うときに、受信側では終りの
フラグを検出することでパケツトの受信完了を判
定する。すなわち、終りのフラグを検出するとデ
ータパケツト送信端末に対してACKパケツトま
たはNRDYパケツト等の応答パケツトの送信準
備を行う。

ところが、このような伝送制御では、データパ
ケツト送信時に衝突が生じると受信端末において
再送パケツトを正常に受信出来なくなる可能性が
ある。前述のように、衝突が発生するとその時点
で送信が停止されるが、受信側ではその停止時点
からデータ待ち状態になり、再送されたデータパ
ケツトを前回に受信したデータの続きのデータと
みなして処理するからである。すなわち、このよ
うなケースでは、再送に係るデータパケツトの開
始フラグを前回のデータパケツト（途中で切れて
いる）の終了フラグとみなし、データ長が短いこ
とからエラー処理を行うが、続いて受信する再送
のデータパケツトについても、開始フラグが無い
と判断してそのパケツトについてもエラー処理を
行うことになる。この結果、受信側では衝突時の
再送パケツトを正常に受信出来なくなる。

この発明の目的は、衝突時に送信が停止したデ
ータパケツトを、再送に係るデータパケツトの受
信に影響を与えることなくエラー処理し、そのエ
ラー処理後に再送のデータパケツトを正常に受信
出来るようにしたローカルネツトワークシステム
のデータ伝送方式を提供することにある。

この発明は、要約すればパケツト送信時にその開始フラグを受信エラー
処理時間よりも長い所定時間継続して送信するこ
とを特徴とする。

すなわち、開始フラグを連続させることによつ
て、受信側では、衝突後の再送パケツトの一番最
初の開始フラグを前回のパケツトの終了フラグと
みなし、開始フラグが連続している間にそのエラ
ー処理を行い、その処理の終了後、続いて受信す
る開始フラグ以下のデータを正常に受信する。

この発明によれば、データパケツトの衝突が生
じても、受信側では、その衝突前に受信したデー
タ（開始フラグを少なくとも含む）に関しては、
再送パケツトに影響を与えずにエラー処理を行う
ため、常に正常な受信をすることが出来る。ま
た、フラグ送出の間にエラー処理を行うことが出
来るため、衝突後に再送されたデータパケツトを
逃すことなく受信出来る利点がある。

以下この発明の実施例を図面を参照して説明す
る。

第１図はこの発明を実施するローカルネツトワ
ークシステムのブロツク構成図である。同図にお
いて、メインシステムである端末装置Ａ〜Ｎは、
この発明の実施例の伝送インターフエイスＩ／Ｆ
を介して同軸ケーブルから成るデータ伝送ライン
Ｌに接続され、各端末相互間で任意に各種データ
の送受信が行なえるようになつている。第２図は
上記伝送インターフエイスＩ／Ｆのブロツク構成
図、第３図はさらにその詳細なブロツク構成図で
ある。

伝送インターフエイスＩ／Ｆは、送信制御回路
１０、受信制御回路１１、および送受信データ転
送制御回路１２から構成される。送信制御回路１
０は、送信データまたは応答パケツトを所定のパ
ケツトフオマツトにて伝送ライン上に送出し、受
信制御回路１１は、伝送ラインＬから受信したデ
ータのパケツトフオマツトを判定し、その判定結
果に基づいて応答パケツトを作成する。また、送
受信データ転送制御回路１２は、受信制御回路１
１、送信制御回路１０と端末装置との間で送受信
データの転送を制御する。

第３図において、上記送受信データ転送制御回
路１２は、送信データ転送制御回路１と受信デー
タ転送制御回路２とで構成される。送信データ転
送制御回路１は、各種データを送信する場合に端
末装置側から送られてきたデータを１バイト毎に
一時記憶するレジスタａと、同レジスタａへの書
込みを許可するときにセツトするフラグWEN
と、端末装置が総ての送信データを転送したとき
にセツトされるフラグWEDとを有する。また、
受信データ転送制御回路２は、各種データを受信
する場合にインタフエイス側の受信データを１バ
イト毎に端末装置に転送するための取込みレジス
タｂと、受信データがあることをチヤネル毎に端
末装置に知らせるためのフラグRENと、端末装
置が総ての受信データを取り込んだことをチヤネ
ル毎にインターフエイス側に知らせるためのフラ
グREDと、および端末装置の受信準備が完了し
ていることをインターフエイス側に知らせるフラ
グRDYとを有する。

上記送信制御回路１０、および受信制御回路１
１は、チヤネル毎の送受信データおよびインター
フエイス制御プログラムを記憶するメモリ４、送
受信段階でのタイマー、インターラプト機能を制
御する制御回路６、メモリ４と上記送受信データ
転送制御回路１，２との間でデータをDMA転送
するDMAC３、送受信動作を制御し、送受信バ
ツフア用Ｃ，Ｆおよび送受信用シフトレジスタ
Ｄ，Ｅを有するリンクコントローラ７、送信時に
送信データを変調してライン上へ送出するととも
に複数の端末から同時にアクセス要求があつたか
どうかを検出する衝突検出回路を含むライン制御
回路８、ライン上の信号を受信し、その信号を復
調してリンクコントローラ７へ転送するライン制
御回路９、およびインターフエイス全体をメモリ
４に記憶されている制御プログラムに従つて制御
するサブCPU５から構成される。

第４図は上記ライン制御回路８に設けられる衝
突検出回路の回路図である。同図のように、変調
後の信号と復調前段の信号とを、イクスクルーシ
ブOR回路８１に与え、その出力をフリツプフロ
ツプ８２のセツト信号にしている。このようにす
ることにより、送信データと受信データとが異な
るとき、すなわち衝突時において衝突検出信号
COが得られる。

第５図は上記ライン制御回路９に設けられるキ
ヤリア検出回路の回路図である。また第６図は同
キヤリア検出回路のタイミングチヤートである。
この実施例では、ライン上にデータの流れがある
ことを示すキヤリア信号CD１と一定時間キヤリ
ア信号CD１がないことを示す信号CD２を得るよ
うにしている。すなわち、ラインより受けた信号
からレシーブクロツクａを復調回路９０によつて
作成し、バイナリーカウンタ９１およびラツチ回
路９２へ入力して、信号CD１とCD２を得てい
る。第６図に示すように、レシーブクロツクが無
くなるとバイナリーカウンタ９１のCL（クリア
ー）端子が解除され、カウントが基本クロツクφ
により進んで搬送波のミラーイメージ信号である
キヤリア信号CD１が得られる。さらにカウント
が進むと、クロツクφの周期によりあらかじめ設
定された処理時間ｔを加えた信号CD２が得られ
る。

各端末は、この信号CD１と信号CD２を個々に
検出し、図示しない回路によつて、信号CD２が
「ロー」（論理０）であるときにだけデータパケツ
トを送出出来、ACKパケツトまたはRACKパケ
ツト等の応答パケツトは信号CD１が「ロー」（論
理０）であるときにだけ送出出来るように制御す
る。このようにして信号CD１，CD２をチエツク
しながら送受信制御することにより、データパケ
ツト送出後のACK、およびRACKパケツト送出
に関して他の端末からのデータパケツトとの衝突
が防止される。第７図はライン上の信号と上記信
号CD１，CD２との関係を示している。図におい
て時間ｔはライン上にキヤリア信号がない一定時
間を表す。この時間は少なくともACKパケツト
再送許容時間よりも長く設定されていて、ACK
パケツトがこの時間ｔ内に送出されなければ、ラ
インの占有は解除され、他の端末からの新たなア
クセスが許可される。

第８図はこのローカルネツトワークでの基本的
な伝送手順を示す。同図Ａは送信端末と受信端末
がともに正常な状態にある場合の手順である。ま
ず、送信端末からフラグ、アドレス等のヘツダー
部を備えたデータパケツトを相手先へ送信する。
このデータパケツトが正常に受信されるとデータ
パケツト受信端末はACKパケツトを送信する。
ACKパケツトを受信したデータパケツト送信端
末は、ACKパケツトに対する応答パケツト
（RACKパケツト）を送信する。データパケツト
送信に対して、受信端末がデータパケツトを受け
入れる準備がない場合は同図Ｂのように、受信端
末がNRDYパケツトを送信して終了する。また、
送信されてきたデータパケツトのチヤネルに対応
する受信バツフアが塞がつている場合は、同図Ｃ
に示すようにバツフアフルのステートメントを付
けたNRDYパケツトを送信して終了する。

第９図はパケツトフオマツトを示す図である。
既に述べたように、この発明の伝送方式に用いる
パケツトとしては、データを開始フラグ（リーデ
イングフラグ）と終了フラグ（トレーリングフラ
グ）で区切るHDLCフオマツト構成のパケツトが
用いられる。

両方のフラグコードは７Ｅ（ヘキサデシマル）
である。トレーリングフラグはパケツトの終了を
表す終了コードとして機能する。デイステイネー
シヨンアドレスDAは受信局を指定する。ソース
アドレスSAは送信局を指定する。データタイプ
TYPEは転送フレームの種類を指定する。その種
類はデータ、ACK、RACK、NRADYの４種類
である。チヤネル番号CH.NOはパケツトのチヤ
ネル種別を指定する。回線ステータスDLSは
NRADYパケツト送信時でのステートメントを
記述する。そのステートメントには、受信不可と
受信バツフアフルとがある。バイトカウンタ
BCLとBCHはデータのバイト数を指定する。デ
ータフイールドDATAは転送するデータをセツ
トする。このデータフイールドDATAは、デー
タパケツトのみに存在する。CRCはエラー検出
用コードを与える。

次に第３図に示すインターフエイスの動作を、
第１０図〜第１１図を参照して説明する。

(1) 送信動作第１０図Ａ〜Ｃは、データの送信動作を示すフ
ローチヤートである。

今、仮に端末装置Ａから端末装置Ｎに対して特
定のデータを送信するものとする。

まず、ステツプｎ１（以下ステツプniを単にni
という）で、端末装置Ａは送信データ転送制御回
路１の書込みレジスタａに対して１バイトのデー
タを書き込むとともに、フラグWENをセツトす
る。この時、端末装置Ａからは送信データ長（バ
イト数）と、データをどのチヤネルで取り扱うか
を指定するチヤネル情報CHnとが上記データと
ともに送られて所定のエリアにセツトされる。

これらのデータを受信した転送制御回路１は、
送信データのDMA転送チヤネルであるDRQ３チ
ヤネル（インターフエイス内でデータ転送に用い
るチヤネル）を選択し、DMAC３に対してDMA
転送を指示する（ｎ２）。DMAC３はその指示を
受けると、メモリ４の転送先アドレスを設定し
（ｎ３）、そのアドレスにある送信バツフアＡにレ
ジスタａのデータを転送する（ｎ４）。１バイト
の転送が終了すると、フラグWENをリセツトす
る（ｎ５）。端末装置Ａは上記フラグWENを監
視していて、リセツトされるのを知ると（ｎ２
１）、ｎ２０へ戻つて次の１バイトのデータをレ
ジスタａに送る。こうして、端末装置Ａではフラ
グWENを監視し、そのフラグがリセツトされる
毎に１バイトのデータをレジスタａに書き込む一
方、インターフエイス側では、DMACによつて、
レジスタａのデータを送信バツフアＡに順次
DMA転送する。総てのデータの転送を終結する
と、端末装置ＡはフラグWEDをセツトしに行く
（ｎ２２）。このフラグWEDがセツトされると、
制御回路１は、ｎ７、ｎ８で指定バイト数の確認
チエツクと送信コマンドのチエツクを行い、正し
いときｎ９へ進む。DMAC３は、ｎ９，ｎ１０
でバツフアＡからバツフアＢへのデータのDMA
転送を実行する。転送が終了すれば、送信バツフ
アが空き状態であることを示すためにフラグ
WEDをリセツトする（ｎ１１）。端末装置Ａは、
フラグWEDがリセツト状態であることを知ると、
次に送信すべきデータがある場合に、上記と同じ
ようにして送信データをバツフアＡに転送する。

一方、上記のようにして送信バツフアＢに送信
データが準備されると、インターフエイスの動き
を制御するCPU５は送信指示を行い（ｎ３０）、
リンクコントローラ７を送信レデイ状態に設定す
る（ｎ３１）。このときリンクコントローラ７は、
キヤリア検出回路CDで得た信号CD２をチエツク
し、「ロー」であれば直ちにライン制御回路８を
介して、パケツトの最初のデータであるリーデイ
ングフラグＦをライン上に送出する（ｎ３２）。
続いてCPU５はDMAC３にメモリ４のバツフア
Ｂの先頭アドレスとデータのバイト数を設定し
（ｎ３３，ｎ３４）、バツフアＢからリンクコント
ローラ７へのデータ転送を指示する。この間リン
クコントローラ７は、上記のリーデイングフラグ
Ｆを送出したままであるが、ｎ３４を終えると同
フラグＦの送出を停止する（ｎ３５）。

リーデイングフラグＦの連続送出は、このｎ３
２〜ｎ３５の段階で行うことになる。

次に、データ転送先であるリンクコントローラ
７の送信用バツフアＣが空き状態で（ｎ３６）、
且つリンクコントローラ７よりDMAC３に対し
てバツフアＣへのデータ転送可信号が送出される
と（ｎ３７）、ｎ３８で１バイト分のデータがバ
ツフアＢからバツフアＣへ転送される。リンクコ
ントローラ７はさらにバツフアＣへの転送データ
をシフトレジスタＤに転送し、１バイト分、シフ
トレジスタＤへ転送すると（ｎ４０）、再びｎ３
７へ戻つてDMA転送を実行するとともに、シフ
トレジスタＤのデータをライン制御回路８に送つ
て、変調後ラインへ送出する（ｎ４１〜ｎ４４）。
後述するように、以上の動作が二つ以上の端末で
同時に行われていた場合は、少なくともデータの
うちソースアドレスを送出した時に衝突が発生す
るが、この衝突が衝突検出回路COで検出された
ときはｎ４４からｎ６０へ進んで送信を禁止す
る。今、衝突がないものとすると、リンクコント
ローラ７は順次バツフアＣからシフトレジスタＤ
への転送を行い、前述のようにしてバツフアＣへ
DMA転送されるデータを順次ライン制御回路８
へ送る。この動作ｎ３７〜ｎ４５を繰り返して行
き、指定されたデータ長の送出を完了すると
DMAC３は内蔵するバイトカウンタがカウント
アツプすることにより、リンクコントローラ７へ
フレーム送出完了を告げる（ｎ４６）。これを受
けたリンクコントローラ７は、CRCを付け、１
フレームのデータ送出を完了する。そして、リン
クコントローラ７はCPU５に対し、１フレーム
のデータ送信が完了したことを示すインターラプ
ト信号を送り（ｎ４７）、CPU５はリンクコント
ローラ７を介して、ライン制御回路８にトレーリ
ングフラグＦの送出を指示する（ｎ４８）。トレ
ーリングフラグＦは、CPU５が送信完了処理を
行い（ｎ４９）、受信準備処理を行う（ｎ５０）
まで継続して送出し、これらの処理が完了した時
点でフラグ送出を停止するとともに（ｎ５１）、
インターフエイスを受信モードに設定する（ｎ５
２）。

トレーリングフラグＦが上記のようにして連続
送信されている間は、当然信号CD２が「ハイ」
の状態を保持している。したがつて他の端末から
のアクセスは禁止されている。また、後述のよう
に端末装置Ｎでは、トレーリングフラグＦを受信
している間信号CD１が「ハイ」にあるため、応
答パケツトの送信待ち状態にある。

次にｎ４４において、データパケツトが衝突し
た場合の動作を説明する。

データパケツトの衝突は、各端末によるアクセ
スが平等である共通チヤネル方式において、同時
に二つ以上の端末が送信しようとするときに生じ
る。信号CD２によつてアクセスタイミングが完
全に異なる場合の衝突は防止されるが、相互に離
れた端末間では伝播遅延が大きいため、他の端末
の送信を検出するまで時間がかかる。その結果、
衝突が起こりやすくなる。一般に、共通チヤネル
方式を採用したローカルネツトワークシステムで
は、上記の問題を解決するために、衝突検出後一
定時間を待つて再送するようにしている。この処
理をバツクオフ処理という。ｎ６０以下はこのバ
ツクオフ処理を行う手順である。

衝突が衝突検出回路COで検出されると、デー
タパケツトを送信した端末はすべて送信を停止す
る（ｎ６０）。次に他の端末が衝突が発生したこ
とを容易に検出できるようにするためラインを
「ハイ」に持ち上げる（ｎ６１）。続いて信号CD
２の立ち下がりを検出し（ｎ６２）、その立ち下
がりタイミングでメモリ４に設けてある乱数テー
ブルTBLから所定のバツクオフタイマー値を読
みだし（ｎ６３）、制御回路６のタイマーＴにそ
の値を設定する（ｎ６４）。続いてこのようにし
てセツトした所定時間が経過すれば（ｎ６５）、
CPU５は再度信号CD２の状態を検出し、そのレ
ベルが「ロー」であつてアクセス可能なときであ
れば、ｎ３０へ戻つて上述した送信動作を繰り返
す。信号CD２のレベルが「ハイ」であつてライ
ン使用が許可されない状態であれば、ｎ６７へ進
んで信号CD２が立ち下がるタイミングで再びバ
ツクオフタイマーを起動して（ｎ６４）、タイマ
ー経過時点が信号CD２のオフ状態になるときを
待つ。

第１２図はＡ，Ｂ，Ｃ端末がほぼ同時（伝播遅
延等を原因に若干の誤差がある）にアクセスしよ
うとして衝突が生じたときの動作を示す。Ａ，
Ｂ，Ｃ各端末が図示するように衝突を検出する
と、直ちに送信を停止して、信号CD２の立ち下
がりタイミングで、それぞれの端末で乱数テーブ
ルで発生させたバツクオフタイマー値ｔ１，ｔ
２，ｔ３をスタートする。時間ｔ１を経過した時
点でＡ端末は、信号CD２の状態を検出する。こ
のときＢ端末およびＣ端末はタイマー値ｔ２，ｔ
３が経過していないので送信をすることが出来な
い。したがつてその他の端末からのアクセスがな
い限り、信号CD２はオフ状態にあるためＡ端末
からの再送が可能になる。この例ではＡ端末から
Ｂ端末に対してデータパケツトを送信するケース
を示している。衝突があつたため送信出来なかつ
た他のＢ端末およびＣ端末については、Ａ端末の
送信が成功した後に再送が試みられる。この方法
は上記と同様に行う。すなわち、信号CD２の立
ち下がりタイミングでタイマー値ｔ２，ｔ３をス
タートし、Ｂ端末は時間ｔ２が経過した時点で信
号CD２の状態をチエツクして、オフであれば再
送をする。また、Ｃ端末は時間ｔ３が経過した時
点で信号CD２をチエツクし、オフであれば再送
する。こうしてバツクオフ処理をしながら衝突し
た端末からの送信の順番を整理していく。

以上のように、この実施例ではバツクオフタイ
マーの起動時点を信号CD２の立ち下がりタイミ
ングに設定し、端末の種類に無関係に同一のタイ
ミングでスタートするようにしている。このた
め、再び衝突が生じる確率を小さく出来、バツク
オフタイマーの精度を向上出来る利点がある。な
お、ｎ６４でセツトされるバツクオフタイマー値
は、新たな衝突が生じない限り次にｎ６４でセツ
トされるときも同じ値となるようにしている。

以上の動作によつてライン上に送出されるデー
タパケツトの構成を第１３図に示す。

同図に示すように、パケツトの先頭にｍ個のリ
ーデインフラグＦが位置し、パケツトの終りにｊ
個のトレーリングフラグＦが位置している。前述
のようにｍ個のフラグはｎ３２〜ｎ３５で送出さ
れ、ｊ個のフラグはｎ４８〜ｎ５１で送出され
る。このようにパケツトの先頭と終りにフラグを
連続させることによつて、送信端末は終りのフラ
グ連続送出の時間に受信準備をすることが出来、
受信端末は、連続するリーデイングフラグを受信
する間にモードを正常な受信モードにすることが
出来る。

送信端末が終りのフラグ連続送出の時間に受信
準備出来るのは、前述のようにｎ４８〜ｎ５１の
ステツプから明らかである。そして、この時間に
は信号CD２の「ハイ」によつて他の端末からの
アクセスが禁止される。また、信号CD１の「ハ
イ」によつて、端末装置ＮからのACKパケツト
の送信も禁止される。

受信端末が正常な受信モードに設定される場合
は、前述したようにデータパケツトが衝突して、
一定時間後に再送されようとしているときであ
る。このときの動作についてもういちど説明す
る。たとえば、受信端末が二つ以上の送信端末か
ら同時に受信したとすると、ソースアドレスを受
信したときで衝突を検出する。このとき、受信端
末はリーデイングフラグを既に受信しており、し
かも受信モードはリセツトされないからデータ待
ち状態にある。しかし、衝突を起こした二つの送
信端末は送信を打ち切つて、次のチヤンスを待つ
ている状態にある。そこでどちらかの端末或いは
他の端末から新たなデータパケツトの送信があれ
ば、データ待ち状態にある受信端末は最初のリー
デイングフラグをトレーリングフラグと見なして
（リーデイングフラグとトレーリングフラグとは
ともに「７Ｅ」の同一コードにある）、そのリー
デイングフラグを受けた時点でパケツトのフオマ
ツトが間違つていることを検出し（フオマツト長
が短い）、エラー処理を行う。したがつて、この
ような場合、もしリーデイングフラグが１個であ
ると、エラー処理を行つた後の受信データも、リ
ーデイングフラグが無いと見なしてエラー処理を
行う可能性がある。

これに対して、データパケツトにリーデイング
フラグを適当な数だけ連続させれば、受信端末は
最初のリーデイングフラグを受信したときに、次
以降のフラグ受信時間でエラー処理を行い、正常
な受信モードになつたときにまだ続いているリー
デイングフラグを次回のパケツトのフラグとして
処理することが可能になる。

以上のように、ｍ個のリーデイングフラグおよ
びｊ個のトレーリングフラグを付けることによつ
て、送信端末と受信端末とが常にパケツトを正常
に受信出来る状態にすることが出来る。

(2) 受信動作第１１図Ａ〜Ｃは、データの受信動作を示すフ
ローチヤートである。

上記のようにしてライン上に送出されたデータ
パケツトは、端末装置Ｎ側のライン制御回路９で
受信され（ｎ７０）、復調されて（ｎ７１）リン
クコントローラ７のシフトレジスタＥへ導かれる
（ｎ７２）。リンクコントローラ７は受信したデー
タの最初の１バイトがフラグかフラグ以外かを判
定し、フラグである場合は続いて次にくる１バイ
トのデータをシフトレジスタＥに導く。フラグ以
外である場合は、デイステイネーシヨンアドレス
DAを読み取つてそのアドレスが自己アドレスか
どうかを判定し（ｎ７５）、自己アドレスに一致
している場合にｎ７６へ進む。ｎ７６でシフトレ
ジスタＥの受信データを受信バツフアＦに転送
し、DMAC３に対して受信データ有りの指示を
行う（ｎ７７）。同時にデータをバツフアＧに転
送するチヤネルとしてDRQ１を選択する。受信
データ有りの指示を受けたDMAC３は、上記受
信バツフアＦの受信データをメモリ４のバツフア
Ｇに順次転送する。バツフアＧはチヤネル数だけ
設けられていて、受信データはパケツトで指定さ
れるチヤネル番号に対応する部分に転送される。
この転送は、レジスタＥに導かれるデータを１バ
イトづつ行い、データの区切りを示すフラグ（ト
レーリングフラグ）を検出した段階で受信を完了
したと判断して（ｎ７９）、リンクコントローラ
７はCPU５に対して受信完了指示を行う（ｎ８
０）。この指示を受けたCPU５は受信モードを禁
止するとともに、送信されてきたデータの種別を
判定する。データ情報であるときは、受信時にお
いて端末装置がレデイ状態にあつて受信できるか
どうかを受信データ転送制御回路２内のフラグ
RDYによつて判定する（ｎ８９）。このフラグ
RDYは、端末装置によつて制御され、端末装置
が受信可能の状態にあるときはセツトされてい
る。そして受信可能であるなら、続いて指定チヤ
ネル（第９図のCH.Noで指定される）の受信バ
ツフアＧ（メモリ４内）が空き状態にあるかどう
かを判定される（ｎ９０）。前述のようにこの受
信バツフアＧはチヤネル数用意されていて、各チ
ヤネルが空き状態にあるかどうかは、受信データ
転送制御回路２内のフラグRENによつて示され
るようにしている。すなわち、任意のチヤネルの
受信バツフアが空いている場合、そのチヤネルに
対応するフラグRENはセツトされる。反対にバ
ツフアフルの状態にある場合、そのチヤネルに対
応するフラグRENはリセツトされる。ｎ９０で
指定されたチヤネルの受信バツフアが空き状態に
あると、データパケツトを送信してきた端末に
ACKパケツトを送信する（ｎ９１）。第１１図に
は示していないが、このACKパケツトの組立は
CPU５によつて行う。第９図から明らかなよう
に、ACKパケツトの組立は極めて簡単であり、
デイステイネーシヨンアドレスDAを除く他のデ
ータは固定コードとなる。デイステイネーシヨン
アドレス自体も作成する必要が無く、送られてき
たデータパケツトのソースアドレスSAをそのま
ま使用すれば良い。ACKパケツトの送信は、当
然、ラインＬにキヤリアがないとき、すなわち信
号CD１が「ロー」にあるときに行われる。キヤ
リア検出回路COがキヤリアを検出しているとき
には、ｎ９１においてACKパケツトの送信待ち
状態にある。したがつて、端末装置Ａにおいてト
レーリングフラグＦを連続送信している間は、端
末装置Ｎ側はｎ９１においてACKパケツト送信
待ち状態となる。ACKパケツト送信後、CPU５
は受信データ転送制御回路２内のデータ有りフラ
グREN（指定チヤネルの）をセツトし（ｎ９２）、
再受信モードにセツトされる。

ｎ８９において、端末装置Ｎが受信不可である
場合は、ｎ９３でNRDYパケツトを送信して再
受信モードに戻る。また、ｎ９０で受信バツフア
フルである場合、すなわち指定チヤネルに対応す
るフラグRENがセツトされている場合は、ｎ９
４でバツフアフル（NRDY）パケツトを送信し
て再受信モードに戻る。この場合も、NRDYパ
ケツトの送信は、トレーリングフラグの送信完了
を待つて行う。

なお、図示していないがACKパケツト、およ
びNRDYパケツトの送信においても、トレーリ
ングフラグＦを受信準備が完了するまで連続送信
するようにしている。この結果、端末装置Ａから
のRACKパケツトも、端末装置Ｎが受信準備完
了となつたときに送られてくることになる。

以上の動作において、受信データが、データ，
ACK，RACK，NRDYおよびバツフアフルのい
ずれでも無い場合はエラーとして処理される。し
たがつて、データパケツトの衝突が発生して、受
信側で衝突時のデータを受信し、次いで再送パケ
ツトのリーデイングフラグＦを受信したときに
は、上記のいずれのデータでもないとしてｎ８６
→ｎ９７へと抜けて再受信モードに再設定され
る。なお、実際にはｎ８６→ｎ９７へと抜けると
きに、前回受信したデータをクリアする処理（エ
ラー処理の一つ）を行う。このように衝突後、デ
ータパケツトが再送されるときには、再送パケツ
トの最初のリーデイングフラグＦを受信した後エ
ラー処理を行い、続いて再受信モードに設定して
ｎ７０において次のパケツトの受信を行う。再送
パケツトの始めにはリーデイングフラグＦが連続
しているため、ｎ７０に戻つたときには、再送パ
ケツトのリーデイングフラグＦから受信を始め
る。すなわち、再送パケツトが正常なフオマツト
で受信されることになる。

一方、端末装置Ａでは、端末装置Ｎで上記のｎ
９１において送信されたACKパケツトが受信さ
れるため、ｎ８２→ｎ８３→ｎ９５へと進む。通
常の場合データパケツト送信後はACKパケツト
待ち状態に遷移するため、ｎ９５→ｎ９６と進
み、ACKパケツト送信端末つまり端末装置Ｎに
対してRACKパケツトを送信し（ｎ９６）、送受
信制御部を受信モードに設定する（ｎ９７）。

なお、ｎ９１でのACKパケツト送信、および
ｎ９６でのRACKパケツト送信は、いずれも送
信タイマーＴ１によつて時間管理され、ACKパ
ケツト送信が所定の回数失敗したとき、および
ACKパケツトを所定回数送信してもRACKパケ
ツトを送信出来ないとき、エラー処理がなされる
ようにしている。

上記のようにして端末装置ＡでRACKパケツ
トが送信されると、端末装置Ｎではｎ８２→ｎ８
３→ｎ８４→ｎ９８と進む。通常の状態遷移とな
るときはRACKパケツトの受信時にはすでに
ACKパケツトの送信を終了しているから、ｎ９
８→ｎ９７へと進んで受信モードの設定をする。
もし、ACKパケツトを送信していない状態で
RACKパケツトを受信したときには、ACKパケ
ツトの再送を行つて（ｎ９９）受信モードの設定
をする（ｎ９７）。また、ｎ８５で受信パケツト
がNRDYパケツトである場合、ｎ８５→ｎ１０
０へと進む。通常NRDYパケツトを受信する場
合は、データパケツト送信後であるから、ｎ１０
０→ｎ１０１へと進んで、端末装置に相手側が
NRDY状態（データの受付が出来ない状態）に
あることを知らせて、受信モードを設定する（ｎ
９７）。

応答パケツトの送信は、以上のようにｎ８２以
下において行われるが、データパケツトを正常に
受信してACKパケツトを送信したときには、送
受信データ転送制御回路を介して、端末装置側と
の間で受信データの転送処理が行われる。この手
順をｎ１１０以下に示す。

ｎ１１０において、端末装置Ｎは、図示しない
メインCPUが指定するチヤネルに対応したフラ
グRENのセツト有無をチエツクする。そのチヤ
ネルに対応するフラグRENがセツトされていれ
ば、受信データリードコマンドが受信データ制御
回路２に与えられる（ｎ１１１）。そして上記フ
ラグRENをリセツトするとともに（ｎ１１２）、
CPU５はメモリ５のバツフアＧ（指定チヤネル番
号の）の先頭アドレスおよび受信データ長（バイ
ト数）をDMAC３にセツトしてDMA転送の準備
を行う（ｎ１１３）。さらにCPU５は、データ転
送のために使用するチヤネル（上記指定チヤネル
とは異なりインターフエイス内のデータ転送チヤ
ネルを指す）をDRQ２に設定し（ｎ１１４）、
DMA転送を指示する（ｎ１１５）。するとバツ
フアＧからレジスタｂに対して１バイト分のデー
タが転送され（ｎ１１６）、端末装置Ｎに対して
インターラプト信号が出力される（ｎ１１７）。
端末装置Ｎは、このインターラプト信号を受ける
と、ｎ１３０→ｎ１３１へと進んでレジスタｂに
転送されたデータの取込みを行う。一方、データ
有りフラグRENがｎ１１２でリセツトされてい
るため、ｎ７８でバツフアＦから新たな１バイト
分のデータがバツフアＧに転送されてくる。そし
て同時にｎ７７でフラグRENを再セツトする。
したがつて、ｎ１１０以下が再び実行され、ｎ１
１６で次の１バイトのデータがレジスタＨにセツ
トされ、端末装置Ｎがそのデータをｎ１３１で取
り込む。この動作を繰り返して、バツフアＧのデ
ータがレジスタｂを介して総て取り込まれたとき
にDMA転送が完了して、ｎ１１９→ｎ１２０へ
進んでDMAC３は、動作を停止する。

端末装置Ｎ側は、受信データのバイト数と実際
に取り込んだデータのバイト数が一致するかどう
かをチエツクし、一致すれば取り込んだデータを
所望のフオマツトに加工し（ｎ１３３）、その加
工処理が完了すれば（ｎ１３４）、受信データ転
送制御回路２のフラグREDをセツトして（ｎ１
３５）取込み完了をインターフエイス側に知らせ
る。インターフエイス側のCPU５は、このフラ
グREDのセツトを検出すると（ｎ１２１）、その
フラグREDをリセツトして（ｎ１２２）次期デ
ータの送受信に備える。

以上のようにして、端末装置Ａから端末装置Ｎ
に対して特定のデータの送信が行われる。

【図面の簡単な説明】

第１図はこの発明を実施するローカルネツトワ
ークシステムのブロツク構成図である。第２図は
伝送インターフエイスＩ／Ｆのブロツク構成図、
第３図はさらにその詳細なブロツク構成図であ
る。第４図はライン制御回路８に設けられる衝突
検出回路の回路図である。第５図はライン制御回
路９に設けられるキヤリア検出回路の回路図であ
る。また第６図は同キヤリア検出回路のタイミン
グチヤートである。第７図はライン上の信号と信
号CD１，CD２との関係を示している。第８図は
このローカルネツトワークでの基本的な伝送手順
を示す。第９図はパケツトフオマツトを示す図で
ある。第１０図Ａ〜Ｃはデータの送信動作を示す
フローチヤートである。第１１図Ａ〜Ｃはデータ
の受信動作を示すフローチヤートである。第１２
図はＡ，Ｂ，Ｃ端末がほぼ同時にアクセスしよう
として衝突が生じたときの動作を示す。第１３図
はライン上に送出されるデータパケツトの構成を
示している。第２図、１０−送信制御回路、１１−受信制御
回路、１２−送受信データ転送制御回路、第３
図、１−送信データ転送制御回路、２−受信デー
タ転送制御回路、３−DMAC（ダイレクト・メモ
リアクセス・コントローラ）、４−メモリ、５−
サブCPU、６−制御回路、７−リンクコントロ
ーラ、８−ライン制御回路（送信）、９−ライン
制御回路（受信）。

Claims

【特許請求の範囲】

１送信データの開始および終了位置にフラグを
付けるフオマツト構成のパケツトを用い、データ
伝送ライン上にキヤリアがないと判定したときに
データパケツトを送信し、そのパケツト送信が衝
突したときはその送信を停止するとともに一定時
間後に再送し、再送が成功したときに応答パケツ
トを受信するデータ伝送方式において、パケツト
送信時にその開始フラグを受信エラー処理時間よ
りも長い所定時間継続して送信することを特徴と
する、ローカルネツトワークシステムのデータ伝
送方式。