JPH022170A - 絶縁ゲート型電界効果トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の概要〕 絶縁ゲート型電界効果トランジスタの製造方法に関し、 チャネル長方向に仕事関数変化を有するゲート電極の製
造方法において、ゲート電極材料に多結晶シリコンなど
の半導体を用い、仕事関数変化を不純物濃度にて制御す
る方法においても、濃度勾配を高く保ち、微細な装置へ
の応用することができる絶縁ゲート型電界効果トランジ
スタの製造方法を提供することを目的とし、 不純物濃度の差によって仕事関数が異なる、互いに隣接
する複数のゲート電極を有する絶縁ゲート型電界効果ト
ランジスタの製造方法において、前記複数のゲート電極
が露出された状態で、金属膜を全面に被着する工程と、
熱処理により前記金属膜をゲート電極構成材料と化学反
応させる工程と、未反応の前記金属膜を選択的に除去す
る工程とを具備することを特徴とする絶縁ゲート型電界
効果トランジスタの製造方法および不純物濃度の差によ
って仕事関数が異なる、互いに隣接する複数のゲート電
極（１３）を有する絶縁ゲート型電界効果トランジスタ
の製造方法において、前記複数のゲート電極（１３）が
露出された状態で、金属膜あるいは金属−半導体化合物
（１７）を化学気相成長法にて、ゲート電極（１３）構
成材料の表面にのみ選択的に成長させる工程を具備する
ことを特徴とする絶縁ゲート型電界効果トランジスタの
製造方法を含み構成する。

〔産業上の利用分野〕

本発明は、絶縁ゲート型電界効果トランジスタの製造方
法に関する。

［従来の技術］ 近年、絶縁ゲート型電界効果トランジスタの微細化に伴
い、その内部電界の増大によるホットキャリア効果が問
題になってきている。この問題を解決するため、例えば
、ゲート長が１μｍ程度以下の装置において、ドレイン
端部に不純物の低濃度層を設け、空乏層を拡げてこの領
域の電界を緩和する、いわゆるＬＤＤ（Ｌｉｇｈｔｌｙ
−Ｄｏｐｅｄ−Ｄｒａｉｎ）構造が採用されている。こ
のような構造によれば、ホットキャリアの発生量を低く
抑えられるようになったが、完全に抑制するには至らな
い。

現状の製造方法では、後述のように、低濃度層の上方に
絶縁物のスペーサが存在するため、ＬＤＤ構造トランジ
スタ固有の劣化モードが現れる。そこで、このような劣
化モードを生じない、ＬＤＤ構造トランジスタを製造す
る方法が必要とされている。

第３図（ａ）〜（Ｃ）は従来のＬＤＤ構造トランジスタ
の製造工程断面図である。

まず、同図（ａ）に示す如く、シリコン基板１の上に、
ゲート酸化膜２、多結晶シリコン膜３をこの順に形成し
た後、エツチングによってゲート酸化膜２ａ、ゲート電
極となるポリシリコン膜３ａを形成する。

次に、同図［有］）に示す如く、スルー酸化膜４を形成
し、イオン注入などにより低濃度層（ｎ１５を形成する
。

次に、同図（Ｃ）に示す如く、化学気相成長（ＣＶＤ）
法によりシリコン酸化膜６を堆積し、異方性エツチング
によりポリシリコン層３ａの両側壁にスペーサ６ａ（実
線）を形成し、このスペーサ６ａをマスクとしてイオン
注入により高濃度（ｎ＋）のソース・ドレイン領域７を
形成する。

このような構造では、低濃度層５のために、この領域の
電界を緩和でき、ホットキャリア効果を抑制できる。し
かし、低濃度層５の上方に絶縁物のスペーサ６ａが形成
されているために、ここにホットキャリアによって発生
した電荷が蓄積され、この電荷が低濃度層５を空乏化し
、表面抵抗が増大し、その結果動作時間（ストレス時間
）の増大とともに相互コンダクタンスｇｍが大きく劣化
する、ＬＤＤ構造トランジスタ固有の劣化モードが現れ
る。

このような劣化モードを減少させるために、従来、第４
図（ａ）あるいは［有］）に示す半導体装置が提案され
ている。なお、第３図に対応する部分は同一の符号を記
す。同図（ａ）に示す如く、ゲート電極８をｐ゛型領領
域８ａ周囲をｎ゛型領領域８ｂ覆うよう構成し、また同
図（ｂ）に示す如く、ゲート電極９をｐ゛型領領域９ａ
両側に隣接してｎ゛型領領域９ｂ９ｂを形成するよう構
成している。すなわち、電荷緩和効果を不純物の低濃度
層に求めるのではなく、ゲート電極８．９の仕事関数を
チャネル長方向に異ならせ、ドレイン側ゲート端部をチ
ャネルが反転しやすい、仕事関数の低いゲート電極材料
で構成させておき、実効的にＬＤＤ構造と同様の電界緩
和効果を持たせる半導体装置である（例えば、特開昭６
２−７３６６８号公報）。

このような構造によれば、局所的な電界が最も強くなる
電界緩和層（この構造の場合、低い仕事関数を有するゲ
ート電極下部のチャネル領域）上方にもゲート電極が存
在するため、相互コンダクタンスｇｍの大きな劣化を防
止できる。しかるに、この構造は、そのポテンシャル分
布によっては、電気的に良好なｐｎ接合あるいはショッ
トキー接合となり、逆方向バイアスの場合に電気的に非
導通の状態になる。このようなゲート電極８．９を用い
て絶縁ゲート型電界効果トランジスタを製造する際、ゲ
ート電極のｐｎ接合のＰ型頭域かｎ型領域かの一方、あ
るいはショットキー接合の半導体領域か金属領域の一方
にしか配線金属がコンタクトされない場合、逆方向バイ
アス条件時に、コンタクトされない側が電気的に浮遊状
態になり、デバイス動作上重大な問題となる。

〔発明が解決しようとする課題〕

ゲート電極８．９内にｐｎ接合が形成されている第４図
（ａ）と（ｂ）の場合、ｐ壁領域、ｎ型領域両方にコン
タクトをとるのが困難であることが分かる。

すなわち、同図（ａ）のように形成された場合、ソース
・ドレインに対するコンタクト孔を設け、ゲート電極の
ｎ゛型領領域８ｂ突き抜けてｐ゛型領領域８ａでエツチ
ングした上で、Ｐ０型領域８ａ及びｎ＋型領領域８ｂ対
して同時にコンタクトをとることが必要となる。また、
同図ら）のように形成された場合、ｐ゛型　、ｎ”型両
方の領域９ａ、９ｂに対し、２個以上のコンタクト孔を
用いるか、あるいは両頭域を跨いで１個のコンタクトに
て両方に接触するようにしてやらねばならない。以上の
ことは、リソグラフィの位置合わせ精度上困難である。

そこで本発明は、チャネル長方向に仕事関数変化を有す
るゲート電極の製造方法において、ゲート電極材料に多
結晶シリコンなどの半導体を用い、仕事関数変化を不純
物濃度にて制御する方法においても、濃度勾配を高く保
ち、微細な装置への応用することができる絶縁ゲート型
電界効果トランジスタの製造方法を提供することを目的
とする。

〔課題を解決する手段〕

上記課題は、不純物濃度の差によって仕事関数が異なる
、互いに隣接する複数のゲート電極を有する絶縁ゲート
型電界効果トランジスタの製造方法において、前記複数
のゲート電極が露出された状態で、金属膜を全面に被着
する工程と、熱処理により前記金属膜をゲート電極構成
材料と化学反応させる工程と、未反応の前記金属膜を選
択的に除去する工程とを具備することを特徴とする絶縁
ゲート型電界効果トランジスタの製造方法、および不純
物濃度の差によって仕事関数が異なる、互いに隣接する
複数のゲート電極（１３）を有する絶縁ゲート型電界効
果トランジスタの製造方法において、前記複数のゲート
電極（１３）が露出された状態で、金属膜あるいは金属
−半導体化合物（１７）を化学気相成長法にて、ゲート
電極（１３）構成材料の表面にのみ選択的に成長させる
工程を具備することを特徴とする絶縁ゲート型電界効果
トランジスタの製造方法によって解決される。

第１図は本発明による製造方法を用いた半導体装置の斜
視図である。同図において、１１はシリコン基板、１２
はゲート酸化膜、１３はチャネル長方向に不純物濃度の
差によって仕事関数の異なるよう形成したゲート電極、
１４はゲート電極１３の両側壁に形成したスペーサ、１
５は低濃度層、１６はソース・ドレイン領域を形成する
高濃度層であり、ゲート電極１３とソース・ドレインの
上部に金属膜１７が被着されている。そして、上記目的
は、不純物濃度の差によって仕事関数が異なる、互いに
隣接する複数のゲート電極１３を有する絶縁ゲート型電
界効果トランジスタの製造方法において、前記複数の電
極１３が露出された状態で、金属膜１７を全面に被着す
る工程と、熱処理により前記金属膜１７をゲート電極１
３構成材料と化学反応させる工程と、未反応の前記金属
膜１７を選択的に除去する工程とを具備することを特徴
とする絶縁ゲート型電界効果トランジスタの製造方法に
より達成される。

〔作用〕

本発明では、不純物濃度を異ならせることによって仕事
関数が互いに異なるゲート電極１３同士を、第１図に示
す如く、選択的なシリサイド形成方法などを用いて短絡
するようにしている。従って、通常のコンタクト孔の形
成方法を用いることができ、正負いずれへのスイッチン
グにおいても、いずれかのゲート電極１３が浮遊状態に
なることが防止されることになる。

〔実施例〕

以下、本発明を図示の一実施例により具体的に説明する
。なお、第１図に対応する部分は同一の符号を記す。

第２図（ａ）〜（□□□は本発明第１実施例の半導体装
置の製造工程断面図である。

まず、同図（ａ）に示す如く、シリコン基板１１に選択
酸化法（ＬＯＣＯＳ法）により、素子分離用のシリコン
酸化膜１８を形成し、素子形成領域にゲート酸化膜１２
を形成し、全面に多結晶シリコン膜１９をＣＶＯ法によ
り４００ｎｍ程度の膜厚に堆積する。この多結晶シリコ
ン膜１９に対して、はう素（Ｂ）を６０ＫｅＶ、１　Ｘ
１０１４ｃｍ−”の条件でイオン注入し、Ｐ型化してお
く。さらに、ＣＶＤ法によってシリコン酸化膜２０を２
００ｎｍ程度の膜厚に堆積する。

次に、同図（１））に示す如く、ゲート電極形状にパタ
ーニングした後、ＬＤＤ用の低濃度（ｎ）層１５をひ素
（Ａｓ）イオン注入（６０ＫｅＶ、Ｉ　ＸＩＯ”ｃｍ−
”）で形成する。

次に、同図（Ｃ）に示す如く、燐ＣＰ）を７χ（重量）
含んだ燐ガラス（ＰＳＧ）２１をＣＶＤ法により２００
ｎｍ程度の膜厚に堆積する。

次に、同図（ｄ）に示す如く、異方性エツチングにより
多結晶シリコン１８の側壁のみ残存させ、スペーサ１４
を形成する。

次に、同図（ｅ）に示す如く、ひ素（Ａｓ）イオンを８
０ＫｅＶ　、４　ＸＩＯ”ｃｍ−”の条件でイオン注入
し、後の工程のアニールによるソース・ドレインの高濃
度（ｎ”　）　Ｎ１６を形成する。

次に、同図げ）に示す如く、ソース・ドレインの活性化
を兼ね、９００″Ｃｌ２Ｏ分のアニールを行い、スペー
サ１４の燐ガラス中に含まれていた燐を多結晶シリコン
１９中に拡散させ、多結晶シリコン１９の両側壁のみｎ
型にする。これにより、不純物濃度の差によって仕事関
数が異なる、互いに隣接する複数（ｎ”　　ｐ”、ｎ’
）のゲート電極１３が形成される。

次に、同図（匂に示す如く、多結晶シリコン１９の上部
に残るシリコン酸化膜２０を異方性エツチングにより除
去する。この際異方性エツチングを用いる理由は、スペ
ーサ１４を残し、次に述べるシリサイド化を自己整合で
行うためである。ＣＶＤ法にて全面に金属として例えば
、タングステン（誓）膜を２００ｎｍの厚さで堆積し、
６００°Ｃ程度のアニールを２０分行いシリコン面と接
触している領域を化学反応させ、金属膜１７としてタン
グステンシリサイド（ＳｉＷｚ）膜を形成し、未反応タ
ングステンをウォッシュアウトさせる。

以後の工程は、通常の方法により層間絶縁膜、配線膜な
どを形成し、絶縁ゲート型電界効果トランジスタが完成
する。

上記半導体装置の製造方法によれば、不純物濃度を異な
らせることによって仕事関数が互いに異なるゲート電極
１３同士を、選択的なシリサイド形成方法を用いて短絡
するため、通常のコンタクト孔の形成方法を用いること
ができ、かつコンタクトが完全に行われ、正負いずれへ
のスイッチングにおいても、いずれかのゲート電極１３
が浮遊状態になることが防止されることになる。

なお、上記実施例においては、ゲート材料としては、不
純物濃度の差によって仕事関数が異なる、互いに隣接す
る複数のゲート電極を形成するものであればよい。

また、絶縁ゲート型電界効果トランジスタは、ｎチャネ
ル、ｐチャネルのいずれでも適用でき、ゲート電極の仕
事関数は、それぞれチャネルにより不純物濃度の差で異
ならすことができる。

さらに、上記実施例では、金属膜１７をタングステンシ
リサイド（ＳｉＷｚ）膜としているが、他の材料として
は、例えば、モリブデン（Ｍｏ）、チタン（Ｔｉ）など
の金属を被着し、化学反応によりシリサイド化してもよ
い。

次に、本発明第２実施例を第１実施例において参照した
第２図により説明する。第２図（ａ）に示す如く、シリ
コン基板１１に選択酸化法（ＬＯＣＯ５法）により、素
子分離用のシリコン酸化膜１８を形成し、素子形成領域
にゲート酸化膜１２を形成し、全面に多結晶シリコン膜
１９をＣＶＤ法により４００ｎｍ程度の膜厚に堆積する
。この多結晶シリコン膜１９に対して、はう素（Ｂ）を
６０ＫｅＶ　、Ｉ　Ｘｌ０１ｃｍ−２の条件でイオン注
入し、ｐ型化しておく。さらに、ＣＶＤ法によってシリ
コン酸化膜２０を２００ｎｍ程度の膜厚に堆積する。

次に、同図（ｂ）に示す如く、ゲート電極形状にパター
ニングした後、ＬＤＤ用の低濃度（ｎ１層１５をひ素（
Ａｓ）イオン注入（６０ＫｅＶ、Ｉ　Ｘ　１０”　ｃｍ
−”）で形成する。

次に、同図（Ｃ）に示す如く、燐（Ｐ）を７χ（重量）
含んだ燐ガラス（ＰＳＧ）２１をＣＶＯ法により２００
ｎｍ程度の膜厚に堆積する。

次に、同図（ｄ）に示す如く、異方性エツチングにより
多結晶シリコン１８の側壁のみ残存させ、スペーサ１４
を形成する。

次に、同図（ｅ）に示す如く、ひ素（Ａｓ）イオンを８
０ＫｅＶ　、４　ＸＩＯＩｓｃｍ−”の条件でイオン注
入し、後の工程のアニールによるソース・ドレインの高
濃度（ｎ゛）層１６を形成する。

次に、同図（ｆ）に示す如く、ソース・ドレインの活性
化を兼ね、９００°Ｃｌ２Ｏ分のアニールを行い、スペ
ーサ１４の燐ガラス中に含まれていた燐を多結晶シリコ
ン１９中に拡散させ、多結晶シリコン１９の両側壁のみ
ｎ型にする。これにより、不純物濃度の差によって仕事
関数が異なる、互いに隣接する複数（ｎ”、ｐ”、ｎ”
）のゲート電極１３が形成される。

次に、同図（匂に示す如く、多結晶シリコン１９の上部
に残るシリコン酸化膜２０を異方性エツチングにより除
去する。この際異方性エツチングを用いる理由は、スペ
ーサ１４を残し、次に述べるシリサイド化を自己整合で
行うためである。この工程までは第１実施例の場合と同
じである。

次いで、選択ＣＶＤ法にて、露出したシリコン面上にの
みタングステン（Ｗ）膜を成長させる。選ＩＨｃ　ｖ　
ｏ法としては、例えば、水素（Ｉ＋□）希釈のタングス
テンフロライド（畦、）ガスを用いる方法が有効である
。

以後の工程は、通常の方法により層間′Ｉ＠縁膜、配線
膜などを形成し、絶縁ゲート型電界効果トランジスタが
完成する。

上記半導体装置の製造方法によれば、不純物濃度を異な
らせることによって仕事関数が互いに異なるゲート電極
１３同士を、選択的なシリサイド形成方法を用いて短絡
するため、通常のコンタクト孔の形成方法を用いること
ができ、がっコンタクトが完全に行われ、正負いずれへ
のスイッチングにおいても、いずれかのゲート電極１３
が浮遊状態になることが防止されることになる。

なお、上記実施例においては、ゲート材料としては、不
純物濃度の差によって仕事関数が異なる、互いに隣接す
る複数のゲート電極を形成するものであればよい。

また、絶縁ゲート型電界効果トランジスタは、ｎチャネ
ル、ｐチャネルのいずれでも適用でき、ゲート電極の仕
事関数は、それぞれチャネルにより不純物濃度の差で異
ならすことができる。

さらに、上記実施例では、金属膜をタングステン（Ｗ）
膜としているが、他の材料としては、例えば、タングス
テンシリサイド（ＷＳｉ６）などを選択ＣＶＯ法で被着
してもよい。

〔発明の効果〕

以上説明したように本発明によれば、選択的にシリサイ
ド形成方法を用いることにより、ゲート多結晶シリコン
内に、例えば、ｐｎ接合を用いてチャネル長方向に仕事
関数差を形成しても通常のコンタクト孔形成方法で、ｐ
、ｎ両頭域にコンタクトされるため、大幅な工程の自由
度向上がなされる。

【図面の簡単な説明】

第１図は本発明の製造方法を用いた半導体装置の斜視図
、 第２図（ａ）〜（鎖は本発明第１実施例の製造工程断面
図、 第３図（ａ）〜（Ｃ）は従来のＬＤＤ構造トランジスタ
の製造工程断面図、 第４図（ａ）及び（ｂ）は従来の半導体装置の斜視図で
ある。 図中、 １１はシリコン基板、 １２はゲート酸化膜、 １３はゲート電極、 １４はスペーサ、 １５は低濃度層、 １６は高濃度層、 １７は金属膜、 １８はシリコン酸化膜、 １９は多結晶シリコン膜、 ２０はシリコン酸化膜、 ２１は燐ガラス（ＰＳＧ）膜 を示す。 迄忌蝉 疏已１濃茨ス岬５、容千鞄峯宥１用肛 ２ソ 腔ト」疹 又へ０−す ４妃参隻９ 福慝ん守 Ａ５″ ９　　　′マ魅＆５１１つ・７県５ ２０　　＞１＋ｖ゛／’１ｉｔＡｕ＊ ２１　　ｆへｐ′ラズ Ａｓ’ Ａ＜Ｍ’ｆ：、ｔ　　火’ＰイＰ’ｌａ！Ｊ−ｉｉＩｎ
’ＭｆｆｆＲｎ第２図 シ＋ｌユ４千文 イＡＬムＬＤＤ　ネ對百しトラ″−ジぢ４７・（絨［資
しＬ才卆ｊ釘ゴロ旧第３図

Claims (2)

【特許請求の範囲】
1. （１）不純物濃度の差によって仕事関数が異なる、互い
   に隣接する複数のゲート電極（１３）を有する絶縁ゲー
   ト型電界効果トランジスタの製造方法において、 前記複数のゲート電極（１３）が露出された状態で、金
   属膜（１７）を全面に被着する工程と、 熱処理により前記金属膜（１７）をゲート電極（１３）
   構成材料と化学反応させる工程と、 未反応の前記金属膜（１７）を選択的に除去する工程と
   を具備することを特徴とする絶縁ゲート型電界効果トラ
   ンジスタの製造方法。
2. （２）不純物濃度の差によって仕事関数が異なる、互い
   に隣接する複数のゲート電極（１３）を有する絶縁ゲー
   ト型電界効果トランジスタの製造方法において、 前記複数のゲート電極（１３）が露出された状態で、金
   属膜あるいは金属−半導体化合物（１７）を化学気相成
   長法にて、ゲート電極（１３）構成材料の表面にのみ選
   択的に成長させる工程を具備することを特徴とする絶縁
   ゲート型電界効果トランジスタの製造方法。