JPH022172A - 金属絶縁半導体型トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は金町絶縁半導体（＞ｑ　Ｉ　８　）型トランジ
スタかつとくに金ｇ７化膜半襲体（ＭＯＳ）型トランジ
スタかつより詳しくは！熾起した基板／ゲート紡′一体
中間面端を有する金属絶縁半導体型トランジスタの製造
方？！Ｅ　Ｖｃ１１４１でるものである。

本発明はサブミクロンＭＯＳトランジスタ（その寸法が
約１マイクロメータを超えない）の’ＪＪＲに〃、っし
たがって超大規模（ｖｂｓ　ｒ　）から結果として生じ
る集積回路の製造に適用し得る。

ＭＯＳトランジスタの超大境模渠＆はこれらのトランジ
スタの寸法かつとくにそれらのチャンネルの長さの減少
を必要とする。し力、しながら、ＭＯＳトランジスタの
チャンネルの長さの減少はそれに関連してエージングの
問題を生じる。したがって、トランジスタは時間周期に
わたって劣化しかつこれはさらにチャンネルの長さが減
少するときたつとくにトランジスタのドレインに近いチ
ャンネル（Ｎチャンネルと仮定される）１７ｇに発生さ
れる強力な電界にエリ非常に高いエネルギ形状に導かれ
るチャンネル内の電子により、飽和状態において作動す
るとき断言され、前記電子は１ホツト電子」と呼ばれか
つトランジスタの劣化？生じる。かくして、これらの電
子はゲート妨′ル体に注入されかつトランジスタの動作
を妨害する。チャンネルの長さが減少すると、電界はよ
り強力になる。

同一方法において、ｐチャンネルＭＯ日トランジスタは
チャンネル内のホールによる時間の間中劣化しく前記ホ
ールはこの場合に少公のキャリヤを構成する〕、ホール
は、トランジスタか飽和状態において動作するとき、ト
ランジスタドレインニ近い強力な′電界によって非常に
高いエネルギ伏態に導かれる。

これらの間部全解決するためＶＣ種々の方法が丁でに提
某されている。最も広く使用される方法の１つｉ’！Ｌ
ＤＤ、’ｆたは軽くドーピングされたドレイン方法であ
り、この方法はとくにｘａｏＭ８５゜９、２　、　Ｉ　
Ｅ　Ｅ　Ｅの第２３４〜２３７頁において公表されたニ
ス・バンピ等［よる論文に言及される。

第１図はＬＤＤ方法を略本する。基板２を有するＭＯ８
トランジスタにおいて、誘電体１１６　ＶＣよって基板
から隔離されたゲート４は基板２との平らな中間面を有
し、ならびにソース８およびドレイン１０は前記中間面
の下に延びる部分を有し、ドレイン１０に対応する部分
１２はドレインの残部と比較して僅かだけドーピングさ
れる。

Ｌ［）Ｄはドレインに近い′電界の最大鎗を減じる。

しかしながら、それはトランジスタチャンネルと直列に
変圧器性能特性に肩吾である電気抵抗を導く。

ＬＤＤ方法と任意に組み台される他の公知の方法は、「
ホット電子」がこれらがトラップされることができる基
板／訪′屯体中間而から離れて発生される工うな方法に
おいて、ドレインに近い深さにおいて電子流（Ｎチャン
ネルＭ０８トランジスタと仮定して）の通過を許容する
。電子流の１０ナノメータの深さの増大に誘電体の１０
倍以下の急激な低下を引き起すことを可能にする。

これらの他の方法は例は一！友上述した論文に付与され
かつ第２図に略本される。図示のＭ０８トランジスタに
おいて、基板２は例えばＰ″″型η為らなりかつ平らな
誘′＃ｋＬ体／基板中間面の下にソース８とドレイ／１
０を接続するＰ型領域１４が配置される。前記中間面の
下で、ドレイン１０は、領域１４から出発してＮ−型部
分１６およびＮ　型部分１８および前記部分１６と１８
との間のＰ＋型領域２０からなる。

しかしながら、第２図に略本したＭＯ８）ランジスタは
、とくに小さな領域２０を製造するのが無難しいため、
その大きさを（明らかなようにその釣合い全維持しなが
ら）減じるのが無難しいという欠点全こうむる。

本発明はＭＩ８．とくにＭ０８トランジスタの製造方法
にとくに向けられ、該トランジスタにおいては少数のキ
ャリヤ電流は耀和伏悪において、ドレインに近接して、
基板／ゲート誘′邂体中間囲から離れており（頷力な電
界が観察されρ１つ「ホット少数キャリヤ」がドレイン
の近＜ｉｃｍ生されるという飽和状態にある）、その寸
法は減じられることができかつ前記トランジスタのチャ
ンネルと直列の抵抗を有する。

幾つかの公知の方法に反して、本発明［エリ得られるト
ランジスタにおいては、少数キャリヤー流が特別なドー
ピノグ外説（第２（４０）の説明を比較）ＩＣよって基
板／ゲート誘電体中間面から離れて偏向されないが、前
記中間面はドレインに近い表面′電流の必要をｌ１ｇ１
賊する幾何学的形状を有する。

かくして、本発明に、１つの付与されたドーピング型式
を有筐る半導体基板、該基板上の、結果として基板との
中間面を有する誘電体層にぶって基！ｆＬから電気的絶
縁されるトランジスタゲートを構成する几めの導電性要
素および前記基板内で、ゲートの両（ｔｉｌｌで、トラ
ンジスタのドレインおよびソースをそれぞれ構成しかつ
基板のドーピング型式と反対のドーピング型式を有する
２つの領域刀為らなり、これらの領域がそれぞれ前記中
Ｉ′ｌＪ１面の下に延びる部分ｔ−＠体し、前記中間面
がかくして前記部分の上方Ｖｃ延在する工うｆ（基板に
沿って通過する２つの端部を有し、前記中間面端部の少
なくとも一方が前ｇピ中間面の残部に関連して隆起され
、該隆起端の−＋ｉＪＩ＋に配ｔｔされた領域がトラン
ジスタドレイ／を構成するのに役立つＭＩ８トランジス
タの獲得を可能にする。

抵抗性状態（ドレインに印加される電位Ｖ（ｌが絶対値
において低い）ＩＣおけるＭＯ８トランジスタにおいて
、少数キャリヤ電流は動ｒトトランジスタの反転１−に
おける表面電流である。飽和状態において、この反転ノ
ーはドレインの近くで消滅する。

少にタキャリャ（Ｐ型基板の場＠における′電子〕はそ
の場合にドレインの近傍に存在する′電界によって加速
されるが、もはやゲートによって劃−さｈない。

本発明によるトランジスタにおいて、ドレインの１１１
１１部に配置された誘電体／基板中間面の少なくとも端
部は前記中間面の残部エリ高く〃１つ少数キャリヤｈａ
和状態においてドレインの方向へのそれらの移動全継続
し、一方電界ＶＣかつゲートの近接に関係なく追随する
。かくして、これらの少数キャリヤにその近傍に最大′
電界があるドレインの領域に遭遇しかつ前記中間面から
雌れる。反転ノーの少数キャリヤ電流は、中間面が平ら
でないとしても、状態に関係なくソースの側部上Ｖｒ−
刀１つ抵抗性状態においてのみト′ンインの側い上で、
中間面に追随する。

かくして、本発明によるトランジスタの構造にＬＤＤ方
法と違って、ソースのり１部（筐たに、ドレインに印加
されかつ絶対値において低い電位Ｖｄの几めの、ドレイ
／の側Ｓ）上のチャンネルと直列の電気的抵抗を導入し
ない。

前記中間面の浅部ＶＣ関連して隆起されるような中間面
の２つの端部が好ましい。その場合にトランジスタは対
称構造を有し、ソースおよびドレインに対応する領域は
同一でかつそれゆえ変換可能であり、それはこのような
トランジスタの製造およびとくに幾つかのこのようなト
ランジスタ全使用する集積回路の接続を容易にするのに
非常ＩＣ４費であることができる。

本発明による方法はそれ自体、前記中間回端と前記中間
面の残部との間に数十ナノメータの篩さの差が適当であ
るため、小さなトランジスタの製造にとくに良く役立つ
。それゆえ、本発明に０．５μより小さいトランジスタ
の製造に適用することができる。ドーピング外貌の変化
ｋｒ用する丁べての公知の方法は、達成し得るドーピン
グ１頃度が制限されるため、大きさ減少の観点から非常
に制限される。

本発明は、各隆起端がステップと同様に形成されるＭＩ
８トランジスタ、筐たに各隆起端が頌斜路と同様に形成
されるＭＩ８ｈランジスタ、またげ２つの唄域間に、そ
の凹面がゲートに向って曲げられる二面角の２つの面を
構成する２つの隆起端があり、前記領域が曲記二面角の
二等分面の両側に盆刀為れ、その場合に中間面の残部が
二面角の縁部に対応する線に実質゛上域じられるＭＩ８
トランジスタの獲得を可能にする。

より詳細には、本発明は、一定のドーピング型式を有す
る半擲体基板の表面上に、該基板の表面領域を取り囲む
第１寛気絶縁層が形成され；前記第１′１気絶縁増およ
び前記類城上に第２　ｒｍが形成され；前記領域の−ｆ
ｉｉｉが前記第２層の断片全除去することにエリ現われ
るようになされ、前記断片が前記第２１１に作られたホ
ールの底部を構成する＃記部分の上方ＶＣかつ前記第１
電気杷縁虐の一部の上方に延在し；前記ホールの底部に
おいて少なくとも１つの隆起端會有するキャビティが形
成され；第１寛気絶縁増が前記領域の前記部分の表口上
に形成され、導′戒層が前記基板上に形成され；その除
去がトランジスタゲートを得る工うに前記断片に対応す
る領域における以外で行なわれ；前記第２＃の残部が詠
去され；そして前記ゲートの両側上にトランジスタのソ
ース領域およびドレイン領域が形成され、そこで前記ソ
ースおよびドレイン領域がそれぞれ第３層が前記基板と
ともＶＣある中間面がしたがって２つの端部を有し、こ
れらの１部の少なくとも１つが隆起されかつ前記牛ヤビ
テイの前記隆起端に対応しかつ前記２つの端部が前記部
分の上方に延在する工うに前記基板に沿って通過し、前
記ソースおよびドレイン領域が前記基板のドーピング外
貌と反対のドーピング型式ヶ有し、励記ドレイン領域が
前記キャビアイの前記隆起端の側部に配置される連続工
程からなることを特徴とするＭＩ８トランジスタの製造
言伝に関する。

本発明の方法の特別な実施例によれは、前記キャビティ
は該キャビアイの底部に少なくとも１′：）の実質上垂
直な壁を有し、膣壁が前記キャビティの隆起端に対応す
る（隆起端’！Ｆ７（μ結果として発生される基板／ゲ
ート誘成体中間面の端部がステップの形状であるように
〕。

この場合に、キャビティはホールをＶ４えた基板上の保
−増の形成、隆起されるような前記キャビティの一端ま
たは両端に対応する前記ホールの少なくとも−（ｔｉｌ
＋または両側を除く前記保護ノーの尿去前記ホールの底
部での基板厚さの除去お工ひ前記保護１＜４）の残部の
除去の連続工程によって形ｆＪｉ、されることができる
。

キャビティが２つの隆起端を有する会合に対応する本発
明の方法の他の特別な実施例によれば、前記キャビティ
は８３１キャビティの底部に関連して傾斜された２つの
壁を有し、前記２は前Ｉピキャビテイの前記隆起端に対
応する（結果として形成される基板／ゲート誘電体中曲
面の２つの騒起端が傾斜路の形状であるようｉｃ）。

この場合に、キャビティはホールｋ（ｔｉえた基板上の
保〆咋ｊ憎の形成、隆起されるような前記キャビティの
端部に対応するホールの少なくとも１１１１Ｉ都金師い
て前？保護ｌＶ！ｊの除去、前記ホールの底部での基板
の酸化お工ひ前記基板のこのように酸化された部分およ
び前記保護虐の残部の肱云の連続工程によって実現され
ることができる。

この几めに、第２／ｉ＃は第１保１橿層がその上に配置
される下方層を有する二重層の形状になっており、キャ
ビティはホールヲ捕えた基板上の第２保護層の形成、隆
起されるような端部に対応するホールの少なくとも１ｍ
部を除く前記第２保護ノーの除去、前記ホールの底部で
の半導体基板の１化および基板のこの工うにして酸化さ
れ九部分、前記第２保護層の残部および前記Ｗｃ１保護
ｊＷＩの浅部の゛除去の連続工程１ｃよって形成される
ことができる。

キャビティが２つの隆起端を有する場合に対応する他の
特別な実施例によれば、前記キャビティは二面角の面を
形成し〃為つキャビティの２つの１種起端に対応する２
つの壁を有する。この場合に、キャビティは前記二面角
に至る適宜な結晶面に応じて選択的にホールの底ｓ全エ
ツチングすることＶＣ工り形成されることができる。

以下に、本発明を非限定的な実施例に関してかつ添付図
面を参照してエリ詳細に説明する。

第３図μ本発明による方法によって製造されることがで
きる第）のＭＩ８）ランジスタｔ一部分的に略本する。

トランジスタは、例えばｐｍ単結晶シリコン基板２２、
導電性であるようにａ匡にドーピングされかつ前記基板
２２の上方に置かれる例えば多栖晶シリコンゲート２４
、ゲートと基板との間に姑仕する例えばシリカ誘′厄体
Ｊ曽２６、ならびにＮ　型、本例においては、トランジ
スタのドレインを形成するための領域２８からなる。

領域２８の一部は誘電体層２６と基板２２との間に存す
る中間面の下に配置されかつ前記中間面はしたがって基
イ及に沿って刀１つ傾城２８の一部の上方全通過する端
部３０を有する。この端部６゜μ上昇ステップ３２に形
成し、同じことはこの点で増２６に関連して適用される
。ドレイン領域２８ぼカくシてトランジスタチャンネル
に対応する値域３４エリ高く姑びる。

全く表示のためのかつ非限定的方法において、ステップ
の筒さｈは約５０〜１１００ｎでアリ、ドレイン値域２
８は基板内で約２００〜３００ｎｍの深さに延びそして
ドレイン積載２８と中間面の’ｌｊｔ　’ｅｎ：Ｓ　５
６１ｃ対して垂直なステップ部との間の最小距離は約１
００〜２００ｎｍである。

トランジスタのソースに対応しかつ本実施例においてＮ
＋型の他の領域は第３図に示されない。

チャンネル領域６４に関連して領域２８と反対に位置決
めされたこの他の領域は部分的に前記中間面の下に目ｒ
２Ｗｔされる。

トランジスタが飽和状態において作動するとき電子は、
中間面に対して平行（この場合中間面のほぼ平らな’ｌ
ｋ”ｈ５６に対して平行）に、ドレイン頭載の方向にチ
ャンネルを横切りかつ次いで、電子が電界が最大である
ドレイン領域の近くにめるとき、中間面から離れて移動
しながら、電界に追随する直線においてそれらの通路を
継続する。

第４図は第２のＭＩ８トランジスタを部分的に略本する
。このトランジスタは本発明による他の方法ＩＣ工って
製造されることができたつ上昇ステップ５２が上昇傾斜
路３８によりｔ＠換えられるという事実によって第３図
に関連して説明された第１トランジスタと異なる。七′
の結果中間面３０の下に配置ｔされたドレイン領域部分
は再びトランジスタのチャンネルに対応する領域より尚
く、その祷果１子は、これら７７＝ドレインの近くにあ
るとき、前記端部において中間面からさらに遠い。

全く表示のためで刀１つ非限定的な方法においてＭ斜路
は約３０〜４５°のスロープを有し、ドレイン領域２８
μ基板内で約２００〜３００ｎｍの深さにまで延びかつ
ドレイン領域２８と頗斜路の始めとの間の最小距離ｄ１
はお工そ１５０〜６００ｎｍである。

第３図および第４（４０）のトランジスタは図面の平面
に対して垂直な平面に関連して対称的なｒ４造およびチ
ャンネル饋域３４ｉｌ′Ｉ：関連して中心点を有するこ
とができる。

第５八図ないし第５工図μ弗６図に関、赫して脱明され
た型のＭＯ８トランジスタの装造を許容しかつ前記対称
的な構造を有する本発明ＶＣ，ｃる方法の寓賂的に異な
る工程全示す。

出発点は例示された方法（第５八図）＋Ｃおいて約１０
１６原子／−の娘度勿有する例えばＰ全単結晶シリコン
基板４０である。該基板４０上にに〕瓜常の方法で基板
表口の領域４４のまわりＶｃ８ｉ０２フィールド酸化物
４２が製造される。これに「能動ｖＡ］或」と呼ばれか
つそこにトランジスタ全作ることが望まれる。基板上Ｖ
Ｃは次いで、例えば低圧化学的蒸気堆積（低圧化学気相
成長：　ＬｐＣｖｏ　）によって、例えば約５００ナノ
メータの）８さのサクリフイシャルＪ　７１４６が形成
される。

１曽４６の断片ぼ欠いでトランジスタゲートを製造する
ことが望まれる点において除去され、前記断片に、製造
されるべきゲートが前記部分の上方たけでなく、また第
５ＡＶに対して垂直なフィールド岐化便の上方にそして
平面図で示される前記部分の両側に延びるため、ｎヒ動
憤域の部分の上方にかつまた第５Ａ図に対して垂直なフ
ィールドは化物４２の一部の上方にそして平面図で示さ
れる前記部分の両圓（に延狂する。

前記断片金顧去するｔめに、以下の方法に３いて進行す
ることができる。Ｉｅ４４６の表面には例えば１．４μ
ｍの厚さのポジの感光性向ｊ曽４８が椎槓さｈる。前ｄ
ピ１廚脂は＠紀ゲートを画成する開口を有するマスク５
０全通る適宜な光によって照射される（前記開口は例え
ば能動領域の上方に置刀）れ〃為つ第５八図に対して垂
１Ｍな平面においてフィールド１＆化物金毬えて突出す
る矩形の形状になっており、それにエリ矩形の幅にほぼ
０．８μ田であり、方法の８ｃ都で示されるエネルギ領
およびイオン注入投与量は前記ゲート幅に対して付与さ
れる〕。

これに樹脂の照射ηみ部分の除去が続く（第５Ｂ図）。

これに、２つの対向洪１１睡部を有しかつまたその底部
に前記能動鎖酸部分を有するホール５１ｋＷ（ｔｉする
、ｌ’？ＨＦ、に便用する反応イオンエツチングによっ
て践ｏｌｄ（万月ぼに工って市１１限されるＩ曽４６の
部分の除去が就く。残りの脂脂増４８μ次いで１ヒ学的
エツチングにエリま之μ酸素プラズマに工り除去される
。

これに続いてＳｉ３Ｎ、層５２か前伍されたものから結
果として便じる基板の全回上に准ｔｓｆされ、層５２の
厚さぼ例えば２００ｎｍでありたつ低圧魚気化学堆積全
肥用する（第５Ｄ図〕。

これＶＣ続いて、ホール５）の垂直側が厚さ５．４の５
ｉ３１’Ｊ、で被僕されかつ前記厚さｅが約２００ｎｍ
であるような方法において、例えばＳＦ６を使用する反
応イオンエツチングにエリ、前記層５２の異方性エツチ
ングが行なわれる。

これに続いて、例えは５０ｎｍの深さ金越える厚さ５４
によって画成される基板のシリコンのエツチングが行な
われる（Ｍ５Ｅ図〕。エツチングは、例えば８Ｆ６によ
って実施される先行の反応イオンエツチングを長くする
ことにエリ１１４６およびフィールド酸化物４２ＶＣＩ
＠遷して選択的に行なわれる。

残りの３）３Ｎ、の厚さ５４は次いで例えはリン唆によ
って除去される。これに続いて例えば２Ｑｎｍの１厚さ
のシリカ１ｆｒ１５６？イ尋るためにエツチングの位置
において基板の酸化が行なわれ（４５Ｆ図）その後好都
合Ｖｃμトランジスタのチャンネルに対応するつ自滅５
８の標準の８Ｆ２イオン注入（鳩５６ヲ洩って）による
Ｐ型ドーピングがある。注入エネルギぼ５０ＫｅＶでか
つ投与量に約１０　　原子／　ｅｔＡである。これＩｃ
続いて、その厚さが例えば８００ｎｍである多結晶シリ
コン層６０の堆積が基板全体に行なわれる。これに伏い
て、この多結晶シリコンを導′醒性にするために、ＰＯ
ＣＬ３に夏用する層６０の様準Ｎ＋　ドーピングが行な
われる。

好都合な変形例によれば、トランジスタチャンネル全ド
ービノグするための領域５８の注入に続いて力）つ多結
晶シリコン層６０の堆積の前に、シリカ層５６の除去が
行なわれる（希釈ＨＦ’ｚ化学的に便用する〕。紗いて
再び、例えば２０ｎＩｌｌｌの、１ソさのシリカ層５６
ａ全付与するゲートｒ菫化物？形成するために、基板４
０の酸化が行なわれる。

ｊ−６０のドーピング後、「ソリッドプレート」エツチ
ングが８Ｆ６ｉｃよる反応イオンエツチングを使用して
＋１６０１ｃついて行なわれる。エツチング汀シリカ層
４６が露出されるときト？止され、その結果トランジス
タゲート６２が得られる（第５Ｇ図）。これｉｃ絖いて
、例えばＣＨＦ３による反応イオンエツチングによって
、シリカｌ曽４６の除去が行なわれる（第５Ｈ図）。

トランジスタの製造は次いで通常の方法において完成さ
れる（第５１図）。例えばフィールド版化物ｐよびゲー
ト６２によって画成される基板内のイオン注入ＶＣより
、トランジスタのソースおよびドレイン全それぞれ構成
するようになされた基板の領域６４および６６のＮ型ド
ーピングがあり各領域６４または６６は例えば２５０ｎ
ｍの深さにわたって延ひかつドーピングは例えば５　Ｘ
　１０１５原子／Ｃ屑の投与量に工１１）ＩＣＩＯＫｅ
ｙでヒ素イオン注入ＹＣＬり行なわれる。次いでアニー
リングが注入されたドーパント【活性化するためＧＣ３
０号間８５０℃で行なわｈる。

これに続いて、基数全体に、例えば６００ｎｍの厚さの
低圧化学蒸気堆積により、シリカのごとき七縁体または
杷縁剤贋６８の堆積が行なわれる。

ｌ曽６８　ｎ次いでゲート、ソースお工ひドレイン接点
ン得るためにエツチングされそして前記接点７０．７ｉ
は′ｊｔ属化によって製造される。ゲート接点かソース
およびドレイ／受点と同じ平面内にないので、第５工図
には示されない。

このＬうにして得られたトランジスタは対称的構造を有
している。非対称的構造を有するトランジスタ（基板／
ゲートｄ′亀坏甲間面がトランジスタドレインの側部上
にのみスナップを有する）を得るために、例えば、ホー
ル５１０２つの垂直側部上に３）３Ｎ、の早さ５４を得
た後、前記垂直側Ｈ（。

の他方上にのみ前記厚さ５４を維持するように、適圧な
マスクＶＣよるエツチングＶｃよって前記半Ｉｆｒｉ１
１部の一方上の前記厚さ５４を除去することで十分であ
る。これＶＣ枡いて、前述された方法において基板のシ
リコンのエツチングが行なわれる。

第６Ａ図ないし第６に図は本発明による他の方法の神々
の工程を略承し、この方法に第４図に関連して２滅され
刀）つ前記対称的構造を有する型のＭＯＳトランジスタ
の製造を０Ｔ能にする。

最初に、手１１＠ばＷＪ５八図へ関連して説明されたの
と同一である。フィールド酸化物４２が基板４０上に製
造されかつ次いで嗜４６を形成する代りに二重ｊψ４５
−４７が製造される。すなわち（−サクリフイシャル」
盾４５はフィールド酸化物および頭取４４上に堆積され
た例えば３０Ｑｎｍの厚さを有するシリカからなる。げ
ａ紀要４５ぽその上に例えば２００ｎｍの厚さを有しか
つ低圧ｆヒ学蒸気叛積Ｖｃよって得られる３）３Ｎ、の
「サクリフィシャル」層４７が配置辻される。樹脂Ｊ四
４８は次いで増４７上に堆積され（第６八図）かつ次い
でマスク５０全通して照射されそして照射済み樹脂が次
いで除去される。ホール５１μ次いで二重層４５−４７
を通って形成される（第６８図および第６Ｃ図）。この
ため、層４７および４５は、第５Ａ図に関連して前述さ
れた工うに、能動領域の前記部分の上方のかつまた第６
人図に対して垂直なフィールド明域４２の上方の、例え
ばｃＨＦ３２２用丁く反応イオンエツチングＶＣ工って
連続してエツチングされる。残りの轡４８に前述と同一
方法において除去される。

仄いで８ｉ、Ｎ、層５２が堆積される（第６０図）。

８ｉ３Ｎ、　Ｉ曽５２μ次いで異方性エツチング、例え
ばＣＨＦ３１ｃよる反応イオンエツチングによって除去
サレル一方、層４７に達するときこのエツチング全停止
し、エツチングの異方性μホール５）の世直１ｊｌｄ部
上ＶＣ第５Ｅ図における厚さ５４と同一で力為つ第６Ｅ
図において同一符号を有する８ｉ３Ｎ、の厚さを残す。

これに続いて、例えば１５０ｎｍの厚さのシリカ１ｍ　
７２１に得るためにホール５）の底部に存する基板の熱
ば化が行なわれる（第６Ｆ図）。前記シリカ層７２は次
いで例えば７ツ化水素酸ＶＣより除去され、その結果ホ
ールの底部はトランジスタ用の所望の基板／ゲート誘電
体中間面の獲得を可能にする傾斜１！１１部全有する（
第６Ｇ図〕。

こ九に続いて、例えばリン酸を便用する、ノー４７の残
部および３）３Ｎ、の厚さ５４の除去が行なわれその後
層５６が形成され、領域５８がドーピングされそして層
５６が好都合１ｃｌｉ！去されかつシリカｌ信５６ａＶ
ｃよって直換される。次いでＦｇＩ６ｏが形成され（第
６Ｈ図〕、これはすべてそれに対応するトランジスタの
ためＶＣＣ第５固 一の方法において行なわれる。

次いでトランジスタはそれに対応するトランジスタのた
めＶＣ第５Ｇ図ないしに５工図に関連して説明され友方
法において完成される（第６Ｉ図ないし第６に図）。

第７八図ないし第７エ図は二面角形状の基板／ゲート誘
電体中間０１ｉヲ有するトランジスタの製造を可能にす
る本発明の他の方法の種々の工程全略本する。最初に、
手順はホール５１を付与するために第５Ａ図ないし第５
０図Ｖｃ１４４１１，て説明されたのと同じである。そ
の場合に、ｊｌｉ　５　２　’！に堆積するのに代えて
、エツチングが前記ホールの底部においてシリコンにつ
いて行なわねる。このエツチングは１択的な方法におい
て結晶面＜ｌ　１　１＞に沿って行なわれ、該結．ｆ１
１而はそれらの間に、例えばＫ　Ｏ　ＨＶＣ工っで、約
５４．７°の角度全形成する。

りくシて、前６ピエツチ７グは、第７Ｄ（４０）の断囲
図に見られるｒＶｌ−形成する二面角形伏の中間面に直
愛至る（第ＺＤ文）。

これに続いて、層５６Ｖｃ至る酸化（第７Ｈ図〕、トラ
ンジスタチャンネルのドーピング、ｍ　５　６　ａの形
成、１曽６０の堆積、該槓、該層６０のドーピング（　
Ｗ，　７　Ｆ図〕およびそれに対応するトランジスタの
ために第５Ｇ図ないし第５１図に関連して説明されたＬ
うなトランジスタの完成が行なわれる（第７Ｇ図ないし
第７ｚ図９。

留慧されるべきことは、第５八図ないし第５工図、第６
八図ないし第６に図および第７八図ないし第７１図１Ｃ
関連して説明された方法の実施例が各場合に好都＠に対
称的構造を有するトランジスタになるということである
。領域６４またハロ６にトランジスタのソースま７′ｃ
はドレインま友は前記トランジスタのドレインまたはソ
ースに対応することができる。さらに、これらの実施例
はＰ型の半導体基板ｔ（２用して示しているが、専門家
がＮ型基板上に本発明ｖＣｘ；ｂＭＩ　Ｓ　トランジス
タの製造にこれらの方法を適合させることができること
は明らめ１である。

【図面の簡単な説明】

第１図および第２図は公知のＭＯＥ＋トランジスタ金示
す概略図、 第３図は本発明による方法によって得ることができる第
１トランジスタの部分概略図、ＷＪ４図は本発明の他の
方法ＶＣよって得ることができるｖＪ２トランジスタの
部分概略図、ＪＳＡ図、第５Ｂ図、第５Ｃ図、第５０図
、第５Ｅ図、第５Ｆ図、第５Ｇ図、第５Ｈ図および第５
工図ンゴ第３図に示した型のトランジスタの裏通を町１
ヒにする本発明による方法の種々の工程を示す概略図、 第６八図、第６Ｂ図、第６ＣＩ８Ｉ，第６Ｄ図、第６Ｅ
図、第６Ｆメ１，第６Ｇ図、第６Ｈ図、第６エメお工ひ
第６に図は第４図に示した型のトランジスタの製造を可
能にする本発明による池の方法の株々の工程を示す概略
図、 第ＺＡ図、第７Ｂ図、第７ＣＩＡ、第ＺＤ図、第７Ｉ１
２図、第７Ｆ図、第７Ｇ図、第ＺＨ図ｐ工び第７ＩＶは
二囲角形伏の基板／ケート肪喝悴甲向開全Ｍするトラン
ジスタの製遺全許谷する本発明による藺の方法の植々の
工程ｔボＴ截１石図である。 図中、符号４０は基板、４２μ第１　４気的肥線増、４
４は表１ｉ４］領柩、４５，４６．４７は第２１眠５１
はホール、５２ぼ保護パψ、５４は保−ノーのへ都、５
６，５６８は第６咀気杷城層、６ｏμ専化、層、６２μ
トランジスタゲート、６４はソース噴１域、 ６６１ゴ ドレイ ン領域、 ２に酸化部である。 ８Ｇ、３ ＲＧ、４ 一 し」 し−

Claims (8)

【特許請求の範囲】
1. （１）金属絶縁半導体型トランジスタの製造方法におい
   て、 一定のドーピング型式を有する半導体基板（４０）の表
   面上に、該基板の表面領域（４４）を取り囲む第１電気
   絶縁層（４２）が形成され、 前記第１電気絶縁層および前記領域上に第２層（４６、
   ４５、４７）が形成され、 前記領域の一部が前記第２層の断片を除去することによ
   り現われるようになされ、前記断片が前記第２層に作ら
   れたホール（５１）の底部を構成する前記部分の上方に
   かつ前記第１電気絶縁層の一部の上方に延在し、 前記ホールの底部において少なくとも１つの隆起端を有
   するキャビティが形成され、 第３電気絶縁層（５６、５６ａ）が前記領域の前記部分
   の表面上に形成され、 導電層（６０）が前記基板上に形成され、 その除去が、トランジスタゲート（６２）を得るように
   、前記断片に対応する領域における以外で行なわれ、 前記第２層の残部が除去され、 前記ゲートの両側上にトランジスタのソース領域（６４
   ）およびドレイン領域（６６）が形成され、そこで前記
   ソースおよびドレイン領域はそれぞれ第３層が前記基板
   とともにある中間面の下に延在する部分を有しかつ前記
   中間面がしたがつて２つの端部を有し、これらの端部の
   少なくとも１つが隆起されかつ前記キャビティの前記隆
   起端に対応しかつ前記２つの端部が前記部分の上方に延
   在するように前記基板に沿つて通過し、前記ソースおよ
   びドレイン領域が前記基板のドーピング型式と反対のド
   ーピング型式を有し、前記ドレイン領域が前記キャビテ
   ィの前記隆起端の側部に配置される連続工程からなるこ
   とを特徴とする金属絶縁半導体型トランジスタの製造方
   法。
2. （２）前記キャビティは該キャビティの底部に少なくと
   も１つの実質、上垂直な壁を有し、該壁が前記キャビテ
   ィの隆起端に対応することを特徴とする請求項１に記載
   の金属絶縁半導体型トランジスタの製造方法。
3. （３）前記キャビティは前記ホールを備えた前記基板上
   に保護層（５２）の形成、隆起されることができる前記
   キャビティの一端または両端に対応する前記ホールの少
   なくとも一側または両側を除く前記保護層の除去、前記
   ホールの底部での基板厚さの除去および前記保護層の残
   部（５４）の除去の連続工程によつて形成されることを
   特徴とする請求項２に記載の金属絶縁半導体型トランジ
   スタの製造方法。
4. （４）前記キャビティは該キャビティの底部に関連して
   ２つの隆起端および２つの傾斜壁を有し、該壁は前記キ
   ャビティの前記隆起端に対応することを特徴とする請求
   項１に記載の金属絶縁半導体型トランジスタの製造方法
   。
5. （５）前記キャビティは前記ホールを備えた前記基板上
   の保護層の形成、隆起されるような前記キャビティの端
   部に対応する前記ホールの側部上以外の前記保護層の除
   去、前記ホールの底部での前記基板の酸化および前記基
   板のこのようにして酸化された部分（７２）と前記保護
   層の残部の除去の連続工程によつて形成されることを特
   徴とする請求項４に記載の金属絶縁半導体型トランジス
   タの製造方法。
6. （６）前記第２層は第１保護層（４７）が上方に配置さ
   れる下方層（５４）を有する二重層でありそして前記キ
   ャビティは前記孔を備えた前記基板上の第２保護層の形
   成、隆起されるような前記キャビティの端部に対応する
   前記ホールの少なくとも側部を除いて前記第２保護層の
   除去、前記ホールの底部での前記基板の酸化および前記
   基板のこのようにして酸化された部分、前記第２保護層
   の残部および前記第１保護層の残部の除去の連続工程に
   よつて形成されることを特徴とする請求項４に記載の金
   属絶縁半導体型トランジスタの製造方法。
7. （７）前記キャビティは２つの隆起端および二面角の面
   を形成しかつ前記キャビティの２つの隆起端に対応する
   ２つの壁を有することを特徴とする請求項１に記載の金
   属絶縁半導体型トランジスタの製造方法。
8. （８）前記キャビティは前記二面角に至る適宜な結晶面
   に応じて選択的に前記孔の底部をエッチングすることに
   よつて形成されることを特徴とする請求項７に記載の金
   属絶縁半導体型トランジスタの製造方法。