JPH022175B2 - - Google Patents
Info
- Publication number
- JPH022175B2 JPH022175B2 JP59108024A JP10802484A JPH022175B2 JP H022175 B2 JPH022175 B2 JP H022175B2 JP 59108024 A JP59108024 A JP 59108024A JP 10802484 A JP10802484 A JP 10802484A JP H022175 B2 JPH022175 B2 JP H022175B2
- Authority
- JP
- Japan
- Prior art keywords
- segment
- page table
- page
- main memory
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は仮想記憶方式におけるページテーブル
作成制御方式に係り、特に仮想記憶領域の空間を
創成するときにページテーブル用の仮想記憶領域
をリザーブしておき、実際に使用するときに主メ
モリ上の実ページを割付けるようにしたページテ
ーブル作成制御方式に関するものである。
作成制御方式に係り、特に仮想記憶領域の空間を
創成するときにページテーブル用の仮想記憶領域
をリザーブしておき、実際に使用するときに主メ
モリ上の実ページを割付けるようにしたページテ
ーブル作成制御方式に関するものである。
（従来の技術〕
データ処理装置ではメモリ空間を拡大するため
仮想記憶方式が使用されている。仮想記憶方式で
は、第３図に示す如く、仮想空間１を一定の大き
さのセグメントSG０，SG１…SGNに、それぞ
れのセグメントを一定の大きさのページPG０，
PG１…PGmに区分けし、実際に使用すべきデー
タの存在するページを主メモリ２上に格納し、こ
れにもとづきデータ処理を実行している。
仮想記憶方式が使用されている。仮想記憶方式で
は、第３図に示す如く、仮想空間１を一定の大き
さのセグメントSG０，SG１…SGNに、それぞ
れのセグメントを一定の大きさのページPG０，
PG１…PGmに区分けし、実際に使用すべきデー
タの存在するページを主メモリ２上に格納し、こ
れにもとづきデータ処理を実行している。
したがつてデータ処理に必要なデータが主メモ
リ２のどこに格納されているのか格納先アドレス
を得るため、第４図に示す如く、セグメントテー
ブルSGTとページテーブルPGTを設け、セグメ
ントテーブルSGTには当該セグメントのページ
テーブルPGTの先頭アドレスを記入し、ページ
テーブルPGTにはそのセグメントの各ページの
格納先アドレスが記入されている。この場合、セ
グメントテーブルSGTはただ１つしか存在しな
いが、ページテーブルPGTは各セグメント毎に
作成される。したがつて、従来では主メモリ２上
にセグメント内のページを転送する際にページテ
ーブルPGTを作成し、セグメントテーブルのそ
のセグメントに有効ビツトを記入する。例えば、
第３図に示す如く、セグメント３内のページPG
３―ｘとセグメントＮ―１内のページPG（Ｎ−
１）−ｙが主メモリ２上に格納されるとき、セグ
メント３のページテーブルPGT３およびセグメ
ントＮ−１のページテーブルPGT−（Ｎ−１）を
これらの空き部分に作成し、各セグメントのペー
ジアドレスを格納している。そしてデータ処理の
進行に応じてそのページ単位に無効ビツトを記入
していた。
リ２のどこに格納されているのか格納先アドレス
を得るため、第４図に示す如く、セグメントテー
ブルSGTとページテーブルPGTを設け、セグメ
ントテーブルSGTには当該セグメントのページ
テーブルPGTの先頭アドレスを記入し、ページ
テーブルPGTにはそのセグメントの各ページの
格納先アドレスが記入されている。この場合、セ
グメントテーブルSGTはただ１つしか存在しな
いが、ページテーブルPGTは各セグメント毎に
作成される。したがつて、従来では主メモリ２上
にセグメント内のページを転送する際にページテ
ーブルPGTを作成し、セグメントテーブルのそ
のセグメントに有効ビツトを記入する。例えば、
第３図に示す如く、セグメント３内のページPG
３―ｘとセグメントＮ―１内のページPG（Ｎ−
１）−ｙが主メモリ２上に格納されるとき、セグ
メント３のページテーブルPGT３およびセグメ
ントＮ−１のページテーブルPGT−（Ｎ−１）を
これらの空き部分に作成し、各セグメントのペー
ジアドレスを格納している。そしてデータ処理の
進行に応じてそのページ単位に無効ビツトを記入
していた。
このような場合において新らしくセグメント２
内のページPG２−ｚに存在するデータを必要と
する場合、まずセグメント２に対するページテー
ブルPGT−２を作成することが必要である。こ
のとき、すでにページテーブルが作成ずみのセグ
メント内にこのページテーブルPGT−２を作成
可能な空き部分があれば問題ないが、このような
空き領域が存在しない場合には、このページテー
ブルPGT−２を作成するために必要な仮想空間
領域のセグメントに対するページテーブルを作成
することが必要となる。例えばセグメントｎにこ
のページテーブルPGT−２を割当て、このため
にこのセグメントｎのページテーブル用の領域の
割当ても必要となる。
内のページPG２−ｚに存在するデータを必要と
する場合、まずセグメント２に対するページテー
ブルPGT−２を作成することが必要である。こ
のとき、すでにページテーブルが作成ずみのセグ
メント内にこのページテーブルPGT−２を作成
可能な空き部分があれば問題ないが、このような
空き領域が存在しない場合には、このページテー
ブルPGT−２を作成するために必要な仮想空間
領域のセグメントに対するページテーブルを作成
することが必要となる。例えばセグメントｎにこ
のページテーブルPGT−２を割当て、このため
にこのセグメントｎのページテーブル用の領域の
割当ても必要となる。
本発明が解決しようとする問題点は、前記の如
く、仮想記憶領域の主メモリ上に対する割付け処
理を行うときに必要なページテーブルを作成する
ために更に別の割付け処理を必要とするというリ
カージヨンとなり、処理を複雑にするということ
である。また、ある領域のページテーブルのアド
レスを求めるには、セグメントテーブルSGT中
のページテーブルの主メモリ上のアドレスを仮想
記憶上のアドレスに変換することが必要になると
いうことである。
く、仮想記憶領域の主メモリ上に対する割付け処
理を行うときに必要なページテーブルを作成する
ために更に別の割付け処理を必要とするというリ
カージヨンとなり、処理を複雑にするということ
である。また、ある領域のページテーブルのアド
レスを求めるには、セグメントテーブルSGT中
のページテーブルの主メモリ上のアドレスを仮想
記憶上のアドレスに変換することが必要になると
いうことである。
前記の問題点を解決するため、本発明のページ
テーブル作成制御方式では、仮想空間を複数のセ
グメントに分割し各セグメントをページに分割す
るとともに、各セグメントに対するページテーブ
ルが主メモリ上に存在する位置を示すセグメント
テーブルと、各セグメント内のページ部分が主メ
モリ上に存在する位置を示すページテーブルを具
備する仮想記憶管理方式において、セグメントが
切換えられたことを検出するセグメント検出部
と、ページテーブルを作成するページテーブル作
成制御部を設けるとともに仮想空間上に各セグメ
ントのページテーブル領域をあらかじめ確保して
おき、セグメントが変つたときそれに対応するセ
グメントテーブルにすでに確保ずみの仮想空間上
のページテーブルに主メモリ上の領域を対応づけ
て、その主メモリ上のアドレスを記入するように
構成したことを特徴とする。
テーブル作成制御方式では、仮想空間を複数のセ
グメントに分割し各セグメントをページに分割す
るとともに、各セグメントに対するページテーブ
ルが主メモリ上に存在する位置を示すセグメント
テーブルと、各セグメント内のページ部分が主メ
モリ上に存在する位置を示すページテーブルを具
備する仮想記憶管理方式において、セグメントが
切換えられたことを検出するセグメント検出部
と、ページテーブルを作成するページテーブル作
成制御部を設けるとともに仮想空間上に各セグメ
ントのページテーブル領域をあらかじめ確保して
おき、セグメントが変つたときそれに対応するセ
グメントテーブルにすでに確保ずみの仮想空間上
のページテーブルに主メモリ上の領域を対応づけ
て、その主メモリ上のアドレスを記入するように
構成したことを特徴とする。
本発明によれば、仮想記憶領域の空間創成時に
各セグメントに対するページテーブルとして使用
されるすべての仮想空間領域を連続してリザーブ
しておくので、セグメントを主メモリに割当てる
ときそのセグメントに対応するページテーブルが
なければ仮想空間上の領域は既に前記連続リザー
ブにより獲得ずみのため、リザーブ領域をかんた
んに求めることができるのみならず、その求めた
領域に実ページを割付けることによりページテー
ブルとして使用することができる。したがつて従
来のようにリカージヨンになることはない。
各セグメントに対するページテーブルとして使用
されるすべての仮想空間領域を連続してリザーブ
しておくので、セグメントを主メモリに割当てる
ときそのセグメントに対応するページテーブルが
なければ仮想空間上の領域は既に前記連続リザー
ブにより獲得ずみのため、リザーブ領域をかんた
んに求めることができるのみならず、その求めた
領域に実ページを割付けることによりページテー
ブルとして使用することができる。したがつて従
来のようにリカージヨンになることはない。
本発明の一実施例を第１図および第２図により
説明する。
説明する。
第１図は本発明の一実施例構成図、第２図はペ
ージテーブル用にリザーブしたリザーブ領域説明
図である。
ージテーブル用にリザーブしたリザーブ領域説明
図である。
まず、本発明の特徴的なページテーブル用にリ
ザーブしたリザーブ領域について第２図により説
明する。
ザーブしたリザーブ領域について第２図により説
明する。
本発明では仮想記憶領域の空間を創成するとき
に、各セグメントのページテーブルとして使用さ
れるすべての仮想記憶領域を連続して事前にリザ
ーブしておく。例えば仮想記憶領域の空間のサイ
ズをXMBとし、１セグメントの大きさを1MBと
し、これに対するページテーブルとしてｌバイト
（ハードとソフト使用の領域をあわせて）の領域
が必要の場合、全ページテーブルのリザーブ領域
は（Ｘ＊ｌ）バイト必要である。したがつてその
ページテーブルのリザーブ領域を各セグメント順
に割付けたとき、第２図に示す如きものとなる。
それ故、アドレスｎの領域のページテーブルの低
アドレスＰは、リザーブ領域の低アドレスをＡと
すると、 Ｐ＝Ａ＋（ｎ／1MB）＊ｌ ……(1) で求めることができる。
に、各セグメントのページテーブルとして使用さ
れるすべての仮想記憶領域を連続して事前にリザ
ーブしておく。例えば仮想記憶領域の空間のサイ
ズをXMBとし、１セグメントの大きさを1MBと
し、これに対するページテーブルとしてｌバイト
（ハードとソフト使用の領域をあわせて）の領域
が必要の場合、全ページテーブルのリザーブ領域
は（Ｘ＊ｌ）バイト必要である。したがつてその
ページテーブルのリザーブ領域を各セグメント順
に割付けたとき、第２図に示す如きものとなる。
それ故、アドレスｎの領域のページテーブルの低
アドレスＰは、リザーブ領域の低アドレスをＡと
すると、 Ｐ＝Ａ＋（ｎ／1MB）＊ｌ ……(1) で求めることができる。
本発明の構成を第１図について説明する。
第１図において１０はCPU、２０は主メモリ、
３０は外部記憶装置である。
３０は外部記憶装置である。
CPU１０には、ジヨブの遂行によりセグメン
トが切換つたことを検出するセグメント切換検出
部１１、ページテーブルを作成するための各種制
御を行うページテーブル作成制御部１２、主メモ
リ２０内のページテーブルの位置および仮想記憶
領域内のページテーブルリザーブ位置（第２図の
Ａ）が保持されるテーブル領域アドレス保持部１
３等が設けられている。
トが切換つたことを検出するセグメント切換検出
部１１、ページテーブルを作成するための各種制
御を行うページテーブル作成制御部１２、主メモ
リ２０内のページテーブルの位置および仮想記憶
領域内のページテーブルリザーブ位置（第２図の
Ａ）が保持されるテーブル領域アドレス保持部１
３等が設けられている。
主メモリ２０には、ジヨブの遂行に必要なプロ
グラムが格納されるプログラム領域２１やセグメ
ントテーブルやページテーブルが作成されている
テーブル領域２２および、セグメントテーブルの
位置や、ページテーブルのサイズｌ等を保持する
テーブル２３等が設けられている。
グラムが格納されるプログラム領域２１やセグメ
ントテーブルやページテーブルが作成されている
テーブル領域２２および、セグメントテーブルの
位置や、ページテーブルのサイズｌ等を保持する
テーブル２３等が設けられている。
外部記憶装置３０にはジヨブの遂行に必要な各
種プログラムやデータの外に、第２図に示すペー
ジテーブルのリザーブ領域が設けられる。
種プログラムやデータの外に、第２図に示すペー
ジテーブルのリザーブ領域が設けられる。
次に、本発明の動作について説明する。
CPU１０は主メモリ２０に格納されているプ
ログラムにもとづきジヨブを遂行する。そしてジ
ヨブの遂行により他のセグメントにあるデータが
必要となつたとき、セグメント切換検出部１１は
これを検出し、そのセグメントのページテーブル
が主メモリ２０上に存在するか否かをページテー
ブル作成制御部１２が検知する。
ログラムにもとづきジヨブを遂行する。そしてジ
ヨブの遂行により他のセグメントにあるデータが
必要となつたとき、セグメント切換検出部１１は
これを検出し、そのセグメントのページテーブル
が主メモリ２０上に存在するか否かをページテー
ブル作成制御部１２が検知する。
もし、そのセグメントのページテーブルが主メ
モリ２０上に存在すれば必要とするデータを主メ
モリ２０または外部記憶装置３０からよみ出し、
データ処理を続行する。
モリ２０上に存在すれば必要とするデータを主メ
モリ２０または外部記憶装置３０からよみ出し、
データ処理を続行する。
しかしそのセグメントのページテーブルが主メ
モリ２０上に存在しない場合には、ページテーブ
ル作成制御部１２は、前記必要とするデータのア
ドレスｎにもとづき、前記(1)式の演算を行つてそ
のセグメント位置に応じたページテーブルのリザ
ーブ先を算出し、主メモリ２０上にそのセグメン
トの新ページテーブルを作成するとともにセグメ
ントテーブルの当該セグメント項に前記新ページ
テーブルの先頭アドレスを記入する。このように
してリザーブ領域に実ページを割付けてページテ
ーブルを作成後、必要とするデータを外部記憶装
置３０より読み出して、これにもとづきジヨブを
続行することになる。
モリ２０上に存在しない場合には、ページテーブ
ル作成制御部１２は、前記必要とするデータのア
ドレスｎにもとづき、前記(1)式の演算を行つてそ
のセグメント位置に応じたページテーブルのリザ
ーブ先を算出し、主メモリ２０上にそのセグメン
トの新ページテーブルを作成するとともにセグメ
ントテーブルの当該セグメント項に前記新ページ
テーブルの先頭アドレスを記入する。このように
してリザーブ領域に実ページを割付けてページテ
ーブルを作成後、必要とするデータを外部記憶装
置３０より読み出して、これにもとづきジヨブを
続行することになる。
本発明によればあらかじめ各セグメント毎のペ
ージテーブル領域を仮想記憶領域内にセグメント
順に連続的にリザーブしておくので、新らしくペ
ージテーブルを作成する場合にも仮想記憶領域内
にはその領域がリザーブされているので、従来の
ようなリカージヨンを避けることができる。しか
もそのリザーブ位置がセグメント順に連続して存
在するので、ページテーブルのアドレスも簡単に
求めることができ、これまたステツプ数を削減す
ることができる。
ージテーブル領域を仮想記憶領域内にセグメント
順に連続的にリザーブしておくので、新らしくペ
ージテーブルを作成する場合にも仮想記憶領域内
にはその領域がリザーブされているので、従来の
ようなリカージヨンを避けることができる。しか
もそのリザーブ位置がセグメント順に連続して存
在するので、ページテーブルのアドレスも簡単に
求めることができ、これまたステツプ数を削減す
ることができる。
第１図は本発明の一実施例構成図、第２図はペ
ージテーブル用にリザーブしたリザーブ領域説明
図、第３図は仮想空間と主メモリとの関係説明
図、第４図はセグメントテーブルとページテーブ
ルの関係説明図である。 図中、１０はCPU、２０は主メモリ、３０は
外部記憶装置である。
ージテーブル用にリザーブしたリザーブ領域説明
図、第３図は仮想空間と主メモリとの関係説明
図、第４図はセグメントテーブルとページテーブ
ルの関係説明図である。 図中、１０はCPU、２０は主メモリ、３０は
外部記憶装置である。
Claims (1)
- １ 仮想空間を複数のセグメントに分割し各セグ
メントをページに分割するとともに、各セグメン
トに対するページテーブルが主メモリ上に存在す
る位置を示すセグメントテーブルと、各セグメン
ト内のページ部分が主メモリ上に存在する位置を
示すページテーブルを具備する仮想記憶管理方式
において、セグメントが切換えられたことを検出
するセグメント検出部と、ページテーブルを作成
するページテーブル作成制御部を設けるとともに
仮想空間上に各セグメントのページテーブル領域
をあらかじめ確保しておき、セグメントが変つた
ときそれに対応するセグメントテーブルにすでに
確保ずみの仮想空間上のページテーブルに主メモ
リ上の領域を対応づけて、その主メモリ上のアド
レスを記入するように構成したことを特徴とする
ページテーブル作成制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59108024A JPS615359A (ja) | 1984-05-28 | 1984-05-28 | ペ−ジテ−ブル作成制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59108024A JPS615359A (ja) | 1984-05-28 | 1984-05-28 | ペ−ジテ−ブル作成制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS615359A JPS615359A (ja) | 1986-01-11 |
| JPH022175B2 true JPH022175B2 (ja) | 1990-01-17 |
Family
ID=14474032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59108024A Granted JPS615359A (ja) | 1984-05-28 | 1984-05-28 | ペ−ジテ−ブル作成制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS615359A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0440299U (ja) * | 1990-08-02 | 1992-04-06 |
-
1984
- 1984-05-28 JP JP59108024A patent/JPS615359A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0440299U (ja) * | 1990-08-02 | 1992-04-06 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS615359A (ja) | 1986-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0635732A (ja) | 記憶装置の領域割り当て方法 | |
| JPH0658649B2 (ja) | 仮想記憶装置における領域管理方法 | |
| JPS6367685B2 (ja) | ||
| JPH022175B2 (ja) | ||
| US5761738A (en) | Computer system which stores management or control information in different address space but same offset as corresponding data | |
| KR100315500B1 (ko) | 메모리할당방법 | |
| JP2969776B2 (ja) | データ識別方式 | |
| JPS62131352A (ja) | アドレス変換制御方式 | |
| JPH04344549A (ja) | 計算機システムにおけるページ割り当て方式 | |
| JPS59180744A (ja) | リエントラントプログラムの作業領域管理方式 | |
| JP2572032B2 (ja) | 直接アクセス記憶装置上における領域確保方式 | |
| JPH026094B2 (ja) | ||
| JPS6364146A (ja) | 論理空間管理方式 | |
| JP2535584B2 (ja) | 実記憶固定処理計算機 | |
| JPS61136131A (ja) | 情報処理装置 | |
| JPH06175916A (ja) | アドレス生成処理方法 | |
| JPS6330946A (ja) | マルチタスクにおけるペ−ジング方式 | |
| JPS6134632A (ja) | 仮想計算機命令制御方式 | |
| JPH02257232A (ja) | 割り込み処理プログラム管理方法 | |
| JPS63145553A (ja) | 管理モ−ド付きメモリ管理方式 | |
| JPS60169945A (ja) | スタツク制御方式 | |
| JPS62284443A (ja) | 空き領域検索制御方式 | |
| JPS623355A (ja) | メモリ管理方式 | |
| JPH0743664B2 (ja) | 共有記憶領域割当処理方式 | |
| JPH04275646A (ja) | ファイル定義構造体プール管理方式 |