JPH02218046A - 磁気記録再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はトラッキング手段を有する磁気記録再生装置に
関し、特にマイクロプロセッサを用いて低コストで実現
した装置に関するものである。

従来の技術 近年、マイクロプロセッサの普及は目ざましく。

多くの家庭用電気製品に使われるようになってきている
。家庭用のビデオテープレコーダ（以後ＶＴＲと略記す
る）においても例外ではなく、カセットから磁気テープ
を引き出して回転ヘッドに巻き付けるローディングメカ
ニズムのコントロールや、タイマを組み合わせた番狙予
約などのシステムの中心部に積極的にマイクロプロセッ
サが用いられている。しかしながら、回転ヘッドを駆動
するシリ“ンダモータや磁気テープを定速走行させるキ
ャプスタンモータの精密な回転制御装置では複雑な判断
動作や検出信号の迅速な処理が必要となるためにマイク
ロプロセッサを使わずに専用のハードウェアに依存して
きた。

第８図は従来のＶＴＲの再生時におけるサーボ機構の構
成を示すブロック図であって１回転ヘッド８を駆動する
シリンダモータ２と、そのシリンダモータ２の回転速度
を検出する第１の周波数発電８１３と、前記シリンダモ
ータ２の回転位相を検出する位相検出器４と、前記第１
の周波数発電機３の出力信号の基準周期に対する誤差を
検出する第１の周波数弁別器４０と、基準信号発生器４
２と、前記位相検出器４より得られる回転位相信号と０
１記基準信号発生器４２より得られる再生基Ｓ信号との
位相誤差を検出する第１の位相比較器４１と、その第１
の位相比較器４１の位相誤差出力と前記第１の周波数弁
別器４０の速度誤差出力とを混合する第１の加算器４３
と、第１の加算器４３出力を増幅する第１の増幅器４４
と、この第１の増幅器４４の出力でシリンダモータ２を
駆動する第１の駆動回路１２と、研気テープを定速走行
させるキャプスタンモータ６と、そのキャプスタンモー
タ６の回転速度を検出する第２の周波数発電機７と、山
気テープ１の下端に記録されているコントロール信号を
検出するコントロールヘッド５と、前記第２の周波数発
電機７の出力信号の基準周期に対する誤差を検出する第
２の周波数弁別器４５と、前記基準信号発生器４２の出
力信号によりトリガされ可変抵抗器５０により遅延時間
が可変するトラッキングモノマルチ回路４６と、前記コ
ントロールヘッド５より得られるコントロール信号と前
記トラッキングモノマルチ回路４６の出力信号との位相
誤差を検出する第２の位相比較器４７と、その第２の位
相比較器４７の位相誤差出力と前記第２の周波数弁別器
４５の速度誤差出力との混合する第２の加算器４８と、
第２の加算器４８出力を増幅する第２の増幅器４９と、
との第２の増幅器４９の出力で本ヤブスタンモータ６を
駆動する第２の駆動回路１３によって構成されている。

このように構成されたＶＴＲについて、第９図に示した
主要部のタイミングチャートを用いてその動作を而単に
説明する。

第９図のＱは第８図の基準信号発生器４２の出力信号波
形であり、この信号ＱがＶＴＲの再生時の基準信号とし
て、第１の位相比較器４１とトラッキングモノマルチ回
路４６に供給される。第９図のＲの台形波信号は第１の
位相比較器４Ｉの内部波形であり、信号Ｑの立ち上がり
エツジでトリガされたシリンダモータの位相基準信号で
ある。この位相基準信号Ｒは位相検出器４より得られる
回転位相信号（笛９図のＳ）の立ち下がりエツジにより
サンプリングされ、そのホールド信号（図示せず）と第
１の周波数弁別器４０より得られる速度誤差出力とが第
１の加算器４３で混合され、第１の増幅器４４を介して
第１の駆動回路１２に供給される。したがってシリンダ
モータ２により駆動される回転ヘッド８は第９図の基準
信号Ｑに位相同期して回転する。第９図のＴはトラッキ
ングモノマルチ回路４６内のコンデンサ（図示せず）の
充放電波形であり、基準信号Ｑの立ち上がりエツジによ
りトリガされ、可変抵抗器５０で時定数を変化させるこ
とにより、その遅延時間を可変することができる。第９
図のＵはトラッキングモノマルチ回路４６の出力信号波
形、第９図のＶの台形波信号は第２の位相比較器４７の
内部波形であり、信＠Ｕの立ち下がりエツジによりトリ
ガされたキャプスタンモータ６の位相基準信号である。

この位相基準信号Ｖはコントロールヘッド５より得られ
る再生コントロール信号（ｒ４９図のＷ）の立ち上がり
エツジによりサンプリングされ、そのホールド信号（図
示せず）と第２の周波数弁別器４５より得られる速度誤
差出力とが第２の加算器４８で混合され、第２の増幅器
４９を介してｆＪ２の駆動回路１３に供給される。した
がってキャプスタンモータ６は基準信号Ｑを位相シフト
したトラッキングモノマルチ回路４６の出力信号Ｕに位
相同期して回転する。以上により、ＶＴＲの再生時には
、回転ヘッド８と再生コントロール信号Ｗを位相同期さ
せることにより、回転ヘッド８が研気テープ１上に記録
されたトラックを最良にトラッキングすることになる。

発明が解決しようとする課題 研気テープ１上ｌζ記録されたトラックのフォーマット
に互換があれば、可変抵抗器５０は固定抵抗器でよいの
であるが、温度変化等の環境変化により研気テープ１が
伸縮したり、またメカニズム上の誤差の発生した他のＶ
ＴＲで記録したテープを再生する場合には、再生時のト
ラッキング状態、つまり回転ヘッドと再生コントロール
信号の位相関係を変更する必要が発生する。そのために
可変抵抗器５０は必要であるが、キャプスタンモータ６
の制御系において第２の位相比較器４７から見た速度変
調感度は必然的に小さいために可変抵抗器５０の抵抗値
を変更しても目標のトラッキング状態に引き込むには多
少の時間がかかる。さらに、この可変抵抗器５０はユー
ザーに解放するために、操作性つまり使い勝手としての
改善の必要性から最近では回転ヘッド８からの再生出力
信号をモニタして最適トラッキング位置に自動的に引き
込ませるオート・トラッキング機能なるものも提案され
ているが、上記原因によってその整定時間が長くかかつ
ているのが現状である。

本発明は上記問題を解決するもので、互換性の劣化した
テープに対してもトラッキング動作の応答を良好にでき
る■気記録再生装置を提供することを目的とするもので
ある。

課題を解決するための手段 上記問題を解決するために本発明の磁気記録再生装置は
、キャプスタンモータより得られる回転速度検出信号の
基市速度に対する速度誤差と、前記キャプスタンモータ
により移送される磁気媒体より得られるコントロール信
号とトラッキング手段による基準信号との位相差とで前
記キャプスタンモータを回転制御する磁気記録再生装置
において、前記トうツキング手段による前記基準信号の
位相変更時にその変更量に応じて前記基準速度を変調す
る手段を設けたものである。

作用 上述した構成によって、トラッキング手段によ゛る基準
信号の位相変更時にその変更量に応じて基準速度を変調
し、温度変化等の環境ｙ化により磁気テープが伸縮した
り、またメカニズム上の誤差の発生した他のＶＴＲで記
録した、いわゆる互換性の劣化したテープに対しても高
速で安定したトラッキング動作を行うことができ、良好
な応答性が得られる。

実施例 以下、本発明の一実施例について図面を参照しながら説
明する。

第１図は本発明の一実施例におけるトラッキング手段を
有するＶＴＲの構成を示したブロック図であり、映像信
号を記録再生する１対の回転ヘッド８．９を駆動するシ
リンダモータ２と磁気テープ１を定速走行させるキャプ
スタンモータ６とを制御するとともにトラッキング可変
手段を実現するマイクロプロセッサ１０と、そのマイク
ロプロセッサｌＯからｇｉｆ、１のアナログ信号出力端
子２７を介して出力される信号によりシリンダモータ２
を駆動させる第１の駆動回路１２と、マイクロプロセッ
サ１０から第２のアナログ信号出力端子２８を介して出
力される信号ｌこよりキャプスタンモータ６を駆動させ
る第２の駆動回路１３と、マイクロプロセッサ１０の入
力端子２６に接続されトラッキング可変させるためのト
ラッキングアップダウンスイッチ回路１４をＩＭえ、マ
イクロプロセッサ１００入力端子２１〜２５には、第１
の周波数′＃型機３と第１の位相検出器４とコントロー
ルヘッド５と第２の周波数発電機７の出力が接続されて
いる。

このマイクロプロセッサ１０の内部には、データｉＦ格
納するためのレジスタ１００およびランダムアクセスメ
モリ（以°下ＲＡＭと略記する）２００と、デジタルデ
ータの算術および論理演算を実行する１６ビツトの演算
器（ＡＬＵ）３００と、遂次実行すべき命令を格納し、
その命令に基づいてコントロールバス４５０を介してレ
ジスタ１００およびＲＡＭ　２００ならびに演算器３０
０の動作をコントロールする命令実行回路（ＰＬＡ）　
４００と、クロック端子２０に印加される基準クロック
信号をダウンカウントする１７ビツトのタイムベースカ
ウンタＩＴＢ（ｊ　５００と、カウンタバス５５０を介
してタイムベースカウンタ５００のカウントデータが供
給され、その出力データがレジスタ１００、ＲＡＭ　２
００　、演算器３００に接続されるデータバス６００に
送出されるキャプチャレジスタブロック（ＣＡＰＲＥＧ
　）７００と、第１〜第５の入力端子２１〜２５に接続
され、それぞれ異なった発生源を持つ５種類のキャプチ
ャ信号のエツジが到来したときにタイムベースカウンタ
５００のカウントデータがキャプチャレジスタブロック
７００に転送入力されるように制御するキャプチャコン
トローラ（ＰＴＲＣＴＲＬ）　８００１８えている。ま
た、クロック端子２０に印加されるクロック信号はタイ
ミングジェネレータ（ＴＧ）９００を介して命令実行回
路４００に供給される。また、データバス６００には読
み出し専用メモリｃ以下ＲＯＭと略記する１　１０００
％入出力（Ｉ１０１ボート１１００、第１のＤＡ変換器
１２００、笛２のＤＡ変換器１３００が接続され、さら
にＲＡＭ　２００およびＲＯＭ３０００はそれぞれアド
レスデコーダ２５０゜１０５０を隔えている。

なお、キャプチャコントローラ８００とキャプチャレジ
スタブロック７００は、キャプチャ信号のエツジが到来
したときにタイムベースカウンタ５００から最小分解ｔ
ｆ４１ｆが命令の実行サイクルよりも高いカウントデー
タを取り込み、命令実行回路４００からの特定の命令に
よってその結果を演算器３００もしくはレジスタ］００
あるいはＲＡＭ　２００に送出するキャプチャ回路を構
成している。

このように構成されたＶＴＲについて、第２図に示した
キャプチャコントローラ８００の具体的な構成図と第３
図にボした主要部のタイミングチャートを用いてその動
作を説明する。

第２図は第１図のキャプチャコントローラ８００の具体
的な構成例を示した論理回路図であり、第１〜第５の入
力端子２１〜２５には同一構成のコントロールユニット
８１０〜８５０が接続されており、そのコントロールユ
ニット８１０−８５０はそれぞれ共通の基準クロック入
力端子８０３とキャプチャレジスタブロック７００への
データ転送りロック入力端子８０２を有し、さらに、個
別のリセット端子８１１〜８５１と、個別のフラグ出力
端子８１２〜８５２と。

個別のデータ転送端子８１３〜８５３を有している。

第３図は第２図に示したキャプチャコントロー５８００
を構成する５つのコントローラユニット８１０〜８５０
の動作を説明するためのタイミングチャートを示したも
ので、第３図のＡは竿１図のクロック端子２０に印加さ
れるクロック信号波形、第３図のＢはクロック信号Ａを
分周した信号波形であり、この信号が基準クロック信号
として第２図の基準クロック入力端子８０１に供給され
る。また、ｍ３図のＣはマスタースレイブ形式のフリッ
プフロップを■位ステージとする同期カウンタによって
構成されるタイムベースカウンタ５００のカウントクロ
ック信号波形を示したものであり、その矢印を付したリ
ーディングエツジ（＠縁）において１！１（５７ステー
ジの７リツプ７０ツブのマスタ一部の出力が変化し、ト
レイリングエツジ（後縁）においてスレイブ部の出力が
変化する。第３図のＤはクロック信号人と基準クロック
信号Ｂから作り出されるデータ転送用のクロック信号波
形を示したもので、第２図のデータ転送りロック入力端
子８０２に供給される。ｍ３図のＥは第１図の第１〜第
５の入力端子２１〜２５より入力されるキャプチャ信号
である。

さて、第２図の第１の入力端子２１にキャプチャ信号Ｅ
が入力されると、そのリーディングエツジが到来した後
、基準クロック入力端子８０１の基準クロック信号Ｂの
レベルが「月に移行した時点においてＮＡＮＤゲート８
】４の出力レベルが第３図のＦに示す如く［月に移行し
、さらに、前記基準クロック入力端子８０１の信号Ｂの
レベルがｒＯＪに移行した時点においてＮＡＮＤゲート
８］５の出力レベルが第３図のＧに示すごとく「月に移
行し、続いて前記基準クロック入力端子８０１の信＠Ｂ
レベルが再び「１」に移行すると、　ＮＡＮＤゲート８
１Ｇの出力レベルが第３図のＨ２Ｃ示すごとく、「１」
に移行する。

ＮＡＮＤゲート８１４　、８１５　、８１６はいずれも
対になる別のＮＡＮＤゲートと双安定回路を構成してい
るので、出力レベルが「１」に移行すると別のＮＡＮＤ
ゲート側にリセット信号が印加されるまではその状態を
保持するが、ＮＡＮＤゲート８１６の出力レベルが「１
」ニ移行した時点で、対になるＮＡＮＤゲート８１７の
出力レベルがｒＯＪに移行し、后のゲート８１８の出力
レベルもｒＯＪに移行するので、ＮＡＮＤゲート８１４
　、８１５ノ出力レベルはｒＯＪに戻ル。

このようにして、第１の入力端子２１にキャプチャ信号
Ｅのリーディングエツジが到来する。と、データ転送端
子８１３には椰ゲート８１９を介して第３図の１に示す
よづな信号波形が送出され、この信号によって第１図の
タイムベースカウンタ５００からキャプチャレジスタブ
ロック７００へのカウントデータの転送が行われる。

なお、ＮＡＮＤゲート８１６の出力信号はフラグ出力端
子８１２に送出されて、タイムベースカウンタ５００の
カウントデータの転送が行われたことを示すキャプチャ
フラグ信号として利用され、リセット端子８１１にはこ
のキャプチャフラグがセットされていることをソフトウ
ェア（プログラム）によって確認された後ｌこリセット
信号が印加される。

次に、第４図はキャプチャレジスタブロック７００の具
体例を示した構成図であり、各々のデータ入力端子がそ
れぞれタイムベースカウンタ５００からのカウントデー
タ入力用のＤＯ端子〜０１５端子に接続され、データ出
力端子がデータバス６００へのデータ出力用のＱ１端子
〜Ｑ１６端子に接続された１６個のメモリセルによって
構成された皐位レジスタ７１０，７２０と、データ入力
端子がそれぞれカウントデータ入力用のＤＩＳ子〜Ｄ１
６端子に接続され。

データ出力端子がデータ出力用のＱ１端子〜Ｑ１６端子
に接続された１６個のメモリセルによって構成された単
位レジスタ７３０　、７４０　、７５０によって全体が
構成されている。また、各単位レジスタ７１０〜７５０
はそれぞれ２個のコントロール信号入力端子を有し、読
み込み端子７１１〜７５１には、それぞれ笛２図に示し
たキャプチャコントローラ８００からのデータ転送信号
が印加され、セレクト端子７１２〜７５２には、命令実
行回路４００のプログラム格納エリアｌこ格納された特
定の読みだし命令Ｉこ従って各単位レジスタの出力側を
アクティブ状ｇｉこすることにより、データ出力用のＱ
１端子〜Ｑ】ｓｉ子を介して笛１図のデータバス６００
に読み出すためのセレクト信号が印加される。

ところで、第４図において単位レジスタ７３０〜７５０
のデータ入力端子とデータ出力端子の接続位置が１ビッ
ト分だけシフトしているが、これは次のような理由によ
る。

単位レジスタ７１０，７２０についてはキャプチャ信号
Ｅのエツジの取り込みタイミングの分解能を高めるため
１ζタイムベースカウンタ５００　（７）　ＬＳＢと単
位レジスタのＬＳＢを一致させているが、単位レジスタ
７３０〜７５０については単位レジスタ７１０゜７２０
と同じビット数で２倍のインターバルまで一度に処理で
きるようにデータの入力端子を１ビット分だけ左シフト
させている。このような単位レジスタ７１０，７２０の
ビットシフト構成により、たとえば、基準クロック信＠
Ｂの周波数を２ＭＩ（ｘｌζ選定したとき■位しジスタ
７１０　、　７２０からは５０Ｑｎａの分解能を有する
カウントデータが得られ、一方、ｍ位しジスタ７３０〜
７５０からは３６　Ｈｚ程度の周波数を有するキャプチ
ャ信＠Ｅの到来周期を一度の処理で計測することができ
る。

以上のようｌζ構成されたトラッキング手段を有するＶ
ＴＲｌζついて第１図１こ示したブロック図と第５図〜
第７図までに示しｔこ動作フローチャートと動作波形図
Ｉζよりその動作を説明する。

第５図は磁気テープ］に記録されたコントロール信号の
リーディングエツジが到来したときに得られるカウント
データを忠気テープの走行位相検出データとして処理し
てキャプスタンモータ６を動作させる制御手段つまりキ
ャプスタンモータ６の再生時の位相制御を第１図のマイ
クロプロセッサ１０１ど内稜されたプログラムｌζよっ
て実現した一例を示すフローチャートであり、この第５
図のフローチャートｌζついて第９図の従来のＶＴＲの
ａ作波形図を参照しながら説明する。第５図の処理ブロ
ック４０１　、４０３とブランチ４０２によりＶＴＲの
再生時の基Ｉ！ｌｌ信号つまり第９図のＱに相当する基
準信号を作成してｔする。処理ブロック４０３内のＲＥ
ＦとＴＲＭは定数であって、それぞれ基準信号の繰り返
し周期とトラッキングシフタ量の中心値であり、メモリ
１１ζは次の基Ｍ信号のリーディングエツジ′に相当す
るカウント値つまり第９図のＱの立ち上がりエツジに相
当する時刻が、メモリ２にはトラッキングシック量つま
り第９図のＵの立ち下がりエツジに相当する時刻が書き
込まれる。メモリＩＩζよる基準信号は勿論シリンダ位
相制御系Ｃ図示せず）の基準信号でもある。メモリ３は
、後で詳しく説明するが、トラッキング可変手段のため
ｌこトラッキングシフタ量の中心値からの変化量が書き
込まれている。次ｌこ処理ブロック４０４．４０６とブ
ランチ４０５によりキャプスタンモータ６の位相基準信
号つまり第９図のＶに相当する台形波信号を作成してお
り、処理ブロック４０４とブうンチ４０５では、第１図
のタイムベースカウンタ５００のカウント値が、メモリ
２に書き込まれたトラッキングシフタ量を越えていない
かどうかを判別し、もし越えていれば処理ブロック４０
６１ζおいて再生コントロール信号の到来の有無をチエ
ツクするメモリ上ｊζ設けたフラグ（以下ＰＣフラグと
いう）を３セツト（未到来を示す）シ、・更にメモリ４
に位相基準信号Ｖの台形波信号の高レベルＣ以下Ｈレベ
ルと略記する）期間と傾斜区間の境界点に相当するカウ
ント値が＠き込まれる。処理ブロック４０６内のＴＰＺ
はＨレベル期間に相当する定数である。次にブランチ４
０７１ζおいて再生コントロール信号が到来したか否か
をチエツクする。これは第１図のマイクロプロセッサ１
０の第３の入ＩＭ子２３１こ印加されるｐ）生コントロ
ール信号のリーディングエツジ１こおいて、キャプチャ
コントローラ８００のコントロールユニット８３０（第
２図では省略）がキャプチャレジスタブロック７００１
こタイムベースカウンタ５００のカウント値を転送した
ことを示す前記コントロールユニット８３０のキャプチ
ャフラグｃ以下ＣＴＬフラグという）がセットされてい
るか否かを調べることＩこより実現できる。もしＣＴＬ
フラグがセットされていれば、次ｌこブランチ４０８１
ζ進み、箇１図のマイクロプロセッサ１０の入力端子２
６に接続されトラッキング可変させるためのトラッキン
グアップダウンスイッチ回路】４の状態を検出し、もし
ＯＮ状９（ＨレベルあるいはＬレベル）であればブラン
チ４０９１ζ移行し、トラッキングアップダウンスイッ
チ回路１４の出力がＬレベル（トラッキングアップ指令
）であれば処理ブロック４１０．４１１により前記メモ
リ３１Ｃ７；３納されているデータを△Ｔだけ減算し、
　ＴＲフラグｌ（詳細は後で説明する）をセットする。

また、トラッキングアップダウンスイッチ回路１４の出
力がＨレベルＣトラッキングダウン指令）であれば処理
ブロック４１２．４１３により前記メモリ３に格納され
ているデータを△Ｔだけ加算し、ＴＲフラグ２（詳細は
後で説明スる）をセットする。前記ブランチ４０８にお
いてトラッキングアップダウンスイッチ回路１４がＯＦ
Ｆ状態であれば処理ブロック４１４１ζおいて前記ＴＲ
フラグ１とＴＲフラグ２はともにリセットされる。

次に、処理ブロック４１５では第１図のレジスタ１００
のアキュムレータＡｌｌ＋６を介してレジスタファイル
つまり第１図のキャプチャレジスタブロック７００１こ
ラッチされたカウント値をメモリ５に転送している。そ
してブランチ４１６で前記ＰＣフラグをチエツクした後
、処理ブロック４１７、ブランチ４１８１こより、再生
コントロール信号が到来した時刻がメモリ４Ｉこ書かれ
ている時刻つまり第９図の位相基準信号ＶのＩＩレベル
区間と傾斜区間の境界点より１ドいのかどうかを判別し
ている。もし、是であれば処理ブロック４２０に進み、
レジスタ１００の７キユムレータＡｅｃｌこ位相基準信
＠ｖのＨレベルｌこ相当する値罰をセットし、否であれ
ば処理ブロック４１９に進む。処理ブロック４１９とブ
ランチ４２１１ζより今度は再生コントロール信号の到
来時刻カー第９図の位相基Ｉｙ！信＠Ｖの傾斜区間を過
ぎているか否かをチエツクしている。処理ブロック４３
９内のＫＥＩＳＨ人は位相基阜信＠Ｖの傾斜区間１こ相
当するカウント値（定数）である。そしてもし傾斜区間
を過ぎていれば、処理ブロック４２２１こ進み、アキュ
ムレータＡ（Ｉｌ＋に第９図の位相基準信号Ｖの台形波
信号の低レベル（以下Ｌレベルと略記する）に相当する
値ＮＬをセットする。そして次に処理ブロック４２６　
、４２７　ｉζより、レジスタ１００のアキュムレータ
Ａ６（１に残された位相誤差に相当する値はメモリ６に
書き込まれ、前記ＰＣフラグはセットされる。前記ブラ
ンチ４０７１ζおいて再生コントロール信号が未到来で
あれば、すなわち前記ＣＴＬフラグがセットされていな
ければ、処理ブロック４２３とブランチ４２４により、
タイムベースカウンタ５００のカウント値が、第９図の
位相基準信号Ｖの傾斜区間とＬレベル区間の境界点ｌζ
相当する時刻を過ぎていないかをチエツクし、もし是で
あれば処理ブロック４２５１ζおいてレジスタ１００（
１’）アキュムレータＡｃｅに位相基準１１号Ｖ　ＩＩ
、ＩＪ　Ｌレベルに相当する値ＮＬをセットし、前記処
理ブロック４２６＃ζ進む。メモリ６１ど格納された位
相誤差量は後で説明する速度誤差量とある混合比でもっ
て加算され、第２のＤＡ変換器１３００　、笛２の駆動
回路１３を介してキャプスタンモータに印加される。以
上により、キャプスタンモータ６の位相制御が施こされ
ている。

次に速ｆ　制ｆｊｌｌ　ｌごついて第６図のフローチャ
ートと第７図の動作波形図を用いて説明する。

第６図はキャプスタンモータ６の回転速度に応じて検出
されるＦＧ倍信号エツジが到来したときに得られるカウ
ントデータと前回のエツジの到来時Ｉど得られたカウン
トデータとの差をとることＩこより速度検出データとし
て処理してキャプスタンモータ６を動作させる制御手段
つまりキャプスタンモータの速度制御をＨｉ図のマイク
ロプロセッサ１０１ζ内蔵されたプログラムＩどよって
実現しター例を示すフローチャートである。

まず、第６図のブランチ４２８１こおいてＦＧ倍信号到
来したか否かをチエツクする。これは第１図のマイクロ
プロセッサＩＯの第４の入力端子２４１こ印加されるキ
ャプスタンＦＧ信号のリーディングエツジにおいて、前
記キャプチャコントローラ８００がキャプチャレジスタ
ブロック７００１こタイムベースカウンタ５００のカウ
ント値を転送したことを示すＦＧフラグがセットされて
いるか否か５−調べることｆζより実現で、きる。もし
にフラグがセットされていれば、処理ブロック４２９に
進み、第１図のレジスタ１００のアキュムレータＡ　ｅ
　ｏを介してレジスタファイルつまりキャプチャレジス
タブロック７００にラッチされたカウント値をメモリ７
Ｉζ転送している。そして通常はＦＧ倍信号到来時刻の
期待値（カウント値）より測定範囲Ｃ傾斜区間あるいは
検出入力のダイナミックレンジ）０３２分の１ｔごけ加
算したカウントデータが格納されているメモリ８との差
をとり、ブランチ４３０においてレジスタ１００のアキ
ュムレータＡａｅの値が正であれば、つまり測定範囲外
であり設定速度より早く回転していることであり処理ブ
ロック４３３１ζよりアキュムレータｌζ減速最大値Ｎ
Ｈ２がセットされ、ブランチ４３０においてレジスタ１
００のアキュムレータｉｃｅの値が負であれば、処理ブ
ロック４３１で測定範囲ｔこ相当するカウント値である
定数■ｌ５ＨＡ２を加算し、ブランチ４３２でレジスタ
１００のアキュムレータＡｃａの値が負であれば処理ブ
ロック４３４によりレジスタ１００のアキュムレータＡ
６６１ζ加速厳大値ＮＬ２がセットされる。そして、つ
ぎに処理ブロック４３５においてメモリ９にレジスタ１
００のアキュムレータＡｃａの内容つまり速度誤差デー
タが格納される。

ブランチ４３６は第５図の位相制御フローチャートで説
明したＴＲフラグｌとＴＲフラグ２の状態を検出し、そ
の状態に応じて３つの処理ブロック４３７゜４３８　、
４３９１こ分岐する。ＴＲフラグＩ　、　ＴＲフラグ２
とも１こ０のとき、つまりトラッキング可変中ではない
ときには処理ブロック４３８において、メモリ１０に設
定速度に応じた定数ＲＥＦ２がそのまま格納され、ＴＲ
フラグ】が１のとき、トラッキングアップ中であるとき
には処理ブロック４３７において、メモリ１０に設定速
度Ｉこ応じた定数ＲＥＦ２に対して（１−α）倍した値
が格納される。ここでαは笛５図の位相制御フローチャ
ートで説明したトラッキング可変ステップ盪ΔＴとヘッ
ド切換信号の周期Ｔを使って次式で表される。

α＝△Ｔ／Ｔ つまり前記定数ＲＥＦ２は勿論周期Ｔに対応した値であ
り、いまトラッキング量をΔＴだけ位相を進ませるわけ
であり、この１周期だけを見れば回転速度はΔＴ／Ｔだ
け早くする必要があるわけである。

同様１どＴＲフラグ２が１のとき、トラッキングダウン
中であるときには処理ブロック４３９において、メモリ
１０に設定速度１こ応じた定数ＲＥＦ２１こ対して白＋
α）倍した値が格納される。つまりトラッキング量を△
Ｔだけ位相を遅らせるわけであり、この１周期だけを見
れば回転速度はΔＴ／Ｔ　ｆごけ遅くする必要があるわ
けである。以上のようｌζメモリ１０４ζはそれぞれの
状態！ζ応じた設定速度データが格納され、処理ブロッ
ク４４０にて次のＦＧ倍信号到来期待時刻に応じたカウ
ント値を求めるために今回のＦＣ信号到来時刻が格納さ
れているメモリ７から先はど求めたメモリ１０の内容を
減算しメモリ８に格納している。

ところで、ブランチ４２８でＦ’Ｇフラグがセットされ
ていなければ処理ブロック４４１、ブランチ４４２１ζ
おいて現在の時刻（第１図のタイムベースカウンタ５０
０のカウント値）がＦＧ倍信号到来時刻の期待値より測
定範囲（傾斜区間あるいは検出入力のダイナミックレン
ジ）の２分の１だけ減算したカウント値を過ぎていない
かをチエツクし、もし過ぎていれば処理プロワク４４３
において現在のカウント値を前記メモリ７１こ格納し、
処理ブロック４３４においてレジスタ１００のアキュム
レータｉｃｅに加速Ｒ大値ＮＬ２がセットされる。つま
り処理ブロック４４］　、　　４４３　、４３４および
ブランチ４４２は起動対策である。以上により、キャプ
スタンモータ６の速度制御が施こされている。

第７図は以上の２つのフローチャートを詳しく説明する
ための動作波形図であり、第７図のＪは第１図のトラッ
キングアップダウンスイッチ回路１４の出力波形であり
、第７図のＫはヘッド切換信の 号、第７図唐は再生コントロール信号波形であり、ｆＡ
ｙ図のＭとＮはそれぞれＴＲフラグ１とＴＲフラグ２の
状態を論理波形で表したものであり、第７図のＯとＰは
それぞれメモリ３とメモリ１０のデータである。時刻目
ｌζおいて、トラッキングアップダウンスイッチ回路】
４の出力がオーブン（トラッキングホールド）状態から
Ｌレベル（トラッキングアップ）状態に移行するとその
次のコントロール信号の到来時巳２においてＴＲフラグ
ｌがセットされると同時にトラッキングシフタ量が格納
されているメモリ３のデータがそれまでの値ＮからΔＴ
だけ減算され、設定速度データが格納されているメモ１
月０のデータがＲＥＦ　２からＲＥＦ　２日−α）に変
更される６また時刻（３１ζおいて次のコントロール信
号が到来すると、トラッキングアップダウンスイッチ回
路１４がＬレベル状態を保持しているのでメモリ３だけ
さらにΔＴだけ減算される。時刻ｔ４においてトラッキ
ングアップダウンスイッチ回路］４の出力がＬレベル（
トラッキングアップ）状態からＨレベル（トラッキング
ダウン）状態に移行するとその次のコントロール信号の
到来時Ｌ５１こおいてＴＲフラグ１がリセットされ、Ｔ
Ｒフラグ２がセットされると同時にトラッキングシフタ
量が格納されているメモリ３のデータがΔＴだけ加算さ
れ、設定速度データが格納されているメモリ１０のデー
タがＲＥＦｚ（１−α）からＲＥＦ２（１＋α）に変更
される。

発明の効果 本発明のトラッキング手段を有する磁気記録再生装置は
以上の説明からも明らかなように、キャプスタンモータ
より得られる回転速度検出信号（実施例ではキャプスタ
ンＦＧ信号で表現されている）の基準速度ｌζ対する速
度誤差を検出する手段（実施例１ｍおいて第６図のフロ
ーチャートによって速度制御手段が構成されている）と
、前記キャプスタンモータｊとより移送される碍気媒体
より得られるコントロール信号とトラッキング手段（実
施例Ｉζおいて第１図のトラッキングアップダウンスイ
ッチ回路１４と第５図のフローチャートのブランチ４０
８．　４０９と処理ブロック４オ０．４１２１ζよって
構成されている）による基準信号との位相差を検出する
手段（実施例において第５図のフローチャートによって
位相制御手段が構成されている）と、前記トラッキング
手段による前記基準信号の位相変更時にその変更量に応
じて前記基準速度を変調する手段（実施例において第５
図のフローチャートの処理ブロック４１１　、４１３と
第６図のフローチャートのブランチ４３６．処理ブロッ
ク４３７〜４３９によって構成されている）とを具備し
、トラッキング状態の変更時において高速で安定した移
行が実現でき、またオート・トラッキング機能の実現Ｉ
ζあたっては整定時間の短縮が可能となる。

【図面の簡単な説明】

第１図は本発明の一実施側におけるトラッキング手段を
有する語気記録再生装置の構成を示すブロック図、第２
図は第１図のキャプチャコントローラ８００の具体的な
論理回路図、第３図は第２図の回路動作を説明するタイ
ミングチャート、第４図はキャプチャレジスタブロック
７００の構成図、第５図、第６図は第１図の主要部の動
作を示すフローチャート、第７図はｆＢ５図、第６図の
フローチャートを説明するためのタイミングチャート、
第８図は従来のＶＴＲの再生時Ｉζおけるサーボ機構の
構成を示すブロック図、第９図は笛８図の主要部の動作
を説明するためのタイミングチャートである。 １・・・磁気テープ、２・・・シリンダモータ、３・・
・第１の周波数発電＠、５・・・コントロールヘッド％
６・・・キャプスタンモータ、７・・・第２の周波数発
電機、１０・−・マイクロプロセッサ、　１４・・・ト
ラッキングアップダウンスイッチ回路、２０・・・クロ
ック端子、２１〜２５・・・第１〜第５の入力端子、１
００・・・レジスタ、２００・・・ランダムアクセスメ
モリ、３００・・・演算器、４００・・・命令実行手段
、４５０・・・コントロールバス、５００・・・タイム
ベースカウンタ、６００・・・データバス、７００・・
・キャプチャレジスタコントローラ、８００・・・キャ
プチャコントローラ、１０００・・・読み出し専用メモ
リ、１２００．１３００・・・第１および第２のＤＡ変
換器。

Claims (1)

【特許請求の範囲】
1. １、キヤプスタンモータより得られる回転速度検出信号
   の基準速度に対する速度誤差を検出する手段と、前記キ
   ヤプスタンモータにより移送される磁気媒体より得られ
   るコントロール信号とトラッキング手段による基準信号
   との位相差を検出する手段と、前記トラッキング手段に
   よる前記基準信号の位相変更時にその変更量に応じて前
   記基準速度を変調する手段を備えた磁気記録再生装置。