JPH02219174A - 中央処理装置 - Google Patents
中央処理装置Info
- Publication number
- JPH02219174A JPH02219174A JP3937589A JP3937589A JPH02219174A JP H02219174 A JPH02219174 A JP H02219174A JP 3937589 A JP3937589 A JP 3937589A JP 3937589 A JP3937589 A JP 3937589A JP H02219174 A JPH02219174 A JP H02219174A
- Authority
- JP
- Japan
- Prior art keywords
- register
- buses
- bus
- instruction
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Advance Control (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、コンピュータの中央処理装置（以下ＣＰＵと
称する）に関する。
称する）に関する。
（従来の技術）
従来の一般的なＣＰＵの主な構成を第４図に示す。第４
図に示すＣＰＵについて主にレジスタ・レジスタ間の演
算を例として動作を説明すると、外部バスを通して主メ
モリ等からフェッチされた命令がバス・インタフェース
・ユニット１によりバスｌに出力される。バス１は演算
内容を示すバスＯとその演算に使用するレジスタ及びそ
の演算結果を格納するレジスタを示すバスＳに分かれる
。
図に示すＣＰＵについて主にレジスタ・レジスタ間の演
算を例として動作を説明すると、外部バスを通して主メ
モリ等からフェッチされた命令がバス・インタフェース
・ユニット１によりバスｌに出力される。バス１は演算
内容を示すバスＯとその演算に使用するレジスタ及びそ
の演算結果を格納するレジスタを示すバスＳに分かれる
。
バスＯの内容は、デコード・ユニット２によって実行ユ
ニット３の制御信号に変換されてバスＣに出力される。
ニット３の制御信号に変換されてバスＣに出力される。
レジスタ・ファイル４は、バスＳの指示に従って演算に
使用するレジスタの内容をバスＲに出力する。
使用するレジスタの内容をバスＲに出力する。
実行ユニット３は、バスＣの制御によりバスＲの内容を
演算し、その結果をバスＷに出力する。
演算し、その結果をバスＷに出力する。
バスＷからの演算結果はバスＳの指示に従ってレジスタ
・ファイル４に格納される。主メモリ等とレジスタファ
イル４との間のデータ転送は、バスＤを通して行なわれ
る。
・ファイル４に格納される。主メモリ等とレジスタファ
イル４との間のデータ転送は、バスＤを通して行なわれ
る。
（発明が解決しようとする課８）
このような構成の従来のＣＰＵで、例えばＡｌ−Ｂ１
＋ｃｌ （ｉ＝１．２． ・・・・・・ｎ）のベクト
ル計算を行なう場合、ベクトルＢｉ、Ｃｉを主メモリ等
からレジスタへ転送し、Ａｌ間Ｂ１ ＋ＣＩの演算を行
ない、その演算結果をレジスタから主メモリ等へ転送す
る命令をｉ−１からｉｍｎまで、ｎ回繰り返さなければ
ならない。
＋ｃｌ （ｉ＝１．２． ・・・・・・ｎ）のベクト
ル計算を行なう場合、ベクトルＢｉ、Ｃｉを主メモリ等
からレジスタへ転送し、Ａｌ間Ｂ１ ＋ＣＩの演算を行
ない、その演算結果をレジスタから主メモリ等へ転送す
る命令をｉ−１からｉｍｎまで、ｎ回繰り返さなければ
ならない。
このように従来のＣＰＵでは、ベクトル計算を行なう場
合は、処理速度が遅くなるという欠点があった。
合は、処理速度が遅くなるという欠点があった。
本発明は、このような課題を解決するために発明された
もので、ＣＰＵ内に複数個の実行ユニット等を設けるこ
とにより、ベクトル計算の高速処理を行なうことを目的
とする。
もので、ＣＰＵ内に複数個の実行ユニット等を設けるこ
とにより、ベクトル計算の高速処理を行なうことを目的
とする。
［発明の構成］
（課題を解決するための手段）
本発明は、外部とのデータ転送を行なうバス・インタフ
ェースのユニットと、このバス・インタフェース拳ユニ
ットからの命令をラッチし、この命令のレジスタ指定部
にレジスタ・グループ指定部を加え、命令のオペレーシ
ョン部を制御信号に変換する複数個のラッチ・デコード
・ユニットと、前記レジスタ指定部に加えられたレジス
タ・グループ指定部に基づき外部からのデータと演算結
果を格納するレジスタ・ファイルと、前記制御信号に変
換されたオペレーション部に基づき、前記レジスタ・フ
ァイルからのデータを演算する複数個の実行ユニットを
備えたことを一特徴とする。
ェースのユニットと、このバス・インタフェース拳ユニ
ットからの命令をラッチし、この命令のレジスタ指定部
にレジスタ・グループ指定部を加え、命令のオペレーシ
ョン部を制御信号に変換する複数個のラッチ・デコード
・ユニットと、前記レジスタ指定部に加えられたレジス
タ・グループ指定部に基づき外部からのデータと演算結
果を格納するレジスタ・ファイルと、前記制御信号に変
換されたオペレーション部に基づき、前記レジスタ・フ
ァイルからのデータを演算する複数個の実行ユニットを
備えたことを一特徴とする。
（作用）
ｎ次元のベクトルの計算を行なう場合は、ｎ個のラッチ
・デコード令ユニットおよびｎ個の実行ユニットを備え
て構成すれば、−度の命令の処理でベクトル計算を行な
うことができる。
・デコード令ユニットおよびｎ個の実行ユニットを備え
て構成すれば、−度の命令の処理でベクトル計算を行な
うことができる。
（実施ＰＩ）
次に本発明を図面に示す一実施例について説明する。第
１は本発明を適用したＣＰＵの構成を現すブロック図を
示し、１はバスΦインタフェース赤ユニットである。こ
のバスーインタフェース赤ユニット１は外部バス上の主
メモリ等からフェッチした命令を内部のバスｌに出力し
、主メモリ等と後述のレジスタファイル５との間のデー
タ転送をバスＤを使って行なう。
１は本発明を適用したＣＰＵの構成を現すブロック図を
示し、１はバスΦインタフェース赤ユニットである。こ
のバスーインタフェース赤ユニット１は外部バス上の主
メモリ等からフェッチした命令を内部のバスｌに出力し
、主メモリ等と後述のレジスタファイル５との間のデー
タ転送をバスＤを使って行なう。
６はｎ個のラッ千〇デコード・ユニットであって、バス
！の内容をラッチして変換し、レジスタのセレクト信号
をバスＳ１〜Ｓｎに制御信号をバス０１〜Ｃｎに出力す
る。
！の内容をラッチして変換し、レジスタのセレクト信号
をバスＳ１〜Ｓｎに制御信号をバス０１〜Ｃｎに出力す
る。
５はレジスタファイルであって、バス８１〜Ｓｎのレジ
スタのセレクト信号に従って演算に用いるレジスタの内
容をバスＲ１〜Ｒｎに出力し、バスＷｌ−Ｗ、上の演算
結果をレジスタに格納しバスＤを通して主メモリ等とデ
ータのやり取りを行なう。
スタのセレクト信号に従って演算に用いるレジスタの内
容をバスＲ１〜Ｒｎに出力し、バスＷｌ−Ｗ、上の演算
結果をレジスタに格納しバスＤを通して主メモリ等とデ
ータのやり取りを行なう。
７は、ｎ個の実行ユニットであってバスＳｔ〜Ｓｎの制
御信号によりバスＲ１〜Ｒｎのレジスタの内容を演算し
、その演算結果をバスＷｌ−Ｗｎに出力する。
御信号によりバスＲ１〜Ｒｎのレジスタの内容を演算し
、その演算結果をバスＷｌ−Ｗｎに出力する。
第２図に実行ユニット７の動作を、第３図にラッチ・デ
コード令ユニット６の命令の処理動作を示す。第３図（
ａ）は命令Ｐの説明図、第３図（ｂ）は命令Ｐの変換後
の命令Ｑの説明図である。
コード令ユニット６の命令の処理動作を示す。第３図（
ａ）は命令Ｐの説明図、第３図（ｂ）は命令Ｐの変換後
の命令Ｑの説明図である。
次に本説明によるベクトル計算をする場合の動作を説明
する。
する。
バスφインタフェース・ユニット１がフェッチした命令
をＦｍ、Ｆｍ＋１．・・・とすると、これらの命令はバ
スＩを通してＦｍはラッチ・デコード・ユニット６ａへ
、Ｆｍ＋１はラッチ番テコード・ユニット６ｂへと１実
行サイクルごとに順に送られラッチされる。１実行サイ
クルは実行ユニット７が１命令を実行する時間とする。
をＦｍ、Ｆｍ＋１．・・・とすると、これらの命令はバ
スＩを通してＦｍはラッチ・デコード・ユニット６ａへ
、Ｆｍ＋１はラッチ番テコード・ユニット６ｂへと１実
行サイクルごとに順に送られラッチされる。１実行サイ
クルは実行ユニット７が１命令を実行する時間とする。
各ラッチ・デコード・ユニット６は、ラッチされた内容
をオペレーション部とレジスタ指定部に分け、オペレー
ション部は実行ユニット７の制御信号に変換されバスＣ
Ｉ−Ｃｎに出力され、レジスタ指定部はこれにレジスタ
・グループ指定部が加えられてバス５ｔ−８ｎバスに出
力される（第３図参照）。このレジスタ・グループ指定
部は１実行サイクルごとにＸ１〜Ｘｎに順次更新される
。
をオペレーション部とレジスタ指定部に分け、オペレー
ション部は実行ユニット７の制御信号に変換されバスＣ
Ｉ−Ｃｎに出力され、レジスタ指定部はこれにレジスタ
・グループ指定部が加えられてバス５ｔ−８ｎバスに出
力される（第３図参照）。このレジスタ・グループ指定
部は１実行サイクルごとにＸ１〜Ｘｎに順次更新される
。
レジスタ・グループ指定部はレジスタ・ファイル５内の
演算用レジスタをベクトルの要素数であるｎ個に対応さ
せる為にｎ分割したグループを指定する。これにより同
一の演算がｎ個のベクトル要素の各々に対して実行ユニ
ット７で行なわれる（第２図参照）。ベクトル要素数が
ｎ個より大きい場合はベクトル要素を何回かに分割して
行なえば良い。
演算用レジスタをベクトルの要素数であるｎ個に対応さ
せる為にｎ分割したグループを指定する。これにより同
一の演算がｎ個のベクトル要素の各々に対して実行ユニ
ット７で行なわれる（第２図参照）。ベクトル要素数が
ｎ個より大きい場合はベクトル要素を何回かに分割して
行なえば良い。
１要素だけに対して行なう命令（通常命令）は１組のラ
ッチφデコード・ユニットと実行ユニットの例えば６ａ
と７８だけを用いれば良く、これは従来のＣＰＵと同じ
動作となる。
ッチφデコード・ユニットと実行ユニットの例えば６ａ
と７８だけを用いれば良く、これは従来のＣＰＵと同じ
動作となる。
これを行なう為には、ベクトル計算と通常命令実行との
切り換え制御命令を用意すれば良い。
切り換え制御命令を用意すれば良い。
また、ベクトル計算の為のレジスタ初期値設定は通常命
令でレジスタ・グループ・指定部が操作できれば良い。
令でレジスタ・グループ・指定部が操作できれば良い。
このように上記の構成によれば、ｎ次元のベクトルの計
算を行なう場合は、それぞれｎ個のラッチ・デコード・
ユニットｂ、実行ユニット７を設けであるので一度の処
理でベクトル計算を行なうことができる。
算を行なう場合は、それぞれｎ個のラッチ・デコード・
ユニットｂ、実行ユニット７を設けであるので一度の処
理でベクトル計算を行なうことができる。
このように本発明によれば、ｎ次元のベクトル計算に対
して、それぞれｎ個のラッチ−デコード・ユニットおよ
び実行ユニットを備えておけば、従来のＣＰＵのベクト
ル計算に比べてｎ倍の処理速度でベクトル計算を行なう
ことができる。
して、それぞれｎ個のラッチ−デコード・ユニットおよ
び実行ユニットを備えておけば、従来のＣＰＵのベクト
ル計算に比べてｎ倍の処理速度でベクトル計算を行なう
ことができる。
第１図は、本発明の一実施例を示すもので、構成を示す
ブロック図、第２図、第３図は動作を示す説明図、第４
図は従来例を示すブロック図である。 １・・・バス・インタフェース・ユニット、５・・・レ
ジスタ・ファイル、６・・・ラッチ・デコード・ユニッ
ト、７・・・実行ユニット
ブロック図、第２図、第３図は動作を示す説明図、第４
図は従来例を示すブロック図である。 １・・・バス・インタフェース・ユニット、５・・・レ
ジスタ・ファイル、６・・・ラッチ・デコード・ユニッ
ト、７・・・実行ユニット
Claims (1)
- 外部とのデータ転送を行なうバス・インタフェースユニ
ットと、このバス・インタフェース・ユニットからの命
令をラッチし、この命令のレジスタ指定部にレジスタ・
グループ指定部を加え、命令のオペレーション部を制御
信号に変換する複数個のラッチ・デコード・ユニットと
、前記レジスタ指定部に加えられたレジスタ・グループ
指定部に基づき外部からのデータと演算結果を格納する
レジスタ・ファイルと、前記制御信号に変換されたオペ
レーション部に基づき前記レジスタ・ファイルからのデ
ータを演算する複数個の実行ユニットを備えたことを特
徴とする中央処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3937589A JPH02219174A (ja) | 1989-02-21 | 1989-02-21 | 中央処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3937589A JPH02219174A (ja) | 1989-02-21 | 1989-02-21 | 中央処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02219174A true JPH02219174A (ja) | 1990-08-31 |
Family
ID=12551290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3937589A Pending JPH02219174A (ja) | 1989-02-21 | 1989-02-21 | 中央処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02219174A (ja) |
-
1989
- 1989-02-21 JP JP3937589A patent/JPH02219174A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5075840A (en) | Tightly coupled multiprocessor instruction synchronization | |
| US6269440B1 (en) | Accelerating vector processing using plural sequencers to process multiple loop iterations simultaneously | |
| JPH056906B2 (ja) | ||
| US5704052A (en) | Bit processing unit for performing complex logical operations within a single clock cycle | |
| JPH0578863B2 (ja) | ||
| JP2653037B2 (ja) | データ処理システム | |
| US5274777A (en) | Digital data processor executing a conditional instruction within a single machine cycle | |
| JPS61160176A (ja) | ベクトル処理装置 | |
| US5253349A (en) | Decreasing processing time for type 1 dyadic instructions | |
| US5161229A (en) | Central processing unit | |
| US5479620A (en) | Control unit modifying micro instructions for one cycle execution | |
| JPH02219174A (ja) | 中央処理装置 | |
| JP2928680B2 (ja) | 複合条件処理方式 | |
| JPH0512751B2 (ja) | ||
| US20040123073A1 (en) | Data processing system having a cartesian controller | |
| JPH01271840A (ja) | マイクロコンピュータ | |
| JP2760808B2 (ja) | データ処理装置 | |
| JP2504535B2 (ja) | バスユニットの構成方法 | |
| JPH02219173A (ja) | 複数命令の並列処理を行なう中央処理装置 | |
| JPS5899868A (ja) | 並列処理方式 | |
| JPH04184535A (ja) | 並列演算装置 | |
| JPH01147723A (ja) | 情報処理装置のパイプライン処理方式 | |
| JPH0398163A (ja) | ベクトルデータ処理装置 | |
| JPS60147836A (ja) | 演算処理装置 | |
| JPH03149656A (ja) | 演算回路 |