JPH04184535A - 並列演算装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） この発明は、複数の条件分岐命令を同時並列に実行し、
以後の命令か設定されているアドレスを選択する並列演
算装置に関する。

（従来の技術） 近年、プロセッサに要求される演算量の増大にともない
、種々の並列実行方式が提案されている。従来の並列実
行方式のプロセッサ（並列演算装置）では、第６図のよ
うに、複数の演算器６０１〜６０２と、多くのバンクに
分かれたメモリーとを備え、これら複数の演算器６０１
〜６０２と各メモリーバンクとの接続が任意に行える構
成となっている。そして、これらの演算器６０１〜６０
２で行われる演算と各メモリーバンクとの接続を並列に
制御し、複数の演算を同一サイクルで並列に実行してい
る。

一方、並列演算装置による演算実行時の動作の重要なも
のの一つに、条件分岐命令実行時になされる条件分岐動
作がある。これは、条件分岐命令中で指定された分岐条
件とフラグレジスタ６０３とが、ある関係を満たしてい
たときに、同しく条件分岐命令中で指定されたアドレス
に命令ポインタ６０４の値を書き換え、結果として分岐
条件分岐命令中で指定されたアドレスにするものである
。

なお、フラグレジスタ６０３は、演算器６０２の出力結
果によって書き換わるもので、一般には複数のビットで
構成される。例えば、演算器６０２の出力が零になった
ときに論理１に書き換わるビット、あるいは演算器６０
２の出力が負になったときに論理１に書き換わるビット
などを持つ。

ここで、第６図のような、従来の並列演算装置では、複
数の演算器６０１〜６０２を持つにもかかわらず、フラ
グレジスタは一つの演算器６０２に付属したフラグレジ
スタ６０３を一つ持つのみである。このため、条件分岐
時の分岐条件の設定に大きな制約かあった。

例えば、第７図に示すフローチャートで表した動作、す
なわち 変数Ａく定数Ｃでかつ変数Ｂ一定数りのとき、処理１を
実行 それ以外の時は処理２を実行 のような動作を考える。この場合の命令メモリの内容を
表したのが第８図である。第８図において、Ａ−Ｃの命
令が設定されているアドレスより１インクリメントされ
たアドレスには、Ｂ−Ｃの命令が設定されている。また
、Ｂ−Ｃの命令が設定されているアドレスより１インク
リメントされたアドレスには、処理１の実行命令が設定
されている。

さらに、ある分岐先アドレスには、処理２の実行命令が
設定されている。

このような動作を実現するには、まず、演算器６０２を
用いてＡ−Ｃを行い、その出力の符号に従ってフラグレ
ジスタ６０３のビットが書き換わる。制御回路６０５で
は、Ａ−Ｃの結果を表すフラグレジスタ６０３のビット
の値から、Ａｒｃが成立しているか否かの判別を行う。

Ａｒｃが成立していないならば命令ポインタ６０４を、
処理２の実行命令が設定されている分岐先アドレスに書
き換える（条件分岐成立）。これにより、Ａｒｃでない
ときには処理２が実行される。一方、成立しているなら
ば、命令ポインタ６０４を１インクリメントする（条件
分岐不成立）。命令ポインタ６０４の１インクリメント
されたアドレスには、Ｂ−Ｃの命令か設定されているの
で、この命令が再び演算器６０２によって実行される。

この実行結果の符号に従ってフラグレジスタ６０３のビ
ットが、再度書き換わり、そのビットの値から、Ｂ−Ｃ
が成立しているか否かの判別を制御回路６０５が行う。

Ｂ−Ｃが成立していないならば分岐先アドレスに分岐し
、処理２を実行する（条件分岐成立）。成立しているな
らば、命令ポインタ６０４を１インクリメントして処理
１を実行する（条１件分岐不成立）。

以上の手順を実行することによって、第７図で示された
処理フローを実現している。

このように、従来の並列演算装置では、１つの演算器６
０２で複数の条件分岐命令を順次実行し、そのつど条件
が成立したか否かを判別していた。

このため、演算器６０２が条件分岐命令を実行している
間、信号処理本来の目的のために演算器６０１〜６０２
が利用できず、残された演算器もその間は何も実行でき
なかった。

（発明が解決しようとする課題） 以上のように、従来の並列演算装置では、条件分岐を多
数含むプログラムの実行においては、複数の演算器を用
いているにもかかわらず、非常に長い実行時間か費やさ
れてしまうという欠点があった。

そこで、この発明は、従来の事情に鑑みてなされたもの
であり、その目的とするところは、複数の条件分岐命令
を複数の演算器によって同時並列に実行し、条件分岐を
多数含むプログラムの実行においても、演算処理能力を
向上させることができる並列演算装置を提供することに
ある。

［発明の構成］ （課題を解決するための手段） 上記目的を達成するため、この発明は、複数の条件分岐
命令に従った複数の演算を同時並列に実行する複数の演
算手段と、これら複数の演算手段それぞれに対応して備
えられ、演算手段によって得られた演算結果と前記条件
分岐命令の分岐条件とを比較し、演算結果が分岐条件を
満たしているか否かを判別する比較手段と、これら複数
の比較手段によって得られた複数の比較結果同志で、前
記複数の条件分岐命令相互間の関係に応じた論理演算を
行う論理演算手段と、この論理演算手段によって得られ
た演算結果に従い、前記複数の条件分岐命令以後に行う
べき命令が設定されているアドレスを選択する選択手段
とから構成されている。

（作用） 上記構成により、この発明は、複数の演算器が、複数の
条件分岐命令に従った複数の演算を同時並列に実行する
。演算器によって得られた演算結果は、複数の演算器そ
れぞれに対応して備えられるフラグレジスタへ出力され
る。

フラグレジスタでは、そのビット内容を演算結果に応じ
た内容に書き換える。書き換えられたビット内容は、フ
ラグレジスタと同様に複数の演算器それぞれに対応して
備えられる比較回路へ出力される。

比較回路は、フラグレジスタから出力されたビット内容
と、命令メモリから与えられる条件分岐命令の分岐条件
とを比較する。すなわち、この比較回路では、演算器に
よって得られた演算結果が分岐条件を満たしているか否
かを判別している。

複数の比較回路からは、論理回路へ各々の比較結果を出
力する。

この論理回路では、複数の比較結果同志で論理演算を行
う。このときの論理演算は、複数の条件分岐命令相互間
の関係に応した論理演算（例えば、論理和、論理積など
）を行っている。さらに、論理回路からは演算結果が選
択回路へ出力される。

選択回路ではこの演算結果に従い、複数の条件分岐命令
以後に行うべき命令が設定されている命令メモリ中のア
ドレスを選択している。

（実施例） 以下、図面を参照しながらこの発明の詳細な説明する。

第１図は、この発明の並列演算装置に係わる一実施例の
構成を示すブロック図である。

同図における並列演算装置は、複数の演算器１０１〜１
０２、フラグレジスタ１０３〜１０５、比較回路１１３
〜１１５、論理回路１１６、命令ポインタ１１１、選択
回路１１２、メモリ、および命令メモリから構成されて
いる。フラグレジスタ１０３〜１０５と比較回路１１３
〜１１５は、演算器１０°１〜１０２にそれぞれ対応し
て備えられている。

演算器１０１〜１０２は、命令メモリから与えられる複
数の条件分岐命令に従った複数の演算を、同時並列に実
行するものである。

フラグレジスタ１０３〜１０５は、そのビット内容を演
算器１０１〜１０２から出力される演算結果に応じた内
容に書き換えるレジスタである。

比較回路１１３〜１１５は、フラグレジスタ１０３〜１
０５のビット内容と、命令メモリから読み出された分岐
条件との比較を行う機能を有している。これによって比
較回路１１３〜１１５は、演算器１０１〜１０２が実行
した演算結果が分岐条件を満たしているか否かを判別し
ている。

論理回路１１６は、詳細は後述するが、比較回路１１３
〜１１５から出力される複数の比較結果同志の論理演算
を行う役目を果たしている。この論理演算は、複数の条
件分岐命令相互間の関係に応じた論理演算（論理積、論
理和など）が行われる。

選択回路１１２は、論理回路１１６がら出力される演算
結果に従い、複数の条件分岐命令以後に行うべき命令が
設定されている命令メモリ中のアドレスを選択するとこ
ろである。具体的には、命令メモリから与えられる分岐
先アドレスが、あるいは現在の命令ポインタ１１１の値
を１インクリメントしたアドレスを選択している。

命令ポインタ１１１は、選択回路１１２によって選択さ
れたアドレスを入力し、それを命令メモリへ出力するも
のである。

このように、この発明は構成されており、次にこの発明
の詳細な説明する。

命令メモリより複数の条件分岐命令から演算器１０１〜
１０２に与えられると、これらの条件分岐命令に従った
複数の演算か、演算器１０１〜１０２によって同時並列
に実行される。これらの演算結果は、演算器１０１〜１
０２からフラグレジスタ１０３〜１０５へ出力される。

これにより、フラグレジスタ１０３〜１０５のビット内
容が、演算結果に応じた内容に書き換えられる。

書き換えられたフラグレジスタ１０３〜１０５のビット
内容は、信号線１０６〜１０８を通して比較回路１１３
〜１１５に与えられる。

比較回路１１３〜１１５により、信号線１１７〜１１９
を通して命令メモリより与えられる分岐条件と、フラグ
レジスタ１０３〜１０５の出力１０６〜１０８とが比較
される。すなわち、演算器１０１〜１０２による演算結
果が、分岐条件を満たしているか否かが判別される。こ
の結果は、信号線１２０〜１２２を通じて論理回路１１
６に与えられる。

論理回路１１６には、比較結果と同時に、複数の条件分
岐命令相互間の関係を表す情報が、命令メモリより信号
線１２３を通じて与えられている。

論理回路１１６ては、比較回路１１３〜１１５による複
数の比較結果同志か、複数の条件分岐命令相互間の関係
に応して論理演算される。この論理演算の結果から、選
択回路１１２への選択信号１２５が生成される。

選択回路１１２により、選択信号１２５に従って命令ポ
インタ１１１の入力を、信号線１２４を通じて与えられ
る分岐先アドレスとするか、または現在の命令ポインタ
１１１の値を１インクリメントしたものとするかが選択
される。このとき、分岐条件が成立していたならば、命
令ポインタ１１１の入力として信号線１２４を通して与
えられる分岐先アドレスが選択される。これにより、分
岐動作が行われる（条件分岐成立）。一方、分岐条件が
成立していなかったならば、現在の命令ポインタ１１１
の値を１インクリメントした信号線１２６が選択される
。これにより、命令ポインタ１１１は分岐先アドレスに
書き換えられる変わりに１インクリメントされる。（条
件分岐不成立）。

第２図に、論理回路１１６の詳細図を示す。ここでは、
説明を簡単にするためフラグレジスタ１０３と１０５の
２つの例をあげているが、複数のフラグレジスタ構成で
も勿論同様の構成か可能である。

フラグレジスタ１０３，１０５からの出力１０６．１０
８は、比較回路１１３と１１５に入力される。ジャンプ
命令中に設定された条件１による分岐条件を表す信号１
１７と、条件２による分岐条件を表す信号１１９との比
較が行われ、それぞれの分岐条件を満たしているか否か
の判別が行われる。その出力１２０，１２２は論理回路
１１６に入力され、同じくジャンプ命令中に設定された
条件１と条件２の相互関係を表す信号１２３に従って論
理演算が行われる。そして、それらの出力のうちの１つ
が選択され、選択回路１１２への選択信号１２５が生成
される。なお、今回の実施例では、条件１と条件２の相
互関係として、論理和、論理積、条件１のみ、条件２の
みの４つの場合を示しているが、このほかの論理演算を
設定することも可能である。

生成された選択信号１２５に従って選択回路１１２では
、命令中に設定されている分岐先アドレスか、命令ポイ
ンタを１インクリメントした値のどちらかが選択される
。

次に、具体的な条件分岐命令を用いてこの発明の詳細な
説明する。

例えば、第３図のような処理フローで表される条件分岐
命令を考える。

このような命令の場合には、演算器１０１、フラグレジ
スタ１０３、比較回路１１３によって条件Ａの判別が行
われ、演算器１０２、フラグレジスタ１０５、比較回路
１１５によって条件Ｂの判別が行われる。命令メモリか
ら論理回路１１６へ与えられる信号１２３は、条件Ａと
条件Ｂの相互関係より、論理積を表すものとなる。これ
により、論理回路１１６では、比較回路１１３．１１５
から出力される信号１２０．１’２２の論理積がとられ
、この結果が選択回路１１２へ出力される。選択回路１
１２において、選択信号１２５が条件Ａと条件Ｂの双方
を満たしていることを意味している場合には、分岐アド
レス１２４が選択される。

分岐アドレス１２４は、命令メモリ中であらかじめ処理
１の実行プログラムが設定されている領域の先頭アドレ
スである。命令ポインタ１１１はこの先頭アドレスに書
き換えられ、処理１が実行される（条件分岐成立）。一
方、選択信号１２５が条件Ａと条件Ｂの少なくとも一方
を満たしていないことを意味している場合には、命令ポ
インタ１１１の値が１インクリメントされたアドレスが
選択される。このとき、条件分岐命令の次の命令から処
理２の実行プログラムを設定しておけば、処理２が実行
される（条件分岐不成立）。このように、第３図で示し
た条件分岐命令の場合は、条件Ａと条件Ｂの双方か満た
されていた場合には処理１が実行され、少なくとも一方
が満たされていなかった場合には処理２が実行される。

次に、第４図のような処理フローで表される条件分岐命
令を実行する場合を考える。これは、条件Ａと条件Ｂの
どちらかが満たされた場合には処理１が実行され、条件
Ａと条件Ｂの双方か満たされなかった場合には処理２が
実行されるというものである。この場合は、条件Ａと条
件Ｂの相互関係を表す信号１２３により、論理回路１１
６において条件Ａと条件Ｂの論理和がとられる。これに
より、条件Ａと条件Ｂのどちらかが満たされた場合には
条件分岐が成立し、処理１が実行される。

それ以外の場合には条件分岐不成立で処理２が実行され
る。

さらに、第５図（ａ）のような場合には、条件分岐に関
係するのは条件Ａのみてあり、条件Ｂには関係しないた
め、信号１２３を条件Ａのみを表すものにすればよい。

この命令の場合、条件Ａが成立した場合には条件分岐が
成立し、処理１が実行され、それ以外の場合には条件分
岐不成立で処理２が実行される。

同様に、第５図（ｂ）の場合には、信号１２３を条件Ｂ
のみを表すものにすることにより、条件Ｂが成立した場
合には処理１が実行され、それ以外の場合には処理２が
実行される。

二のように、この並列演算装置では、複数の演算器１０
１〜１０２によって複数の条件分岐命令に従った複数の
演算を、同時並列に実行することができる。さらに、比
較回路１１３〜１１５及び論理回路１１６により、複数
の分岐条件が満たされているか否かを一度に判別するこ
とができる。

これらにより、条件分岐命令以後の命令が設定されてい
るアドレスを素早く選択することができる。

尚、フラグレジスタ間の演算としては、論理積、論理和
に限らず、その他種々の論理演算が考えられる。

［発明の効果］ 以上のように、この発明の並列演算装置によれば、複数
の演算器それぞれに対応する比較回路、及び複数の条件
分岐命令相互間の関係に応じて論理演算する論理回路を
設けた。このため、複数の条件分岐命令を同時並列に実
行し、条件が満たされているか否かを瞬時に判別するこ
とができる。

これにより、条件分岐を多数含むプログラムの実行にお
いても、演算処理能力を低下させること無く条件分岐動
作を行うことか可能である。

【図面の簡単な説明】

第１図はこの発明の並列演算装置に係わる一実施例の構
成を示すブロック図、第２図は第１図で示した論理回路
の詳細を示すブロック図、第３図乃至第５図はこの発明
の詳細な説明するための条件分岐命令を表す処理フロー
、第６図は従来の並列演算装置の構成を示すブロック図
、第７図及び第８図は従来の並列演算装置を説明するた
めの処理フロー及び命令メモリの概念図である。 １０１〜１０２・・・演算器 １０３〜１０５・・・フラグレジスタ １１３〜１１５・・・比較回路 １１６・・・論理回路 １１１・・・命令ポインタ １１２・・・選択回路

Claims (1)

1. 【特許請求の範囲】 複数の条件分岐命令に従った複数の演算を同時並列に実
   行する複数の演算手段と、 これら複数の演算手段それぞれに対応して備えられ、演
   算手段によって得られた演算結果と前記条件分岐命令の
   分岐条件とを比較し、演算結果が分岐条件を満たしてい
   るか否かを判別する比較手段と、 これら複数の比較手段によって得られた複数の比較結果
   同志で、前記複数の条件分岐命令相互間の関係に応じた
   論理演算を行う論理演算手段と、この論理演算手段によ
   って得られた演算結果に従い、前記複数の条件分岐命令
   以後に行うべき命令が設定されているアドレスを選択す
   る選択手段とを備えたことを特徴とする並列演算装置。