JPH0221925U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案に係る逓倍器の一実施例を示し
た概略構成図、第２図は第１図に示した逓倍器の
動作を示すタイミングチヤート、第３図は本考案
に係る逓倍器の他の実施例を示した概略構成図、
第４図は第３図に示した逓倍器の動作を示すタイ
ミングチヤートである。 １，１０……入力端子、２Ａ，２Ｂ，２Ｃ，２
Ｄ，２Ｅ，２０Ａ，２０Ｂ……ドライバ回路、３
Ａ，３Ｂ，３Ｃ，３Ｄ，３Ｅ，３０Ａ，３０Ｂ…
…遅延素子、４Ａ，４Ｂ，４Ｃ，４Ｄ，４Ｅ，４
０Ａ，４０Ｂ……排他的論理和回路、５，５０…
…出力端子。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 所定の周波数の入力信号を入力し、該入力
   周波数の整数倍の逓倍信号を出力する逓倍器にお
   いて、 前記入力信号を所定の時間、遅延して出力する
   遅延手段と、 前記遅延手段の出力信号と前記入力信号との排
   他的論理和をとり、この結果を出力する排他的論
   理和手段と、 を具え、前記排他的論理和手段から逓倍信号を出
   力するようにしたことを特徴とする逓倍器。 (2) 少なくとも２つの遅延回路を有し、所定の
   周波数の入力信号をそれぞれ所定時間、遅延して
   出力する遅延手段と、 少なくとも２つの排他的論理和回路を有し、前
   記遅延手段の出力信号と前記入力信号との排他的
   論理和をとり、この結果を出力するとともに、先
   にとつた排他的論理和回路の出力信号と、該先に
   とつた排他的論理和回路において入力され所定時
   間、遅延された入力信号よりもさらに遅延された
   前記遅延手段の出力信号との排他的論理和を順次
   とり、その結果を出力する排他的論理和手段と を具え、前記入力周波数の所望の整数倍の逓倍信
   号を出力することを特徴とする逓倍器。