JPH0221941U - - Google Patents

Info

Publication number
JPH0221941U
JPH0221941U JP10066788U JP10066788U JPH0221941U JP H0221941 U JPH0221941 U JP H0221941U JP 10066788 U JP10066788 U JP 10066788U JP 10066788 U JP10066788 U JP 10066788U JP H0221941 U JPH0221941 U JP H0221941U
Authority
JP
Japan
Prior art keywords
clock
digital signal
bytes
circuit
order digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10066788U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP10066788U priority Critical patent/JPH0221941U/ja
Publication of JPH0221941U publication Critical patent/JPH0221941U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Description

【図面の簡単な説明】
第１図は本考案によるデイジタル信号分離回路
の実施例を示す図、第２図および第３図は第１図
の回路の動作を説明するための図、第４図は第１
図のタイムチヤート、第５図は従来の分離回路の
一例を示す図である。 １……２４段シフトレジスタ回路（図はｎ＝３
）、２，３，４……メモリ付並列／直列変換回路
、５……クロツク制御回路、６……監視回路、７
……分離回路、ａ……バイト多重された高速高位
デイジタル信号、ｂ……クロツクｆ０、ｃ……読
み出しクロツクｆ０／３、ｄ……入力クロツクｆ
０、ｅ……レジスタ内の信号、ｆ，ｇ，ｈ……分
離された低位デイジタル信号。

Claims (1)

    【実用新案登録請求の範囲】
  1. バイト多重した高速の高位デイジタル信号をバ
    イト単位の低位デイジタル信号に分離するデイジ
    タル信号分離回路において、前記高位デイジタル
    信号をクロツクによつてシフトすることにより前
    記高位デイジタル信号の８×ｎビツト分を格納す
    る８×ｎ段シフトレジスタ回路と、前記クロツク
    の１／８の周波数のラツチクロツクにより前記８
    ×ｎ段シフトレジスタ回路の内容をバイト単位で
    メモリに格納し、前記クロツクを１／ｎの周波数
    に分周したシフトクロツクにより前記メモリの内
    容をシフトして読出すことにより、バイト単位で
    分離された低位デイジタル信号を出力するｎ個の
    並列／直列変換回路と、前記ｎ個の並列／直列変
    換回路から出力されるバイト単位に分離された低
    位デイジタル信号を監視し、前記バイト単位に分
    離された低位デイジタル信号に他のバイト単位に
    分離された低位デイジタル信号のビツトが混入し
    ているとき、その混入を排除するための情報を出
    力する監視回路と、前記８×ｎ段シフトレジスタ
    回路に前記クロツクを、前記メモリ付並列／直列
    変換回路に前記ラツチクロツクとシフトクロツク
    をそれぞれ供給しており、前記バイト単位に分離
    された低位デイジタル信号に他のバイト単位に分
    離された低位デイジタル信号のビツトが混入して
    いないときは、前記８×ｎ段シフトレジスタ回路
    へのクロツクをそのまま供給し、前記監視回路よ
    り情報を受けたときは、前記情報が示す時間だけ
    前記クロツクの送出を停止するクロツク制御回路
    とから構成したことを特徴とするデイジタル信号
    分離回路。
JP10066788U 1988-07-29 1988-07-29 Pending JPH0221941U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10066788U JPH0221941U (ja) 1988-07-29 1988-07-29

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10066788U JPH0221941U (ja) 1988-07-29 1988-07-29

Publications (1)

Publication Number Publication Date
JPH0221941U true JPH0221941U (ja) 1990-02-14

Family

ID=31328948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10066788U Pending JPH0221941U (ja) 1988-07-29 1988-07-29

Country Status (1)

Country Link
JP (1) JPH0221941U (ja)

Similar Documents

Publication Publication Date Title
JPH0221941U (ja)
US4617551A (en) Digital-to-analog converter with potential separation
JPH09153922A (ja) フレームデータ変換回路
JPS6255737B2 (ja)
JPH0320558U (ja)
JPS55102066A (en) Conversion unit for image resolution
JPS6413826U (ja)
JPH0221942U (ja)
SU1496008A1 (ru) Преобразователь двоичного кода
JPS59158186U (ja) デジタル画像処理回路
JPS59211135A (ja) 速度変換回路
JPH05252039A (ja) ３線式シリアルデータ転送方式の多チャネルｄ−ａ変換器
JPS554111A (en) Control signal transmission system
JPS596203U (ja) 中間値のアナログ信号選択回路
JPH06338866A (ja) 受信メモリ回路
JPS6142177U (ja) 映像信号送出回路
JPH02127900A (ja) 信号変換回路
JPS6420718A (en) Pulse width modulation circuit
JPS62272689A (ja) 多重化伝送方式
JPS6332292B2 (ja)
JPS6372631U (ja)
JPS62193574U (ja)
JPS58172250U (ja) Ｍｓｋ変調回路
JPS63156124U (ja)
JPS62161399U (ja)