JPH02220430A - 半導体基板およびその製造方法 - Google Patents
半導体基板およびその製造方法Info
- Publication number
- JPH02220430A JPH02220430A JP3940889A JP3940889A JPH02220430A JP H02220430 A JPH02220430 A JP H02220430A JP 3940889 A JP3940889 A JP 3940889A JP 3940889 A JP3940889 A JP 3940889A JP H02220430 A JPH02220430 A JP H02220430A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- gaas
- resist
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
シリコン（Ｓｉ）単結晶ウェハ上にガリウム砒素（Ｇａ
Ａｓ） 、ガリウムアルミニウム砒素（ＧａＡＩＡｓ）
などの■−Ｖ族化合物半導体層を形成した半導体基板お
よびその製造方法に関し、 基板取扱い時にゴミが発生しないようになっている該半
導体基板およびその製造方法を提供することを目的とし
、 シリコン単結晶ウェハ上に化合物半導体層を形成した半
導体基板において、該基板の少なくとも周縁部、裏面お
よび外周側面では前記シリコン単結晶ウェハが表出して
いるように構成する。
Ａｓ） 、ガリウムアルミニウム砒素（ＧａＡＩＡｓ）
などの■−Ｖ族化合物半導体層を形成した半導体基板お
よびその製造方法に関し、 基板取扱い時にゴミが発生しないようになっている該半
導体基板およびその製造方法を提供することを目的とし
、 シリコン単結晶ウェハ上に化合物半導体層を形成した半
導体基板において、該基板の少なくとも周縁部、裏面お
よび外周側面では前記シリコン単結晶ウェハが表出して
いるように構成する。
本発明は、シリコン（Ｓｉ）単結晶ウェハ上にガリウム
砒素（ＧａＡｓ） 、ガリウムアルミニウム砒素（Ｇａ
Ａ ＲＡｓ ）などの■−■族化合物半導体層を形成し
た半導体基板およびその製造方法に関する。
砒素（ＧａＡｓ） 、ガリウムアルミニウム砒素（Ｇａ
Ａ ＲＡｓ ）などの■−■族化合物半導体層を形成し
た半導体基板およびその製造方法に関する。
近年のコンピュータの高速化に伴い、超高速処理ＬＳＩ
の要求が高まっており、Ｓｉ素子よりも高速処理が可能
となるＧａＡｓ素子を用いることが試みられている。さ
らに、Ｓｉでは不可能あるいは難しい発光デバイス（Ｌ
ＥＤ、レーザー）をＧａＡｓなどの化合物半導体を用い
て製作することも進められている。単結晶インゴットか
ら切り出されたＧａＡｓ基板はＳｉ基板と比べて、基板
が小さく、もろく、熱伝導率が低く、価格が高いなどの
欠点がある。そこで、安価で大面積の基板として、Ｓｉ
単結晶ウェハ（Ｓｉ基板）上にＧａＡｓ単結晶層を形成
したＧａＡｓ ｏｎ ５ｉ（ＧａＡｓ／Ｓｉ）基板が強
く求められている。
の要求が高まっており、Ｓｉ素子よりも高速処理が可能
となるＧａＡｓ素子を用いることが試みられている。さ
らに、Ｓｉでは不可能あるいは難しい発光デバイス（Ｌ
ＥＤ、レーザー）をＧａＡｓなどの化合物半導体を用い
て製作することも進められている。単結晶インゴットか
ら切り出されたＧａＡｓ基板はＳｉ基板と比べて、基板
が小さく、もろく、熱伝導率が低く、価格が高いなどの
欠点がある。そこで、安価で大面積の基板として、Ｓｉ
単結晶ウェハ（Ｓｉ基板）上にＧａＡｓ単結晶層を形成
したＧａＡｓ ｏｎ ５ｉ（ＧａＡｓ／Ｓｉ）基板が強
く求められている。
Ｓｉ ウェハ上にＧａＡｓ層を形成するには、ＭＯＣＶ
Ｄ法又はＭＢＥ法でもって、バッファ層（Ａ ＲＧａＡ
ｓ −ＧａＡｓ超格子など）を介してか直接に成長させ
る（例えば、上凸、秋田＝「Ｓ！ウェーハに直接ＧａＡ
ｓ膜を成長、その上にデバイスを作製」、日経マイクロ
デバイス、１９８６年１月号、ｐｐ、 １１３−１２７
、参照）。
Ｄ法又はＭＢＥ法でもって、バッファ層（Ａ ＲＧａＡ
ｓ −ＧａＡｓ超格子など）を介してか直接に成長させ
る（例えば、上凸、秋田＝「Ｓ！ウェーハに直接ＧａＡ
ｓ膜を成長、その上にデバイスを作製」、日経マイクロ
デバイス、１９８６年１月号、ｐｐ、 １１３−１２７
、参照）。
従来のＳ１ウエハ上にＧａＡｓあるいはＧａ１ＡｓのＩ
−Ｖ族化合物半導体層を形成した半導体基板は、そのＳ
ｉ ウェハの表側には全面にＧａＡｓ （あるいはＧａ
ｐ！Ａｓ）層が形成されており、−刃裏側にはほとんど
ＧａＡｓ （あるいはＧａＡｊ！Ａｓ）層は形成されて
いない。ただ、このような化合物半導体層の形成時に８
１ウエハ裏側に廻り込んだものがＧａＡｓ（ＧａＡ ｊ
！ Ａｓ）成長（付着）スル。
−Ｖ族化合物半導体層を形成した半導体基板は、そのＳ
ｉ ウェハの表側には全面にＧａＡｓ （あるいはＧａ
ｐ！Ａｓ）層が形成されており、−刃裏側にはほとんど
ＧａＡｓ （あるいはＧａＡｊ！Ａｓ）層は形成されて
いない。ただ、このような化合物半導体層の形成時に８
１ウエハ裏側に廻り込んだものがＧａＡｓ（ＧａＡ ｊ
！ Ａｓ）成長（付着）スル。
ＧａＡｓあるいはＧａＡ Ｉ Ａｓは、Ｓｉ単結晶と比
較して機械的強度が劣りかつ非常に脆いために、ＬＳＩ
や発光デバイスの製作工程における基板搬送時などで搬
送用アーム、ホルダーなどが化合物半導体層付き基板の
周縁部あるいは外周側面に接触する際に、ＧａＡｓ （
ＧａＡ Ｉ Ａｓ ）層が傷つけられて、ゴミを発生さ
せてしまう。特に、ゴミ発生は基板が大口径化して重量
が増加するほど多くなる。
較して機械的強度が劣りかつ非常に脆いために、ＬＳＩ
や発光デバイスの製作工程における基板搬送時などで搬
送用アーム、ホルダーなどが化合物半導体層付き基板の
周縁部あるいは外周側面に接触する際に、ＧａＡｓ （
ＧａＡ Ｉ Ａｓ ）層が傷つけられて、ゴミを発生さ
せてしまう。特に、ゴミ発生は基板が大口径化して重量
が増加するほど多くなる。
本発明の目的は、Ｓｉ単結晶ウェハを用いた化合物半導
体層付き半導体基板の基板取扱い時にゴミが発生しない
ようになっている該半導体基板およびその製造方法を提
供することである。
体層付き半導体基板の基板取扱い時にゴミが発生しない
ようになっている該半導体基板およびその製造方法を提
供することである。
Ｓｉ単結晶ウェハ上に化合物半導体層を形成した半導体
基板において、本発明によれば、該基板の少なくとも周
縁部、裏面および外周側面ではシリコン単結晶ウェハが
表出していることを特徴とする半導体基板であり、該基
板を製造する方法としては、シリコン単結晶ウェハの全
面上に化合物半導体層を形成した後に、半導体基板の少
なくとも周縁部右よび外周側面を除いてレジストで覆い
、覆われていない周縁部および外周側面の化合物半導体
層をエツチング除去し、そして、レジストを除去するこ
とである。
基板において、本発明によれば、該基板の少なくとも周
縁部、裏面および外周側面ではシリコン単結晶ウェハが
表出していることを特徴とする半導体基板であり、該基
板を製造する方法としては、シリコン単結晶ウェハの全
面上に化合物半導体層を形成した後に、半導体基板の少
なくとも周縁部右よび外周側面を除いてレジストで覆い
、覆われていない周縁部および外周側面の化合物半導体
層をエツチング除去し、そして、レジストを除去するこ
とである。
さらに、Ｓｉ単結晶ウェハ上に化合物半導体層を形成し
た半導体基板において、本発明の別の態様によれば、該
基板の少なくとも周縁部および外周側面では前記シリコ
ン単結晶ウェハ上に形成した窒化シリコン層が表出して
いることを特徴とする半導体基板であり、該基板を製造
する方法は、シリコン単結晶ウェハの周縁部および外周
側面に選択的に窒化シリコン層を形成し、該窒化シリコ
ン層に覆われていないシリコン単結晶ウェハノ中央部上
に選択的に化合物半導体層を形成することを特徴とする
半導体基板の製造方法である。
た半導体基板において、本発明の別の態様によれば、該
基板の少なくとも周縁部および外周側面では前記シリコ
ン単結晶ウェハ上に形成した窒化シリコン層が表出して
いることを特徴とする半導体基板であり、該基板を製造
する方法は、シリコン単結晶ウェハの周縁部および外周
側面に選択的に窒化シリコン層を形成し、該窒化シリコ
ン層に覆われていないシリコン単結晶ウェハノ中央部上
に選択的に化合物半導体層を形成することを特徴とする
半導体基板の製造方法である。
本発明にしたがって、半導体基板の周縁部、裏面および
外周側面はＳｉ単結晶ウェハが表出した状態になってい
るので、基板搬送時などで搬送用アーム、ホルダーなど
が該基板に接触する際に、化合物半導体層には接触しな
いで、表出Ｓｉ部分が接触することになる。したがって
、ゴミ発生の原因となるＧａＡｓあるいはＧａＡ Ｉ
Ａｓなどの化合物半導体層の傷つきが回避できる。結果
として、ゴミ発生が従来よりも著しく減少して、半導体
基板に製作するＬＳＩ、光デバイスの歩留り向上が図れ
る。
外周側面はＳｉ単結晶ウェハが表出した状態になってい
るので、基板搬送時などで搬送用アーム、ホルダーなど
が該基板に接触する際に、化合物半導体層には接触しな
いで、表出Ｓｉ部分が接触することになる。したがって
、ゴミ発生の原因となるＧａＡｓあるいはＧａＡ Ｉ
Ａｓなどの化合物半導体層の傷つきが回避できる。結果
として、ゴミ発生が従来よりも著しく減少して、半導体
基板に製作するＬＳＩ、光デバイスの歩留り向上が図れ
る。
また、本発明の別の態様にしたがって、半導体基板の周
辺部および外周側面は窒化シリコン層となっているので
、同様にしてゴミ発生原因の化合物半導体層の傷つきが
回避できる。なお、基板製作時に窒化シリコン層の下に
酸化シリコン層を形成するのが好ましく、このことはＳ
ｉ単結晶ウェハに大きなそりが発生するのを防止するた
めであり、そりは結晶欠陥を招き、デバイス製作上も好
ましくない。さらに、ＧａＡｓ （又はＧａＡＩＡＳ）
の化合物半導体層の形成の際に、Ｓ１単結晶上には成長
するが、窒化シリコン層上には成長しない選択性がある
。もし、酸化シリコン層であるならば、多少はその上に
成長するので好ましくない。
辺部および外周側面は窒化シリコン層となっているので
、同様にしてゴミ発生原因の化合物半導体層の傷つきが
回避できる。なお、基板製作時に窒化シリコン層の下に
酸化シリコン層を形成するのが好ましく、このことはＳ
ｉ単結晶ウェハに大きなそりが発生するのを防止するた
めであり、そりは結晶欠陥を招き、デバイス製作上も好
ましくない。さらに、ＧａＡｓ （又はＧａＡＩＡＳ）
の化合物半導体層の形成の際に、Ｓ１単結晶上には成長
するが、窒化シリコン層上には成長しない選択性がある
。もし、酸化シリコン層であるならば、多少はその上に
成長するので好ましくない。
以下、添付図面を参照して実施例によって本発明の詳細
な説明する。
な説明する。
例１
第１図および第２図に示すように、本発明に係る半導体
基板１は、Ｓ１単結晶ウエハ２上に化合物半導体（Ｇａ
Ａｓ）層３があり、そして、基板１の周縁部、外周側面
および基板裏面にはＧａＡｓ層がなくウェハ２が表出し
ている。
基板１は、Ｓ１単結晶ウエハ２上に化合物半導体（Ｇａ
Ａｓ）層３があり、そして、基板１の周縁部、外周側面
および基板裏面にはＧａＡｓ層がなくウェハ２が表出し
ている。
本発明に係る半導体基板１は次のようにして製造される
。
。
まず、Ｓｉ単結晶ウェハ（１００面；ただし０１１方向
に２°傾けて切断）２を用意し、その表面を洗浄する。
に２°傾けて切断）２を用意し、その表面を洗浄する。
該ウェハ２上にＭＯＣＶ［ｌ法によって下記条件にてア
モルファスＧａＡｓ層を（厚さ： １０％ｍ）を形成す
る。
モルファスＧａＡｓ層を（厚さ： １０％ｍ）を形成す
る。
Ｓｉ ウェハ温度：４５０℃
ガリウムソース： （ＣＨ３）３ Ｇａ／Ｌ（Ｌ７０ｃ
ｃ／ｍｉｎでバブリング） 砒素ソース ：ＡｓＨ＊／Ｈ２（３８０ｃｃ／ｍｉｎ
、５０％Ｈａ）キャリアガス ： Ｉ（２（１２００
ｃｃ／ｍｉｎ）ＭＯＣＶＤ装置内圧カニ ７（ｉＴｏｒ
ｒ続いて、Ｓｉ ウェハ温度を７００℃に上げてから、
下記条件の？ＪＯＣＶ ＤによってＧａＡｓエピタキシ
ャル層（厚さ： ３（１−）を形成する。
ｃ／ｍｉｎでバブリング） 砒素ソース ：ＡｓＨ＊／Ｈ２（３８０ｃｃ／ｍｉｎ
、５０％Ｈａ）キャリアガス ： Ｉ（２（１２００
ｃｃ／ｍｉｎ）ＭＯＣＶＤ装置内圧カニ ７（ｉＴｏｒ
ｒ続いて、Ｓｉ ウェハ温度を７００℃に上げてから、
下記条件の？ＪＯＣＶ ＤによってＧａＡｓエピタキシ
ャル層（厚さ： ３（１−）を形成する。
ガリウムソース： （ＣＩ（３）３ Ｇａ／Ｈａ（Ｈ，
１４ｃｃ／ｍｉｎでバブリング） 砒素ソー：ｘ、 ：ＡｓＨｓ／Ｈ２（２００ｃｃ／
ｍｉｎ、５０％Ｈ，）キャリアガス ： Ｈｚ （１２
００ｃｃ／ｍ１ｎ）圧力 ： ７６Ｔｏｒｒ そして、得られた基板１にアニール熱処理（９００℃、
１５分間）を施こして、単結晶ＧａＡｓ層３とする。
１４ｃｃ／ｍｉｎでバブリング） 砒素ソー：ｘ、 ：ＡｓＨｓ／Ｈ２（２００ｃｃ／
ｍｉｎ、５０％Ｈ，）キャリアガス ： Ｈｚ （１２
００ｃｃ／ｍ１ｎ）圧力 ： ７６Ｔｏｒｒ そして、得られた基板１にアニール熱処理（９００℃、
１５分間）を施こして、単結晶ＧａＡｓ層３とする。
半導体基板（ＧａＡｓ／Ｓｉ基板） １上にレジスト（
例えば、東京応化工業のポジ型しジス） ０ＦＰＲ−８
００）をスピンコード塗布し、高圧水銀ランプ光で基板
裏面を全面露光しそして基板表面をその周縁部だけに所
定マスクパターンを通して露光して現像する。このよう
にして基板表面の中央部にレジスト層を残して、基板裏
面および周縁部からレジストを除去する。
例えば、東京応化工業のポジ型しジス） ０ＦＰＲ−８
００）をスピンコード塗布し、高圧水銀ランプ光で基板
裏面を全面露光しそして基板表面をその周縁部だけに所
定マスクパターンを通して露光して現像する。このよう
にして基板表面の中央部にレジスト層を残して、基板裏
面および周縁部からレジストを除去する。
次に、レジスト層で覆われていないＧａＡｓ層をエツチ
ング液（濃硫酸（９６％）十過酸化水素水（２１％）十
水を混合比３：１：１で混合した水溶液）を用いて６０
℃にてエツチング除去する（エツチング速度二〜６ｍ／
ｍ１ｎ）。
ング液（濃硫酸（９６％）十過酸化水素水（２１％）十
水を混合比３：１：１で混合した水溶液）を用いて６０
℃にてエツチング除去する（エツチング速度二〜６ｍ／
ｍ１ｎ）。
水洗後、アルカリ現像液で残っているレジスト層を除去
し、さらに水洗、乾燥して第１図および第２図に示した
半導体基板１が得られる。
し、さらに水洗、乾燥して第１図および第２図に示した
半導体基板１が得られる。
製造した半導体基板（ＧａＡｓ／Ｓｉ基板）ｌを水洗用
の石英製ホルダー（サセプター）４に立てて保持した状
態を第３図に示す。ホルダー４は基板１のＧａＡｓ層３
には接触しておらず、周縁部のＳｉ表出部と接触して保
持している。
の石英製ホルダー（サセプター）４に立てて保持した状
態を第３図に示す。ホルダー４は基板１のＧａＡｓ層３
には接触しておらず、周縁部のＳｉ表出部と接触して保
持している。
上述した実施例では、ポジ型レジストを使用しているが
、ネガ型レジスト（例えば、東京応化工業のＯＭＲ−８
３）を代わりに使用できる。この場合には、基板裏面お
よび周縁部は未露光部とする。
、ネガ型レジスト（例えば、東京応化工業のＯＭＲ−８
３）を代わりに使用できる。この場合には、基板裏面お
よび周縁部は未露光部とする。
ＧａＡｓ層の代わりにＧａＡ ｉ＾Ｓ層を形成すること
もＭＯＣＶＤ法で同様にでき、このときは、ソースガス
として（ＣＨ，） 、Ｇａ 、 ＾１（Ｃ）１．）、
および＾ｓＨ，をキャリアガスとしてＨｚを用いる。そ
して、ＧａＡ ＩｌＡ層のエツチングにはＮＨ，０）１
＋Ｈ２Ｏ２＋Ｈ２０液を用いる。
もＭＯＣＶＤ法で同様にでき、このときは、ソースガス
として（ＣＨ，） 、Ｇａ 、 ＾１（Ｃ）１．）、
および＾ｓＨ，をキャリアガスとしてＨｚを用いる。そ
して、ＧａＡ ＩｌＡ層のエツチングにはＮＨ，０）１
＋Ｈ２Ｏ２＋Ｈ２０液を用いる。
さらに、レジスト層のパターンを第４図（ａ）〜（ｅ）
に示した化合物半導体（ＧａＡｓ）層３Ａ〜３Ｅ力゛得
られるようにすることもできる。第４図（ａ）ではホル
ダー（サセプター）のツメ （突起）が基板１と接触す
る箇所（４ケ所）においてＳ１ウエハ２の表出部を大き
くしてあり、第４図（ｂ）では同様に３ケ所の接触箇所
においてＳｉ ウェハ表出部を大暑＜シである。こうし
ておいて、周縁部の他の部分をより小さくして化合物半
導体層３Ａ、３Ｂの面積を大きくすることができる。第
４図（Ｃ）ではＬＳＩないし光デバイスのチップサイズ
に合わせて化合物半導体層３Ｃの外形を決めており、周
縁部での歩留り向上を図っている。
に示した化合物半導体（ＧａＡｓ）層３Ａ〜３Ｅ力゛得
られるようにすることもできる。第４図（ａ）ではホル
ダー（サセプター）のツメ （突起）が基板１と接触す
る箇所（４ケ所）においてＳ１ウエハ２の表出部を大き
くしてあり、第４図（ｂ）では同様に３ケ所の接触箇所
においてＳｉ ウェハ表出部を大暑＜シである。こうし
ておいて、周縁部の他の部分をより小さくして化合物半
導体層３Ａ、３Ｂの面積を大きくすることができる。第
４図（Ｃ）ではＬＳＩないし光デバイスのチップサイズ
に合わせて化合物半導体層３Ｃの外形を決めており、周
縁部での歩留り向上を図っている。
さらに、第４図（ｄ）では、後工程でのチップ切断線に
合わせて化合物半導体層３Ｄをストラブ状にしており、
そして、第４図（ｅ）では、第４図（ｄ）の場合をさら
に進めて、化合物半導体層３Ｅをチップ状にしている。
合わせて化合物半導体層３Ｄをストラブ状にしており、
そして、第４図（ｅ）では、第４図（ｄ）の場合をさら
に進めて、化合物半導体層３Ｅをチップ状にしている。
これらの場合には、基板のそりを防止することにより、
サセプター上へ固定するに要する力を減少させて、基板
が摩耗してゴミを発生“させる原因を減少させ、また、
チップ周囲の化合物半導体を除いておくことによって、
チップ単位に切り離した後のゴミ発生を減少させうる。
サセプター上へ固定するに要する力を減少させて、基板
が摩耗してゴミを発生“させる原因を減少させ、また、
チップ周囲の化合物半導体を除いておくことによって、
チップ単位に切り離した後のゴミ発生を減少させうる。
例２
本発明の別の態様での化合物半導体基板はＳｉ単結晶ウ
ェハの中央部上には化合物半導体（ＧａＡｓ）層があり
、周縁部および外周側面上では窒化シリコン層が表出し
ている。このような化合物半導体基板は次のようにして
製造される。
ェハの中央部上には化合物半導体（ＧａＡｓ）層があり
、周縁部および外周側面上では窒化シリコン層が表出し
ている。このような化合物半導体基板は次のようにして
製造される。
まず、例１と同じＳ１単結晶ウエハを用意し、洗浄する
。該ウェハを熱酸化して全面に酸化シリコン（Ｓ１０２
）層（厚さ：５０ｎｍ）を形成する。この酸化シリコン
層上に熱ＣＶＤ法によって窒化シリコン（Ｓ’３Ｎ４）
層（厚さ： ５０ｎｍ）を形成する。
。該ウェハを熱酸化して全面に酸化シリコン（Ｓ１０２
）層（厚さ：５０ｎｍ）を形成する。この酸化シリコン
層上に熱ＣＶＤ法によって窒化シリコン（Ｓ’３Ｎ４）
層（厚さ： ５０ｎｍ）を形成する。
次に、ネガ型レジストをスピンコード塗布し、Ｓ１単結
晶ウエハの中央部を露光し、現象してウェハ周縁部およ
び側面上にレジスト層を形成する。
晶ウエハの中央部を露光し、現象してウェハ周縁部およ
び側面上にレジスト層を形成する。
該レジスト層をマスクとして、被覆されていない中央部
の窒化シリコン層およびその下の酸化シリコン層を弗酸
のエツチング液によってエツチング除去する。したがっ
て、Ｓｉ単結晶ウェハの中央部は表出し、周縁部および
側面は酸化シリコン層ふよび窒化シリコン層で覆われて
いる。
の窒化シリコン層およびその下の酸化シリコン層を弗酸
のエツチング液によってエツチング除去する。したがっ
て、Ｓｉ単結晶ウェハの中央部は表出し、周縁部および
側面は酸化シリコン層ふよび窒化シリコン層で覆われて
いる。
レジスト層を除去してから、例１と同じ条件でＭＯＣＶ
Ｄ法によってＧａＡｓ層直接に表出Ｓｉ単結晶ウェハ上
に形成し、アニール処理（５００℃、１５分間）を施こ
す。このとき、窒化シリンコ層上にはＧａＡｓは形成さ
れない。このようにして、所定のＧａＡｓ／Ｓｉ基板が
得られる。
Ｄ法によってＧａＡｓ層直接に表出Ｓｉ単結晶ウェハ上
に形成し、アニール処理（５００℃、１５分間）を施こ
す。このとき、窒化シリンコ層上にはＧａＡｓは形成さ
れない。このようにして、所定のＧａＡｓ／Ｓｉ基板が
得られる。
例２においても、例１と同様な第４図（ａ）〜（ｅ）に
示したＧａＡｓ層（化合物半導体層）に形成でき、特に
、第４図（ｄ）および（ｅ）のようにする場合には、Ｇ
ａＡｓ形成時の基板のそり発生を抑制することができる
。
示したＧａＡｓ層（化合物半導体層）に形成でき、特に
、第４図（ｄ）および（ｅ）のようにする場合には、Ｇ
ａＡｓ形成時の基板のそり発生を抑制することができる
。
上述した例１ふよび２でのＭＯＣＶＤ法の代わりにＭＢ
Ｅ法を用いても同様なＧａＡｓ （ＧａＡ１ ｆＡｓ）
層を形成することができる。例えば、Ｓｉ単結晶ウェハ
を６００℃にし、Ｇａ／Ａｓ比を６／１とし、圧力を５
ｘｌＯ−”ＴｏｒｒとしてＧａＡｓ層を形成すること
ができる。
Ｅ法を用いても同様なＧａＡｓ （ＧａＡ１ ｆＡｓ）
層を形成することができる。例えば、Ｓｉ単結晶ウェハ
を６００℃にし、Ｇａ／Ａｓ比を６／１とし、圧力を５
ｘｌＯ−”ＴｏｒｒとしてＧａＡｓ層を形成すること
ができる。
以上説明したように、本発明によれば、Ｓｉ単結晶ウェ
ハ上にＧａＡｓ （ＧａＡＩ Ｉ！Ａｓ）層を形成した
半導体基板は、その周縁部および側面にＧａＡｓ層がな
く、Ｓｌ ウェハ又は窒化シリコン層がホルダー（治具
）と接触するようになっており、ＧａＡｓのゴミ発生を
解消している。したがって、ＬＳＩなどの半導体装置、
発光デバイスの歩留りおよび信頼性が向上する。
ハ上にＧａＡｓ （ＧａＡＩ Ｉ！Ａｓ）層を形成した
半導体基板は、その周縁部および側面にＧａＡｓ層がな
く、Ｓｌ ウェハ又は窒化シリコン層がホルダー（治具
）と接触するようになっており、ＧａＡｓのゴミ発生を
解消している。したがって、ＬＳＩなどの半導体装置、
発光デバイスの歩留りおよび信頼性が向上する。
第１図は本発明に係る半導体基板の平面図であり、
第２図は第１図の半導体基板の部分断面図であり、
第３図は第１図の半導体基板をホルダーにて保持してい
る状態の平面図であり、 第４図（ａ）〜（ｅ）は各種のパターンで形成された化
合物半導体層を有する半導体基板の平面図である。 １・・・半導体基板、 ２・・・シリコン単結晶ウェハ、 ３．３Ａ〜３Ｅ・・・化合物半導体層、４・・・ホルダ
ー 本発明の半導体基板の平面図 第１図 半導体基板の部分断面図 第 図 第 図 ３・・・化合物半導体（ＧａＡｓ）１ 第 図（α） 第 図（ｂ） 第 図（ｅ）
る状態の平面図であり、 第４図（ａ）〜（ｅ）は各種のパターンで形成された化
合物半導体層を有する半導体基板の平面図である。 １・・・半導体基板、 ２・・・シリコン単結晶ウェハ、 ３．３Ａ〜３Ｅ・・・化合物半導体層、４・・・ホルダ
ー 本発明の半導体基板の平面図 第１図 半導体基板の部分断面図 第 図 第 図 ３・・・化合物半導体（ＧａＡｓ）１ 第 図（α） 第 図（ｂ） 第 図（ｅ）
Claims (1)
- 【特許請求の範囲】 １、シリコン単結晶ウェハ上に化合物半導体層を形成し
た半導体基板において、該基板の少なくとも周縁部、裏
面および外周側面では前記シリコン単結晶ウェハが表出
していることを特徴とする半導体基板。 ２、シリコン単結晶ウェハの周縁部および外周側面に選
択的に窒化シリコン層を形成し、前記窒化シリコンに覆
われていない前記シリコン単結晶ウェハの中央部上に選
択的に化合物半導体層を形成することを特徴とする半導
体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3940889A JP2728097B2 (ja) | 1989-02-21 | 1989-02-21 | 半導体基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3940889A JP2728097B2 (ja) | 1989-02-21 | 1989-02-21 | 半導体基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02220430A true JPH02220430A (ja) | 1990-09-03 |
| JP2728097B2 JP2728097B2 (ja) | 1998-03-18 |
Family
ID=12552167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3940889A Expired - Lifetime JP2728097B2 (ja) | 1989-02-21 | 1989-02-21 | 半導体基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2728097B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020181965A (ja) * | 2019-04-26 | 2020-11-05 | 富士電機株式会社 | 半導体基板の製造方法および半導体装置の製造方法 |
| CN119050812A (zh) * | 2024-08-23 | 2024-11-29 | 中国科学院西安光学精密机械研究所 | 一种o波段硅基三五族量子点窄线宽激光器及其制备方法 |
-
1989
- 1989-02-21 JP JP3940889A patent/JP2728097B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020181965A (ja) * | 2019-04-26 | 2020-11-05 | 富士電機株式会社 | 半導体基板の製造方法および半導体装置の製造方法 |
| CN119050812A (zh) * | 2024-08-23 | 2024-11-29 | 中国科学院西安光学精密机械研究所 | 一种o波段硅基三五族量子点窄线宽激光器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2728097B2 (ja) | 1998-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4472459A (en) | Local oxidation of silicon substrate using LPCVD silicon nitride | |
| CN111009496B (zh) | 一种具有高热导率的半导体衬底及其制备方法 | |
| US6864112B1 (en) | Method of production of a patterned semiconductor layer | |
| JPH02220430A (ja) | 半導体基板およびその製造方法 | |
| JPH03145131A (ja) | 集積回路フィールドアイソレーションプロセス | |
| JPH02196426A (ja) | ヒ化アルミニウムガリウムの選択エッチング法 | |
| JPH0786220A (ja) | 半導体ウエハの洗浄方法 | |
| TW506008B (en) | Semiconductor wafer manufacturing process | |
| JPH05109702A (ja) | 半導体装置の製造方法 | |
| JPS61292922A (ja) | 半導体装置の製造方法 | |
| JPS6084821A (ja) | 半導体装置の製造方法 | |
| TWI845160B (zh) | 矽片處理方法 | |
| JP2000174325A (ja) | 異なる結晶格子を持つ結晶性基板を接着するためのプロセス | |
| JPH08330553A (ja) | Ｓｏｉウエハおよびそれを用いた半導体集積回路装置の製造方法 | |
| KR100444313B1 (ko) | 반도체소자의제조방법 | |
| JP2929603B2 (ja) | 半導体装置の製造方法およびレーザビーム処理装置 | |
| US6482659B2 (en) | Post-epitaxial thermal oxidation for reducing microsteps on polished semiconductor wafers | |
| JPH0497533A (ja) | 半導体基板 | |
| JPH05291095A (ja) | 半導体装置の製造方法 | |
| CN116798853A (zh) | 一种硅外延片的生长方法 | |
| JPH06140411A (ja) | 半導体装置用シリコン基板 | |
| JPS61112331A (ja) | 半導体装置の製造方法 | |
| JPH0491429A (ja) | 半導体装置の製造方法 | |
| JPH03286551A (ja) | 半導体装置の製造方法 | |
| JPH118303A (ja) | 半導体装置の製造方法 |