JPH02222151A - 半導体集積装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体基板上にバイポーラ・トランジスタある
いは拡散型・ＭＯＳデバイス等の半導体素子を形成しか
つこれら半導体素子が前記半導体基板との間に高不純物
濃度の埋込層を備える半導体集積装置に関する。

〔従来の技術〕

従来、バイポーラ・トランジスタあるいは拡散型・ＭＯ
Ｓデバイス等の半導体素子を含む半導体集積装置におい
ては、例えばバイポーラ拳ｎｐｎ　）ランジスタにあっ
てはコレクタ抵抗を、バイポーラ・ｐｎｐトランジスタ
にあってはベース抵抗を、拡散型・ＭＯＳデバイスにあ
ってはドレイン抵抗を下げるために、これらの半導体素
子は半導体基板との間に高不純物濃度の埋込層を備える
ようにする。以下に、バイポーラ・ｎｐｎ　）ランジス
タを含む半導体集積装置の一例で説明する。

第２図は前記従来の半導体集積装置でバイポーラ・ｎｐ
ｎトランジスタ部分の断面図である。１は半導体基板、
３はｎ形のエビ層、４はｐ形のベース層、５はｎ形のエ
ミツタ層、６はエミッタ電極、７はベース電極、８はコ
レクタ電極である。２はエビ層３と半導体基板１との間
に設けられたｎ形の高不純物濃度の埋込層で低い固有抵
抗値となっている。９は埋込層２とコレクタ電極８との
間の引出しリードでｎ形の拡散層で形成されコレクタ拡
散層と称される。コレクタ拡散層９は埋込層２と同様低
い固有抵抗値となっている。２〜９で１個のバイポーラ
番ｎｐｎ　ｌ−ランジスクが形成される。

１１は隣接する素子２０との間に設けられた分離層でｐ
形の拡散層となっている。

〔発明が解決しようとする課題〕

しかしながら、前述の半導体集積装置に２いてはバイポ
ーラ・ｎｐｎ　ｌ−ランジスタの埋込層とコレクタ電極
との間の引出しリードであるコレクタ拡散層を形成する
ためには高濃度で艮時間の不純物の拡散を必要としコス
ト高と１よる問題がある。また、コレクタ拡散層は埋込
層のある深い部分まで形成することが必要であるが拡散
層の深い部分では不純物の拡散が悪くなり固有抵抗値が
下りにくくこのため引出しリードの抵抗が大きくなり素
子の特性が低下する問題がある。バイポーラ・ｐｎｐト
ランジスタあるいは拡散形・ＭＯＳデバイス等でも同様
な問題がある。

更に、隣接する半導体素子との間に設けられた分離層は
半導体集積装置の表面から半導体基板までの深い拡散層
を形成することが必要でこのため、分離層の巾（第２図
においてＷで表示）が大きくなり半導体集積装置の集積
密度が低くなる問題がある。

本発明の課題は前述の問題を解決して低コストで半導体
素子の特性低下のないかつ、集積密度の高い半導体集積
装置を提供することにある。

〔課題を解決するための手段〕

前記の課題を解決するために本発明の半導体基板上に形
成されたバイポーラ畳トランジスタあるいは拡散型・Ｍ
ＯＳデバイス等の半導体素子が前記半導体基板との間に
高不純物濃度の埋込層を備える半導体集積装置に２いて
は、 １）半導体素子の表面から埋込層に達する溝を掘りその
溝に形成した金属部が前記埋込層の引出しリードを形成
する、あるいは ２）隣接する半導体素子との間に半導体集積装置の表面
から半導体基板に達する溝を掘りこの溝が前記半導体素
子間の分離層を形成するようｌこする。

〔作用〕

本発明の半導体集積装置では半導体素子の表面から埋込
層に達する溝をエツチング等の方法で掘り、その溝にス
パッタリングあるいは蒸着等の方法で金属部を形成する
。この金属部の上部に更に電極を形成する。このように
して、この金属部は埋込層と電極間の引出しリードを形
成する。スパッタリングあるいは蒸着等の方法で形成さ
れた金属部による引出しリードの固有抵抗値は極めて低
くかつ安定しており、従来の不純物の拡散層による引出
しリードのように不純物の拡散の不良によって固有抵抗
値が下がらない問題は生じない。このようにして引出し
リードの抵抗値に起因する半導体素子の特性低下の問題
はすくする。

更に、隣接する半導体素子間の分離層の巾は従来の半導
体集積装置における拡散による分離層では約１０μｍで
あったものが本発明の半導体基板上置ではエツチング等
の方法により約３μｍの巾の荷を掘ることが可能でこの
溝を分離層としているので約１４の巾で分離層を形成す
ることができる。

〔実施例〕

本発明の半導体集積装置の一実施例としてバイポーラ・
ｎｐｎ　）ランジスタを含む半導体集積装置の例で説明
する。第１図は本発明の半導体集積装置のバイポーラ・
ｎｐｎ　トランジスタ部分の断面図である。１は半導体
基板、３はｎ形のエビ層、４はｐ形のベース層、５はｎ
形のエミツタ層、６はエミック電極、７はベース電極、
８はコレクタ電極（第１図では電極と表示）である。２
はエビ層３と半導体基板１との間に設けられたｎ形の高
不純物濃度の埋込層で低い固有抵抗値となっている。

１０はバイポーラ・ｎｐｎ　トランジスタの表面から埋
込層２に達する溝でエツチング等の方法で掘られる。こ
の溝１０ζこスパッタリングあるいは蒸着等の方法で金
属部９を形成する。この金属部９の上部に更に電極８を
形成する。このようにしてこの金属部９は埋込層２と電
極８との間の引出しノードを形成する。金属部９に使用
する材料としては通常Ａ、ｌが使用される。スパッタリ
ングあるいは蒸着等の方法で形成された金属部の固有抵
抗値は半導体の不純物拡散層の固有抵抗値に比して極め
て低くかつ安定して忘り、従来の不純物の拡散層による
引出しリードのように不純物の拡散の不良によって固有
抵抗値が下がらない問題は生じない。このようにして引
出しリードの抵抗値に起因するトランジスタの特性低下
の問題は無くなる。

１１は隣接する素子２０との間の分離層で半導体集積装
置の表面から半導体基板１に達する溝をエツチング等の
方法で掘りこの溝を分離層とする。

この場合約３μｍの巾の溝を掘ることが可能で、従来の
拡散による分離層は約１０μｍの巾であり、約発に減少
することができる。

〔発明の効果〕

本発明によれは埋込層と電極との間の引出しリードを半
導体素子の表面から埋込層に達する溝をエツチング等の
方法で掘りこの溝にスパッタリングあるいは蒸着等の方
法で金属部を形成して引出しリードとし従来のコストの
か＼る高濃度で長時間の拡散工程ζこよる製造方法を廃
止したのでコスト低減の効果が太きい。

また、この金属部を引出しリードとする本発明の構造で
は埋込層と電極との間の抵抗が極めて低くかつ安定して
おり従来の拡散層ζこよる構造の場合問題となった引出
しリードの抵抗が下がらないために生ずる半導体素子特
性低下の問題は無くなり製造の歩止り向上の効果が太き
い。

更に、隣接する半導体素子間の分離層の巾は従来の半導
体集積装置における拡散による分離層では約１０μｍで
あったものが本発明の半導体集積装置ではエツチング等
の方法により約３μｍの巾の溝を掘ることが可能でこの
溝を分離層とすることにより約猶の巾で分離層を形成す
ることができこれによって半導体集積装置の集積密度を
約３０多向上することができる。

【図面の簡単な説明】

第１図は本発明の半導体集積装置の一実施例としてバイ
ポーラ慟ｎｐｎ　トランジスタ部分の断面図、図は従来
の半導体集積装置の一例でバイポーｎｐｎトランジスタ
部分の断面図である。 ・・・半導体基板 ・・埋込層 ・・電極 ・・・・金属部（引出しリード） ・・溝 ・・・・・溝（分離層）

Claims (1)

1. 【特許請求の範囲】 １）半導体基板上に形成されたバイポーラ・トランジス
   タあるいは拡散型・ＭＯＳデバイス等の半導体素子が前
   記半導体基板との間に高不純物濃度の埋込層を備える半
   導体集積装置において、半導体素子の表面から埋込層に
   達する溝を掘りその溝に形成した金属部が前記埋込層の
   引出しリードを形成する ことを特徴とする半導体集積装置。 ２）請求項１記載の半導体集積装置において、隣接する
   半導体素子との間に半導体集積装置の表面から半導体基
   板に達する溝を掘りこの溝が前記半導体素子間の分離層
   を形成する ことを特徴とする半導体集積装置。