JPH02222179A - ヘテロ接合ダイオードの製造方法 - Google Patents
ヘテロ接合ダイオードの製造方法Info
- Publication number
- JPH02222179A JPH02222179A JP1043707A JP4370789A JPH02222179A JP H02222179 A JPH02222179 A JP H02222179A JP 1043707 A JP1043707 A JP 1043707A JP 4370789 A JP4370789 A JP 4370789A JP H02222179 A JPH02222179 A JP H02222179A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- amorphous silicon
- substrate
- heterojunction
- carbide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、光、放射線等の検出に用いるヘテロ接合ダイ
オードの製造方法に関するものである。
オードの製造方法に関するものである。
従来の技術
従来、半導体を用いた接合素子は可視光、赤外光や放射
線等を電気信号に変換する装置として幅広く用いられて
いるが、それらは主にシリコン単結晶基板に熱拡散法や
イオン注入法によって作製した１）ｎ（１）ｉｎ）接合
ダイオードに逆バイアス電圧を印加した時に発生する空
乏層を有感層として使用するものである。しかしながら
これらの製造プロセスは、９００°Ｃ以上の高温処理が
必要でありこれに起因する熱誘起欠陥束じたり、イオン
注入法の場合には注入時に於いて生じた打ち込みによる
基板ダメージがアニール処理によっても取り除ききれな
い場合が多い。その結果再結合による暗電流が増大する
ために Ｓ／Ｎ比が取れにくかった。
線等を電気信号に変換する装置として幅広く用いられて
いるが、それらは主にシリコン単結晶基板に熱拡散法や
イオン注入法によって作製した１）ｎ（１）ｉｎ）接合
ダイオードに逆バイアス電圧を印加した時に発生する空
乏層を有感層として使用するものである。しかしながら
これらの製造プロセスは、９００°Ｃ以上の高温処理が
必要でありこれに起因する熱誘起欠陥束じたり、イオン
注入法の場合には注入時に於いて生じた打ち込みによる
基板ダメージがアニール処理によっても取り除ききれな
い場合が多い。その結果再結合による暗電流が増大する
ために Ｓ／Ｎ比が取れにくかった。
そこで最近ではシリコン単結晶基板上に高周波または直
流プラズマＣＶＤ法によって非晶質シリコンカーバイト
膜を２００ ℃〜３００″Ｃの比較的低温工程によって
堆積し、・ ヘテロ接合を形成した後、両面にオーミッ
ク電極、例えばアルミニウム電極を形成し、ヘテロ接合
ダイオード構成を取ることによって欠陥の誘起を低減し
かつヘテロ効果によって暗電流を低減しようと試みられ
ている。
流プラズマＣＶＤ法によって非晶質シリコンカーバイト
膜を２００ ℃〜３００″Ｃの比較的低温工程によって
堆積し、・ ヘテロ接合を形成した後、両面にオーミッ
ク電極、例えばアルミニウム電極を形成し、ヘテロ接合
ダイオード構成を取ることによって欠陥の誘起を低減し
かつヘテロ効果によって暗電流を低減しようと試みられ
ている。
発明が解決しようとする課題
しかし、上記の方法によるヘテロ接合ダイオードでは、
逆バイアス電圧印加時の暗電流が、結晶半導体基板表面
のプラズマダメージによって生じる界面の欠陥準位を通
しての再結合電流のために大きくなるという現状である
。
逆バイアス電圧印加時の暗電流が、結晶半導体基板表面
のプラズマダメージによって生じる界面の欠陥準位を通
しての再結合電流のために大きくなるという現状である
。
そこで、本発明は上記課題を解決し得るヘテロ接合ダイ
オードの製造方法を提供することを目的とする。
オードの製造方法を提供することを目的とする。
課題を解決するための手段
上記課題を解決するため、本発明のヘテロ接合ダイオー
ドの製造方法は、シリコン単結晶基板上に水素を含有す
る非晶質シリコンカーバイト膜を堆積する製造において
アニール処理を追加して行う方法である。
ドの製造方法は、シリコン単結晶基板上に水素を含有す
る非晶質シリコンカーバイト膜を堆積する製造において
アニール処理を追加して行う方法である。
作用
本発明の製造方法によれば、シリコン単結晶基板上に水
素を含をする非晶質シリコンカーバイト膜を堆積したヘ
テロ接合ダイオードをアニール処理することによって、
非晶質シリコンカーバイト膜中に含まれる結合状態にな
い有難水素がシリコン基板のプラズマダメージによる欠
陥を埋め、界面の欠陥準位を通しての再結合電流が減少
し暗電流を低減できる。
素を含をする非晶質シリコンカーバイト膜を堆積したヘ
テロ接合ダイオードをアニール処理することによって、
非晶質シリコンカーバイト膜中に含まれる結合状態にな
い有難水素がシリコン基板のプラズマダメージによる欠
陥を埋め、界面の欠陥準位を通しての再結合電流が減少
し暗電流を低減できる。
実施例
以下、本発明の一実施例を図面に基づき説明する。
第１図は、本発明の製造方法によって製造されたヘテロ
接合ダイオードの製造工程を示している。
接合ダイオードの製造工程を示している。
まず、シリコン単結晶基板（Ｐ型、ＩＯｋＱｃｍ） １
の上部全面に基板１とのヘテロ接合を形成する非晶質シ
リコンカーバイト膜２を平行平板型プラズマＣＶＤ装置
を用いて以下の条件で形成する（第１図（ａ））。
の上部全面に基板１とのヘテロ接合を形成する非晶質シ
リコンカーバイト膜２を平行平板型プラズマＣＶＤ装置
を用いて以下の条件で形成する（第１図（ａ））。
基板温度 ２００’Ｃ
使用ガス モノシラン（１００％）、メタン（１００
％）ガス流量 モノシラン ７０５ＣＣＭメタン
３０ ＳＣＣＭ ガス圧力 ０．Ｇ Ｔｏｒｒ 膜 厚 １０θ〜２００ｎｍ ＲＦ電力 ３０ Ｗ （４２ｍＷ／ｃｍ２）次に、非
晶質シリコンカーバイト膜の堆積面上にメタルマスク３
を介してアルミニウム電極４を抵抗加熱蒸着装置によっ
て約３θθｎｍ形成する（第１図（ｂ））。
％）ガス流量 モノシラン ７０５ＣＣＭメタン
３０ ＳＣＣＭ ガス圧力 ０．Ｇ Ｔｏｒｒ 膜 厚 １０θ〜２００ｎｍ ＲＦ電力 ３０ Ｗ （４２ｍＷ／ｃｍ２）次に、非
晶質シリコンカーバイト膜の堆積面上にメタルマスク３
を介してアルミニウム電極４を抵抗加熱蒸着装置によっ
て約３θθｎｍ形成する（第１図（ｂ））。
更に、裏金面にアルミニウム電極５を抵抗加熱蒸着装置
によって約３００ｎｍ形成する（第１図（Ｃ））。
によって約３００ｎｍ形成する（第１図（Ｃ））。
最後に、電気炉を用いて以下の条件でアニール処理を行
う（第１図（ｄ））。
う（第１図（ｄ））。
雰囲気 窒素
温 度 ２３０ ℃
時 間 ３０〜８０分
アニール温度は、第２図に示す上記方法で作製したヘテ
ロ接合ダイオードの逆バイアス印加状態での暗電流のア
ニール温度依存性のデータから決定した。これは１時間
のアニール時間の場合であるが、これから望ましくは２
００°Ｃ〜２５０℃の温度でアニールを行なえば最も暗
電流を小さくできることがわかる。なお、アニール温度
は１００°Ｃ以上であれば効果が発揮される。
ロ接合ダイオードの逆バイアス印加状態での暗電流のア
ニール温度依存性のデータから決定した。これは１時間
のアニール時間の場合であるが、これから望ましくは２
００°Ｃ〜２５０℃の温度でアニールを行なえば最も暗
電流を小さくできることがわかる。なお、アニール温度
は１００°Ｃ以上であれば効果が発揮される。
第３図は、上記方法で作製したヘテロ接合ダイオードの
Ｉ−Ｖ特性を示すもので、アニール処理を行なった場合
６はアニール処理を行わない場合７に比べ、暗電流が１
〜２桁減少する。
Ｉ−Ｖ特性を示すもので、アニール処理を行なった場合
６はアニール処理を行わない場合７に比べ、暗電流が１
〜２桁減少する。
なお、本発明のアニール処理は、非晶質シリコンカーバ
イト膜の形成後電極形成前に行ってもよい。
イト膜の形成後電極形成前に行ってもよい。
アニール処理によって暗電流が減少する理由を調べるた
めに、上記方法で作製したヘテロ接合ダイオードの非晶
質シリコンカーバイト膜中からの水素の熱脱離の測定を
行なった。第４図は昇温速度２０°Ｃ／分での測定結果
で、放出曲線が３つのピークから構成されていることが
わかる。それらのうち最も低温（約１８０°Ｃ）のピー
クが非晶質シリコンカーバイト膜中に含まれる結合状態
にない有難水素の放出ピークで、他の２つのピーク（約
４５０℃、約７５０’Ｃ：）は結合状態の水素の放出ピ
ークであると考えられる。このことから第２図を使って
アニール処理の効果について説明すると、２００°Ｃま
ては非晶質シリコンカーバイト膜中に含まれる結合状態
にない有難水素が１時間程度の短時間のアニール処理で
はシリコン基板のプラズマダメージによる欠陥を埋める
のに到らないために暗電流はアニール処理前と不変であ
るが、２００°Ｃ〜３００ ’Ｃては結合状態にない有
難水素がシリコン基板のプラズマダメージによる欠陥を
充分に埋めて界面の欠陥準位を通しての再結合電流が減
少し暗電流は減少する、ところが３００ ’Ｃになると
結合状態の水素が放出され膜中にダングリングボンド（
未結合手）が発生するために暗電流が増大すると考えら
れる。
めに、上記方法で作製したヘテロ接合ダイオードの非晶
質シリコンカーバイト膜中からの水素の熱脱離の測定を
行なった。第４図は昇温速度２０°Ｃ／分での測定結果
で、放出曲線が３つのピークから構成されていることが
わかる。それらのうち最も低温（約１８０°Ｃ）のピー
クが非晶質シリコンカーバイト膜中に含まれる結合状態
にない有難水素の放出ピークで、他の２つのピーク（約
４５０℃、約７５０’Ｃ：）は結合状態の水素の放出ピ
ークであると考えられる。このことから第２図を使って
アニール処理の効果について説明すると、２００°Ｃま
ては非晶質シリコンカーバイト膜中に含まれる結合状態
にない有難水素が１時間程度の短時間のアニール処理で
はシリコン基板のプラズマダメージによる欠陥を埋める
のに到らないために暗電流はアニール処理前と不変であ
るが、２００°Ｃ〜３００ ’Ｃては結合状態にない有
難水素がシリコン基板のプラズマダメージによる欠陥を
充分に埋めて界面の欠陥準位を通しての再結合電流が減
少し暗電流は減少する、ところが３００ ’Ｃになると
結合状態の水素が放出され膜中にダングリングボンド（
未結合手）が発生するために暗電流が増大すると考えら
れる。
発明の効果
」二記本発明の製造方法によれば、アニール処理を行い
、基板表面のプラズマダメージを緩和することによって
、暗電流を低減でき、非晶質シリコンカーバイト膜を用
いた高性能なヘテロ接合ダイオードの実現に実用上極め
て有効である。
、基板表面のプラズマダメージを緩和することによって
、暗電流を低減でき、非晶質シリコンカーバイト膜を用
いた高性能なヘテロ接合ダイオードの実現に実用上極め
て有効である。
第１図は本発明の実施例の工程を示す説明図、第２図は
逆バイアス印加状態での暗電流のアニール温度依存性を
示す図、第３図は実施例のヘテロ接合ダイオードのＩ−
Ｖ特性を示す図、第４図は非晶質シリコンカーバイト膜
中の水素の熱脱離を測定した図である。 １拳・・シリコン結晶基板、２・・・非晶質シリコンカ
ーバイト膜、３・・・メタルマスク、４゜５・・・アル
ミニウム電極、６１１・・アニール処理仔、７・・・ア
ニール処理前。 代理人の氏名 弁理士 粟野重孝 ほか１名７２票 （！ｌｉｌ型 田地 区 （Ｚ”ＩＩ７’ｔ’／ ｖｕ ） 曹４ 専 ■ Ｏつ ＼Ｐ （用ト琳翫干ｌ）１ 田石ｒＬ 孝）β派
逆バイアス印加状態での暗電流のアニール温度依存性を
示す図、第３図は実施例のヘテロ接合ダイオードのＩ−
Ｖ特性を示す図、第４図は非晶質シリコンカーバイト膜
中の水素の熱脱離を測定した図である。 １拳・・シリコン結晶基板、２・・・非晶質シリコンカ
ーバイト膜、３・・・メタルマスク、４゜５・・・アル
ミニウム電極、６１１・・アニール処理仔、７・・・ア
ニール処理前。 代理人の氏名 弁理士 粟野重孝 ほか１名７２票 （！ｌｉｌ型 田地 区 （Ｚ”ＩＩ７’ｔ’／ ｖｕ ） 曹４ 専 ■ Ｏつ ＼Ｐ （用ト琳翫干ｌ）１ 田石ｒＬ 孝）β派
Claims (3)
- （１）プラズマＣＶＤ法によってシリコン単結晶基板上
に水素を含有する非晶質シリコンカーバイト膜を堆積し
たヘテロ接合の両面にオーミック電極を形成したダイオ
ードの製造において、アニール処理を行うことを特徴と
するヘテロ接合ダイオードの製造方法。 - （２）アニール処理を１００℃〜３００℃の温度範囲で
行なうことを特徴とする特許請求の範囲第１項記載のヘ
テロ接合ダイオードの製造方法。 - （３）アニール処理をオーミック電極形成後に行うこと
を特徴とした特許請求の範囲第１項記載のヘテロ接合ダ
イオードの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1043707A JPH07109904B2 (ja) | 1989-02-23 | 1989-02-23 | ヘテロ接合ダイオードの製造方法 |
| US07/483,872 US5070027A (en) | 1989-02-23 | 1990-02-23 | Method of forming a heterostructure diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1043707A JPH07109904B2 (ja) | 1989-02-23 | 1989-02-23 | ヘテロ接合ダイオードの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02222179A true JPH02222179A (ja) | 1990-09-04 |
| JPH07109904B2 JPH07109904B2 (ja) | 1995-11-22 |
Family
ID=12671286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1043707A Expired - Fee Related JPH07109904B2 (ja) | 1989-02-23 | 1989-02-23 | ヘテロ接合ダイオードの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07109904B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06196547A (ja) * | 1992-09-11 | 1994-07-15 | Matsushita Electric Ind Co Ltd | 金属膜堆積装置および金属膜堆積方法 |
-
1989
- 1989-02-23 JP JP1043707A patent/JPH07109904B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06196547A (ja) * | 1992-09-11 | 1994-07-15 | Matsushita Electric Ind Co Ltd | 金属膜堆積装置および金属膜堆積方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07109904B2 (ja) | 1995-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2509713B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP4100652B2 (ja) | ＳｉＣショットキーダイオード | |
| US20240213024A1 (en) | Diamond Semiconductor System And Method | |
| JPH07235502A (ja) | 半導体装置の製造方法 | |
| JPH0226394B2 (ja) | ||
| JPS6276673A (ja) | 高耐圧半導体装置 | |
| JP3956487B2 (ja) | 炭化けい素半導体素子の製造方法 | |
| JPH09321323A (ja) | 炭化けい素半導体基板とその製造方法およびその基板を用いた炭化けい素半導体素子 | |
| US9691616B2 (en) | Method of manufacturing silicon carbide semiconductor device by using protective films to activate dopants in the silicon carbide semiconductor device | |
| JP3394646B2 (ja) | 薄膜太陽電池及び薄膜太陽電池の作製方法 | |
| JP4645641B2 (ja) | ＳｉＣショットキーダイオードの製造方法 | |
| US5972782A (en) | Ultrasound treatment of polycrystalline silicon thin films to enhance hydrogenation | |
| JPH0555470A (ja) | 集積回路の製造方法 | |
| JPH02222178A (ja) | ヘテロ接合ダイオードの製造方法 | |
| JPH07109904B2 (ja) | ヘテロ接合ダイオードの製造方法 | |
| JPH02246159A (ja) | 半導体装置の配線構造及びその形成方法 | |
| JP3055158B2 (ja) | 炭化珪素半導体膜の製造方法 | |
| JPH01238126A (ja) | 半導体装置の製造方法 | |
| JPS62115868A (ja) | 半導体装置の製造方法 | |
| JPH02303154A (ja) | 半導体装置の製造方法 | |
| JPH0198268A (ja) | 半導体放射線検出器 | |
| JPH04214671A (ja) | 半導体サブストレート裏面金属化方法 | |
| JPS59191329A (ja) | イオン注入型ＧａＡｓ素子の製造方法 | |
| JP2644764B2 (ja) | ヘテロ接合素子の製造方法 | |
| JPS63232415A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |