JPH02223284A - 画像表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、ラスク走査方式の画像表示装置に関するも
のてあり、特に表示画面上に表示された文字、図形等の
各種の表示データに縦縁どりを付けるための画像表示装
置に関するものである。

（従来の技術） 画面上に表示された文字、ＷＪｑ等に横縁どりを付ける
装置としては、単純な遅延回路を使用した装置等、種々
実用化されているが、縦縁どりを付ける装ごとしては、
現在例えば第４図に示すような装置が使用されている。

同図において、（１）は水平同期信号Ｈ３が入力され、
これをカウントしてアドレス信号ＹＡを発生するＨＳカ
ウンタ、（２１）は該ＨＳカウンタ（１）から発生され
たアドレス信号に１加算したアドレス信号を発生する加
算器、（２２）はＨＳＳカウンタ１）から発生されたア
ドレス信号から１減算したアドレス信号を発生する減算
塁、（３）は上記の各アドレス信号が供給されることに
より、予め記憶している表示文字フォントを表わすデー
タを出力する表示データＲＯＭ、（４）、　（Ｓ）、（
６）はそれぞれＲＯＭ　（：ｌ）から供給される文字デ
ータＷＤを入力とする第１ラツチ、第２ラツチ、第３ラ
ツチ、（７）はこれらの各ラッチの出力の論理和をとる
ＯＲ回路、（８）はＯＲ回路（７）の出力が供給される
縁どり信号用ビット・シック、（９）は第２ラツチ（５
）の出力が供給される文字信号用ビット・シック、（ｌ
Ｏ）、（１３）は制御回路（１８）から供給されるタイ
ミングＴ１のスイッチング信号により制御されるスイッ
チング素子、（１１）、（１４）は制御回路（■８）か
ら供給されるタイミングＴ２のスイッチング信号により
制御されるスイッチング素子、　（１２）、（１５）は
制御回路（１８）から供給されるタイミングＴ３のスイ
ッチング信号により制御されるスイッチング素子、　（
Ｉ６）、（１７）は制御回路（１８）から供給されるタ
イミングＴ４のスイッチング信号により制御されるスイ
ッチング素子、　（１９）はビット・シック（８）から
出力されるデータ信号に応答して縁どり信号を発生する
縁どり信号発生回路である。制御回路（１８）はまたＲ
ＯＭ（３）へ文字選択アドレス信号ＸＡを供給する。

次に第４図の装置の動作を説明する。−例として第６図
に示す文字″ｌ”、′２”を縁どり無しで表示する場合
の動作を第５図のタイミング図を使って説明する。なお
、ここではＲＯＭ　（３）はアドレス位ｆｆ１１〜５の
みを持つと仮定する。今、縁どり表示は考えないので、
タイミングＴ２のみ注目する。第６図に示すように、文
字なｎ木目の走査線から表示する場合、ＨＳカウンタ（
１）は水平同期信号ＨＳを１回カウントした時点でアド
レス信号ＹＡとしてＩを発生する。このアドレス信号ｌ
は制御回路（１８）から供給されるスイッチング信号Ｔ
２のタイミングでＴ２１でＲＯＭ　（３）へ入力される
。一方、制御回路（１８）からは同じタイミングＴ２１
で文字“１″を選択するためのアドレス信号ＸＡが出力
され、ＲＯＭ　（３）は第６図の文字“１″の最上位の
１行１ａ〜１ｅを表わす５ビツト・データＷＤを出力す
る。このデータｌａ〜ＩｅはＴ２１のタイミングで動作
するスイッチング素子（１４）を経て第２ラツチ（５）
に供給され、これに−時記憶される。データＩａ〜１ｃ
はこの第２ラツチ（５）よりＴ　４１のタイミングで動
作するスイッチング素子（１７）を経て文字信号用ビッ
ト・シック（９）に転送される。ビット・シック（９）
に転送された１８〜１ｅのデータＷＤは予め設定された
タイミングＴ、からｌａ〜ｌｅの順序でシリアルに出力
されて文字表示用ビデオ信号■。が発生する。このビデ
オ信号ｖ０によってラインｎの１−ｃの位置に文字“ｌ
”の最上位行のドツトが表示される。文字“１″の最上
位行の表示期間中のタイミング図で制御回路（１８）は
文字“２″を選択するためのアドレス信号ＸＡを出力し
、これをＲＯＭ　（３）に供給する。上述の文字“ｌ”
の最−Ｅ位置のアドレス、表示動作と同様に、ＲＯＭ　
（３）はこのアドレス信号ＸＡに応答して第６図の文字
“２”の最上位行１ａ’〜ｌｅ′を表わす５ビツト・デ
ータＷＤを出力し、このデータＷＤはスイッチング素子
（１４）を経て同じく第２ラツチ（５）に供給され、さ
らに第２ラツチ（５）から７４２のタイミングで動作す
るスイッチング素子（１７）を経て文字信号用ビット・
シック（９）に供給される。ビット・シック（９）に転
送された上記１ａ’〜ｌｅ’のデータＷＤはタイミング
Ｔ０′からｌａ’〜ｌｅ’の順序でシリアルに出力され
て文字表示用ビデオ信号ｖ０が発生する。このビデオ信
号ｖ０によってラインｎのｌ−ｂ’１−ｃ’の位置に文
字“２”の最上位行のドツトが表示される。

ＨＳカウンタ（１）が水平同期信号Ｈ３をｎ＋１回カウ
ントしたとき、ＨＳカウンタ（１）はアドレス信号ＹＡ
として２を発生し、このアドレス信号はラインｎ＋１に
おけるタイミングＴ２＋でＲＯＭ（３）へ入力され、文
字″ｌ″の第２行２８〜２ｅのデータ、文字“２”の第
２行２ａ’〜２ｅ′のデータをそれぞれアドレスし、以
下、上記１回カウント時と同様のシーケンスで第６図の
各文字の第２行２ａ〜２ｅ、２ａ’〜２ｅ’のそれぞれ
のドツトがが表示される。このシーケンスをくり返すこ
とにより縦縁どり無しの文字“ｌ”、“２”が表示され
る。

次に縦縁どりを付ける場合の動作について同じく第５図
のタイミング図を使って説明する。第６図の表示文字の
上下方向に縁どり、つまり縦縁どりを付けた表示文字の
例を第３図に示す。

（（））（Ｓカウンタ（１）は水平同期信号ＨＳをｎ　
−１回カウントした時点でアドレス信号ＹＡとして０を
発生する。これと同時に加算器（２１）は０に１を加え
てアドレス信号ｌを発生する。このアドレス信号ｌはタ
イミングＴｌｌでＲＯＭ　（３）へ入力される。一方、
制御回路（１８）からは同じタイミングＴｌｌて文字“
１″を選択するためのアドレス信号ＸＡが出力され、Ｒ
ＯＭ　（３）は文字“ｌ”の最上位の１行１ａ−１ｅを
表わす５ビツトのデータＷＤを出、力する。このデータ
はタイミングＴ１１で動作するスイッチング素子（１３
）を経て第１ラツチ（４）に供給され、該第１ラツチ（
４）に−時記憶される。

このとき、ＨＳカウンタ（１）のアドレス信号ＹＡはＯ
であるから、タイミングＴ２１でスイッチング素子（１
１）が開いてもＲＯＭ　（：ｌ）中にはアドレス信号０
に対応するアドレス位置は存在しないので、該ＲＯＭ　
（３）から読出されるデータは無い、従って、タイミン
グＴ２Ｉでスイッチング素子（１４）を経て第２ラツチ
（５）に記憶されるデータは論理Ｏである。同様にこの
とき減算器（２２）が発生するアドレス信号に相当する
アドレス位置もＲＯＭ　（３）に存在しないので、タイ
ミングＴｆｆｌで第３ラツチ（６）に供給され、記憶さ
れるデータも論理０である。タイミングＴ　４１でスイ
ッチング素子（１６）、（１７）は開き、縁どり信号用
ビット・シック（８）にはラッチ（４）、（５）、（６
）の出力の論理和、具体的には第１ラツチ（４）からの
データｌａ〜ｌｃのみが転送される。データ１ａ＝１ｅ
はタイミングＴＯから順次シリアルに出力され、これら
のデータ中のｌｃを表わすデータにより縁どり信号発生
回路（１９）を駆動し、該縁どり信号発生回路（１９）
は表示される文字とは違った色あるいは明るさの縁どり
信号ＶやをタイミングＴ４１でスイッチング素子（１７
）も開くが、このとき第２ラツチ（５）から該スイッチ
ング素子（１７）を経て文字信号用ビット・シック（９
）に転送されるデータは存在しない、従って、ラインｎ
−１では、文字“１″′のドツトは表示されず。

従って、ラインｎ−１では第３図に示すようにＯ−Ｃの
位置に縦縁どりのみが表示される。

文字“ｌ”表示期間中のタイミングＴＩ２で制御回路１
５は文字“２″を選択するためのアドレス信号ＸＡを発
生する。このアドレス信号ＸＡにより、ＲＯＭ　（３）
は文字“２″の最上位行１ａ’〜Ｉｅ’を表わす５ビツ
トのデータＷＤを出力し、このデータはタイミングＴＩ
２で第１ラツチ（４）に供給され、−時記憶される。こ
のとき、ＨＳカウンタ（１）および減算器（２２）が発
生するアドレス信号に対応するアドレス位置はＲＯＭ　
（３）には存在しないので、タイミングＴ２□で第２ラ
ツチ（５）に供給されるデータ、タイミングＴ３２で第
３ラツチ（６）に供給されるデータは共に論理０である
。よヮて、タイミングＴ４□で文字表示用ビット・シッ
ク（９）に転送されるデータは論理Ｏ１縁どり信号用ビ
ット・シック（８）に転送されるデータはラッチ（４）
、（５）、（６）の出力の論理和、具体的にはｌａ’〜
ｌｅ’である。このデータｌａ’〜ｌｅ’はタイミング
ＴＯ′から順次シリアルに読出され、縁どり信号発生回
路（１９）を駆動して縁どり信号Ｖ、を発生させ、第３
図のラインｎ−１の０−ｂ’、−０−ｃの位置にそれぞ
れ縁どりドツトのみを表示させる。

（０）Ｉｓカウンタ（１）が水平同期信号ＨＳを１回カ
ウントしたとき、該ＨＳカウンタ（１）は′アドレス信
号ｌを発生し、同時に加算器（２１）はアドレス信号２
、減算器（２２）はアドレス信号０をそれぞれ発生する
。アドレス信号２はタイミングＴｌｌでＲＯＭ　（：ｌ
）に供給され、同じタイミングＴＩＩで制御回路（１５
）は文字“ｌ”選択用のアドレス信号ＸＡをＲＯＭ　（
３）に供給する。タイミングＴｌｌでＲＯＭ（３）より
第１ラツチ（４）に文字“１”の２行目２ａ〜２ｃを表
わすデータＷＤが供給され、これに記憶される。また、
タイミングＴ２１で文字“１″の最上位行１ａ〜ｌｅを
表わすデータＷＤが第２ラツチ（５）に供給され、これ
に記憶される。タイミングＴｅｌでＲＯＭ　（３）に供
給されるアドレス信号は０であるから、このタイミング
Ｔ３１でＲＯＭ　（３）から第３ラツチ（６）に供給さ
れるデータは論理Ｏである。タイミングＴ４１で文字表
示用ビット・シック（９）に転送されるデータは１ａ−
１ｅであるからタイミングｖ０から出力されるそのビデ
オ出力ｖ０によりラインｎのｌ−ｃの位置に文字″ｌ”
のドツトが表示される。一方、縁どり信号用ビット・シ
ック（８）にはタイミングＴ４１でラッチ（４）、（５
）、（６）の出力の論理和が供給される。この論理和に
は第１ラツチ（４）から供給されるデータ２８〜ｚｅ中
の２ｂ、２ｃ、第２ラツチ（５）から供給されるデータ
２８〜ｚｅ中のＩＣを表わす信号が存在し、タイミング
ＶＤから読出される信号中のこれらの信号により縁どり
信号発生回路（１９）を駆動し、これによる縁どり信号
ｖ８を発生させる。この信号Ｖ、によりラインｎの１−
ｂ、１−ｃの位置にそれぞれ縁どりドツトを表示させる
。しかし、ラインｎのｌ−Ｃの位置には文字“ｌ”のラ
インｎのドツトが表示されるから、実際には適当な文字
信号優先回路を例えばＯＲ回路（７）の入力側、あるい
は信号ｖ０とｖ８が供給される後続する処理回路中に設
けて、同じライン中の同じ位置に文字信号と縁どり信号
とが同時に存在する場合は、縁どり信号を禁止して文字
信号のみを有効とし、文字信号のドツトを表示させるよ
うにする。かくして、ラインｎの文字“１″の表示位置
では、１−ｂの位置に縁どりドツトが表示され、１−ｃ
の位置に文字″ｌ″のドツトが表示される。

文字“２”についても、タイミングがＴＩ！以後にづれ
ることを除けば、その動作は文字“１”の表示の場合と
全く同様である。よって、ラインｎの文字“２”の表示
位置ではｌ−ｂ’および１−Ｃ′の位置に文字“２”の
ドツトが表示され、１−ａ’および１−ｄ’の位置に縁
どりドツトが表示される。

（八）ＨＳカウンタ（１）が水平同期信号ＨＳをｎ＋４
回カウントしてアドレス信号５を発生したときは、上述
と同様のシーケンスにより文字信号用ビット・シック（
９）はデータ５ａ〜５ｅを表わすビデオ信号ｖ０をシリ
アルに出力し、第３図のラインｎ＋４の５−ｂ、５−ｃ
、５−ｄの位置に文字“ｌ”のドツトを表示する。この
とき加算器（２１）が発生するアドレス信号６に対応す
るアドレス位置はＲＯＭ　（３）には存在しないので、
ＲＯＭ（コ）から第１ラツチ（４）に供給されるデータ
は論理Ｏである。よって、タイミングＴｉ１１で縁どり
信号用ビット・シック（８）には、第１ラツチ（４）か
らの論理０、第２ラツチ（５）からのデータ５８〜５ｅ
、第３ラツチ（６）からのデータ４８〜４ｅの論理和が
転送され、該ビット・シック（８）は上記論理和による
信号で縁どり信号発生回路（１９）を駆動して縁どり信
号Ｖ、を発生させる。この縁どり信号はラインｎ＋４に
おける５−ｂ、５−ｃ、５−ｄの位置に縁どりを表示さ
せるものであるが、これらの各位置には文字信号用ビッ
ト・シック（９）から供給されるビデオ信号ｖ０により
文字のドツトが表示されるから、上記の縁どり信号はす
べて禁止され。

従ってラインｎ＋４ては第３図に示すように文字ドツト
のみが表示される０文字“２″の表示についても、各部
の動作のタイミングがＴＩ２以後にづれるだ−で、その
動作は文字“１”の表示の場合と全く同−様である。

（ニ）ＨＳカウンタ（１）が水平同期信号をｎ＋５回カ
ウントしてアドレス信号６を発生すると、加算器（２１
）はアドレス信号７を発生するが、ＲＯＭ（コ）にはこ
れらのアドレス信号に対するアドレス位置は存在しない
から、ｍｌラッチ（４）、第２ラツチ（５）に供給され
るデータは共に論理０である。しかし、ＲＯＭ　（３）
には減算器（２２）から供給されるアドレス信号５に対
応するアドレス位置は存在するから、このアドレス位置
からデータ５ａ〜５ｅ（文字″１”を表示するとき）、
あるいはデータ５ａ’〜５ｅ′（文字“２″を表示する
とき）がタイミングＴ３１またはＴ、で第３ラツチ（６
）に供給される。このときタイミングＴ４１またはＴ　
４２で文字信号用ビット・シック（９）に転送されるデ
ータは無いのでビデオ信号ｖ０は存在せず、従ってライ
ンｎ＋５では文字のドツトは表示されない。

方、縁どり信号用ビット・シック（８）には３個のラッ
チ（４）、（５）、　（６）の出力の論理和として第３
ラツチ（６）からのデータ５ａ〜５ｅ、５ａ’〜５ｅ’
のみが転送され、縁どり信号発生回路（１９）は第３図
のラインｎ＋５の６−ｂ、６−ｃ、６−ｄおよび６−ａ
　　、６−ｂ’、６−ｃ　　、６−ｄ’の各位置に縁ど
りドツトを表示させる信号Ｖ、を発生する。

〔発明が解決しようとする課８〕 第４図に示す従来の画像表示装置は上記のように動作し
、第３図に示すように縦縁どりの付いた文字を表示する
ことができる。上記の従来の装置は、表示文字に縦縁ど
りを付けるという点では一応支障なく動作するが、１本
のライン、例えばラインｎ＋１を表示する場合に、加算
器（２１）が発生するアドレス信号３．ＨＳカウンタ（
１）が発生するアドレス信号２．減算器（２２）が発生
するアドレス信号ｌについて合計３回表示データＲＯＭ
　（３）をアクセスする必要があり、高速でアクセスで
きるＲＯＭを使用する必要があり、高価になるという問
題があった。この発明は、１本のラインを表示する場合
に、文字表示ＲＯＭのアクセスの回数を減じて、ＲＯＭ
へのアクセスを高速でする必要のない画面表示装置を提
供することを目的とする。

（課題を解決するための手段） この発明による画面表示装置は、水平同期信号をカウン
トし、所定のカウント数で複数のアドレス信号を発生す
るアドレス発生回路と、該アドレス発生回路から供給さ
れるアドレス信号に従って複数の表示データを出力する
データ記憶手段と、該データ記憶手段から出力された複
数の表示データをそれぞれ一時的に記憶する複数のラッ
チと。

これらの複数の、ラッチの少なくとも１つに結合されて
いて、前に表示に使用された表示データを記憶するメモ
リと、上記複数のラッチおよびメモリの出力を合成して
縁どり表示信号を生成する縁どり表示信号生成手段とか
らなる。

（作　用） この発明による画像表示装置においては、データ記憶手
段が例えばラインｎ＋１．ｎ＋２にそれぞれ対応するア
ドレス位置の表示データを出力して、ラッチがこれらの
表示データを一時的に記憶するとき、メモリは上記ラッ
チが前に記憶していたラインｎに対応する表示データを
記憶している。従って、上記各ラッチの出力とメモリの
出力とを合成することにより、記憶手段を２回アクセス
するだけで第４図に示す従来の画像表示装置と同様な縦
縁どりの付された文字を表示させることができる。

（実施例） 以下、第１図乃至第３図を参照してこの発明による画像
表示装置について説明する。第１図に示すこの発明の画
像表示装置は、第４図に示す従来の装置における減算器
（２２）、第３ラツチ（６）、およびスイッチング素子
（１２）、（１５）を取除き、代りに第２ラツチ（５）
の出力をタイミングＴ４で開くスイッチング素子（２４
）を介してラインＲＡ　Ｍ　（２５）に接続し、該ライ
ンＲＡ　Ｍ　（２５）の出力を第１ラツチ（４）、第２
ラツチ（５）の出力と共にＯＲ回路（７）に接続して構
成されている。それ以外の構造は第１図の装置と同様で
あるのて、第１図の装置の構成素子と同等の構成素子に
ついては同じ参照番号を付し、それに関する説明を省略
する。

次に第１図の画像表示装置の動作を第２図のタイミング
図を参照して説明する。

（イ）ＨＳカウンタ（１）が水平同期信号ＨＣをｎ　−
１回カウントしてアドレス信号Ｏを発生すると。

加算器（２１）はアドレス信号ｌを発生する。アドレス
信号ｌは第２図のタイミングＴｌｌで、アドレス信号０
はタイミングＴ２１でそれぞれＲＯＭ　（３）に供給さ
れる。また、タイミングＴｉｌで制御回路（１５）から
文字“ｌ”を選択するためのアドレス信号ＸＡがＲＯＭ
　（３）に供給される。ＲＯＭ（３）から供給されるア
ドレス信号ｌに対応する文字データＩａ〜ｌｅはタイミ
ングＴｌｌで開くスイッチング素子（１３）を経て第１
ラツチ（４）に供給され、記憶される。ＲＯＭ　（：ｌ
）にはアドレス信号０に対応するアドレス位置は無いの
で、タイミングＴ２Ｉで第２ラツチ（５）に供給される
データは論理Ｏである。また、ＨＳカウンタ（１）によ
るｎ−２回カウント時に第２ラツチ（５）に供給される
データは当然論理Ｏであるから、今考えているｎ−１回
カウント時のタイミングＴ３１で第２ラツチ（５）から
ラインＲＡ　Ｍ　（２５）に送られるデータは論理Ｏで
ある。従って、ｎ−１回カウント時に、第１ラツチ（４
）にはデータｌａ〜ｌｅ、第２ラツチ（５）　ｇよびラ
インＲＡＭ　（２５）には論理Ｏが記憶される。これら
の各データはＯＲ回路（７）で論理和されて、タイミン
グＴｆｆＩでスイッチング素子（１６）を経て縁どり信
号用ビット・シック（８）に送られる。同じタイミング
Ｔ３１で第２ラツチ（５）からスイッチング素子（Ｉ７
）を経て文字信号用ビット・シック（９）に送られるデ
ータは論理０である。かくして、ｎ−１回カウント時に
は、縁どり信号発生回路（１９）はタイミングＴｏで縁
どり信号用ビット・シック（８）からシリアルに供給さ
れるデータ、具体的にはｌａ〜ｌｅに応答して縁どり信
号を発生し、第３図のラインｎ−１の０−ｃの位置に縁
どりドツトを表示させる。このとき、文字信号用ビット
・シック（９）のビデオ出力ｖ０は無いから、ラインｎ
−１ては文字ドツトは表示されない０文字“２″につい
ては動作タイミングが第２図の７１２以後にずれること
を除けば上述の文字“１″表示時の動作と全く同様であ
り、ラインｎ−１のＯ−ｂ’　、　Ｏ−ｃ’　＋７）位
置にそれぞれ縁どりドツトが表示される。

（０）ＨＳカウンタ（１）が水平同期信号ＨＣを１回カ
ウントしたときは、ＨＳカウンタ（１）はアドレス信号
ｌ、加算器（２１）はアドレス信号２を発生し、文字″
ｌ″のアドレス時には第１ラツチ（４）にはデータ２８
〜２ｅ、第２ラツチ（５）にはデータ１ａ〜１ｅがそれ
ぞれ供給され、記憶される。一方、その前の第２ラツチ
（５）の記憶データは論理Ｏであるから、このときＲＡ
　Ｍ　（２５）には論理Ｏが記憶される。これらのデー
タの論理和はタイミングＴ３１で縁どり信号用ビット・
シック（８）に供給され、タイミングＴｏからシリアル
に出力されるデータに応答して縁どり信号発生回路（１
９）は、データ２ｂ、２ｃおよび１ｃに応答して縁どり
信号を発生する。一方１文字信号用ビット・シック（９
）には第２ラツチ（５）よりデータｌａ〜ｌｅが供給さ
れ、このデータは同様にタイミングＴｏでシリアルに読
出されてラインｎのｌ−ｃの位置に文字“ｌ”のドツト
が表示される。従って、ラインｎでは文字のドツトと重
なるｌ−ｃの位置の縁どり信号は禁止され、１−ｂの位
置にのみ縁どりドツトが表示される０文字“２″につい
ては上記と同様な動作でｔ−ｂ’、１−ｃ’の位置に文
字″２″のドツトが表示され、１−ａ、１−ｄ’の位置
にそれぞれ縁どりドツトが表示される。

（八）以下同様に、Ｉｓカウンタ（］）が木千°同期信
号をカウントし続け、ｎ＋５回カウントしたときは、Ｈ
Ｓカウンタ（１）はアドレス信号６、加算器（２１）は
アドレス信号７を発生する。これらのアドレス信号に対
応するアドレス位置はＲＯＭ　（３）には存在しないの
で、ＲＯＭ　（３）から第１ラツチ（４）および第２ラ
ツチ（５）に供給されるデータは共に論理０である。こ
のとき、ＲＡＭ（２５）には第２ラツチ（５）からｎ＋
４回カウント時のデータ５３〜５ｅ（文字“１″′表示
時）、またはデータ５ａ’〜５ｅ′（文字“２ｍ表示時
）が供給されて記憶される。従って、ｎ＋５回カウント
時に文字信号用ビット・シック（９）に転送されるデー
タは論理０であるのに対し、縁どり信号用ビット・シッ
ク（８）にはＲＡ　Ｍ　（２５）からデータ５ａ〜５ｅ
、または５ａ’　％５ｅ’が転送される。よって、ライ
ンｎ＋５では縁どり信号発生回路（Ｉ９）の出力により
第３図に示すように文字“１”表示位置の６−ｂ、６−
ｃ、６−ｄの各位置１文字“２”表示位置の６−ａ６−
ｂ’　、　６−ｃ　　、　６−ｄ’の各位置に縁どりド
ツトのみが表示される。

上記の実施例では、文字ＲＯｙｉ　（３）へのアドレス
信号を発生させるために加算器（２１）を設けたが、加
算器（２１）の代りに必要とする所要のアドレス信号を
発生することのできるアドレス発生器を設けてもよい、
また、読出すアドレスとデータ合成回路、上述の実施例
てはＯＲ回路（７）との組合せにより、縦縁どり以外に
例えばアンダーライ示にもこの発明を適用できることは
言う迄もな（発明の効果） 以上のように、この発明によれば、表示の度にＲＯＭか
ら読出して表示のために使用したデータを記憶し、この
データを次の表示の際に利用するので、ＲＯＭのアクセ
スの回数が減り、高速動作を必要としない安価なＲＯＭ
を使用することができるという効果がある。

【図面の簡単な説明】

第１図はこの発明による画像表示装置の一実施例のブロ
ック図、第２図は第１図の装置の動作を説明するための
タイミング図、第３図は縦縁どりの付された文字の表示
例を示す図、第４図は従来の画像表示装置の一例を示す
ブロック図、第５図は第４図の従来の装置の動作を説明
するタイミング図、第６図は縦縁どりを施さない表示文
字の例を示す図である。 （３）・・・・ＲＯＭ　（データ記憶手段）　、　（４
）、（５）・・・・ラッチ、（２５）・・・・ＲＡＭ　
（メモリ）、代 理 人 大 岩 増 雄 第２ 回 第３　図 嵯　乙−リーノド ■ 叉￥　仁　、ト 撫１ 第４［Ｚ

Claims (1)

【特許請求の範囲】
1. （１）水平同期信号をカウントし、所定のカウント数に
   達すると複数のアドレス信号を発生するアドレス発生回
   路と、該アドレス発生回路から供給される上記アドレス
   信号に従って複数の表示データを出力するデータ記憶手
   段と、該データ記憶手段から出力された複数の表示デー
   タをそれぞれ一時的に記憶する複数のラッチと、これら
   複数のラッチの少なくとも１つに結合されていて、前に
   表示に使用された表示データを記憶するメモリと、上記
   複数のラッチおよびメモリの出力を合成して縁どり表示
   信号を生成する縁どり表示信号生成手段とからなる画像
   表示装置。