JPS592076A - 画像表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は画像表示装置に係り、特に複数のビューアを備
え、これらビューアの画面分の画像表示のだめのデータ
を記憶するメモリを有する画像表示装置に関する。

一般に、ビューアの一種である例えばＣ１ｌ、Ｔ画面に
文字を表示しておくためには、ＣＲＴを絶えず操作して
この画面をリフレッシュしておく必要がある。このため
、通常の画像表示装置では、画面に表示するデータをメ
モリに記憶しておき、このメモリに記憶された内容に基
づき画面をリフレッシュするという方式が用いられてい
る。なお本明細書では画像表示のためのデータを記憶す
る。メモリを、リフレッシュメモリと称することにする
。

このリフレッシュメモリには処理装置からデータが書き
込まれる。書き込まれたデータは順次読み出されるが、
この際シンボル発生器を介することによって、文字パタ
ーンがドツトの行又は列ごとにパラレルに読み出され、
これをビデオ制御装置等でシリアルな信号に変換してＣ
Ｆ？、Ｔ等のビューアに入力し画像を画面に写し出す。

ところで、従来から複数のビューアを有し、この複数の
ビューアに画像を写、し出す画像表示装置が開発されて
いる。このような画像表示装置に備えられているリフレ
ッシュメモリは複数の画面分の画像表示データを格納し
ている。例えばリフレッシュメモリが４画面分のデータ
を有している場合は、横２画面Ｘ縦２画面の構成、ある
いは横４画面×縦１画面の構成、あるいは横１画面×縦
４画面の構成等が可能と々る。なお、複数の画面を集合
したものを大画面と称する。また、従来技術として、画
面が複数枚あυ、その中の１枚の画面に画像を表示する
というマルチページと称する方式のものもある。しかし
、従来の画面構成の異なるものはそれぞれ別の発明を構
成しており、上記の画面構成の違いを有機的に結びつけ
たものはなく、またマルチページ方式との有機的結合も
なかった。即ち、１つの装置で種々の画面構成をとれ、
且つマルチページ方式も行なえると言うような装置はな
かった。

しかしながら、近年のユーザのニーズは多様化しておシ
、大画面の構成も自由に変えられ、まだマルチページ方
式も可能な表示装置が求められている。このニーズに応
えるためには、大画面の構成あるいはマルチページ方式
への切替がダイナミックにできることが要求されるが、
従来技術ではこの要求に対処できる方式が見出されてい
なかった。

本発明の目的は、複数のビューアの集合から成る大画面
の構成を目的に合わせて任意に変更し得る画像表示装置
を提供するにある。

本発明は、ビューアに表示する情報を記憶するリフレッ
シュメモリと、表示アドレスを出力するタイミング発生
器と、表示情報を更新する処理装置と、リフレッシナメ
モリの表示アドレスを発生するメモリアドレス発生器と
を有する画像表示装置において、前記メモリアドレス発
生器に、スタートアドレスとタイミング発生器の出力と
を加算したものに画面の構成によって決まる固有値であ
る列加算値に画面に画像を写す際の行数を乗じた値を加
算してリフレッシュメモリへ出力する手段を設け、且つ
、前記スタートアドレスと列加算値は処理装置により任
意に設定し得るようにすることによって、上記目的を達
成する。

以下本発明の一実施例を図面に従って説明する。

第１図は本発明の画像表示装置の一実施例の全体構成を
示すブロック図でアシ、リフレッシュ方式の画像表示装
置に本発明を適用した例である。

アドレスバス１１０とデータバス１２０とが処理装置１
０に接続されている。またアドレスノ（ス１１０とデー
タバス１２０とのデータが処理装置アドレス制御装置２
０とメモリアドレス発生器３０とに入力され、これら処
理装置アドレス制御装置２０とメモリアドレス発生器３
０との出力はアドレス切替器４０を介してリフレッシュ
メモリ５０に入力されている。リフレッシュメモリ５０
は双方向ゲート６０を介してデータバス１２０に接続さ
れ、その出力はシンボル発生器７０を介してビデオ制御
器８０に入力されている。このビデオ制御器８０はビュ
ーア９０に接続されている。

タイミング発生器１００の出力はメモリアドレス発生器
３０に入力されると共にビデオ制御器８０にも人力され
ている。

処理装置１０は処理装置アドレス制御装置２０及びアド
レス切替器４０を介してリフレッシュメモリ５０の書き
込み及び読み出しを行なう。この際リフレッシュメモリ
５０から読み出されたデータ及び書き込まれるデータは
双方向ゲート６０を介してデータバス１２０を通り処理
装置１０に読み込まれ、まだ処理装置１０からデータバ
ス１２０及び双方向ゲート６０を介してデータがリフレ
ッシュメモリ５０に送出される。タイミング発生器１０
０は表示（メモリ）アドレスを発生し、この表示アドレ
スはメモリアドレス発生器３０によってリフレッシュメ
モリ５０を順次読み出す表示アドレスに変換され、リフ
レッシュメモリ５０の内容が読み出される。リフレッシ
ュメモリ５０から読み出された表示のためのデ〜りはシ
ンボル発生器７０へ送られ、このシンボル発生器７０に
よって行単位に読み出されたキャラクタがビデオ制御回
路８０によシリアル信号に変換されてビューア９０に入
力され、ビューア９０はこのシリアル信号に基づいて画
面に画像を表示する。ｋお、処理装置アドレス制御装置
２０及びメモリアドレス発生器３０については後で詳述
する。

本実施例のビューア９０の表示画面は横９６列、縦４２
行有り、合計で４０３２文字が表示されるものとする。

リフレッシュメモリ５０は９画面分のデータを有してお
り、大画面の表示形態は第２図の横３画面×縦３画面、
第３図で示す横９画面×縦１画面、第４図で示す横１画
面×縦９画面及び第５図で示すマルチページ方式を任意
に実現することが可能となっている。第２図〜第４図で
示したものは表示１画面分が自由に画面移動することが
できるようにしてあり、第５図で示したものは画面移動
は行なわないで９画面のうち任意の１画面が表示される
。また、上記した各表示形態に対応したりフレッシュメ
モリ５０のアドレスは第２図〜第５図に示すように割シ
振られている。即ち、表示形態が大画面で構成される場
合アドレスは左から右へ、上から一下の順に割シ振られ
ている。例えば第２図において左上が０番地右上が２８
７番地第２行目の左端が２８８番地、第２行目の右端が
５７５番地というように割り振られ、右下が３６２８７
番地となっている。なお、第５図に示したように画面が
重なった形態では、アドレスは第１画面から第９画面ま
で連続した割シ振シとなっている。

第１図に示したタイミング発生器１００は第６図に示す
ような連続したアドレスを常に出力する。

即ち、０からスタートして１画面４０３２字分を順次読
み出すメモリアドレスを出力する。また、大画面を構成
するリフレッシュメモリ５０の表示アドレスは、表示画
面のスタートアドレス、タイミング発生器１００の出力
及び画面構成によって固有の値をとる列加算値とから決
定される。第１表は上記したリフレッシュメモリ５０の
大画面表示のメモリアドレスを示すものでおる。即ち、
第０行目は、スタートアドレスとタイミング発生器１０
０の出力とを加算した値、第１行目はスタートアドレス
とタイミング発生器１００の出力と列加算値に１を乗じ
た値とを加算した値というように順次決定される。また
、上記した列加算値と画面構成（画面の形態）との関係
は第２図に示した３×３の画面構成をモード１、第３図
に示した１×９の画面構成をモード２、第４図に示した
９×１の画面構成及び第５図で示したマルチページの画
面構成をモード３とすると、第２表に示した如くなり、
モード１が１９２、モード２が７６８、モード３がＯと
なる。なお、メモリアドレスを決定する一般式は次式の
ように示される。

メモリアドレス＝スタートアドレス＋タイミング発生器
の出カ＋モード固有の列加算値×行数　　・・・（１）
第１表の変換制御を・・−ドウエアで実現するのが第１
図で丞したメモリアドレス発生器３０であり、第７図は
このメモリアドレス発生器３０の詳細回路を示したブロ
ック図である。アドレスバス１１０とデータバス１２０
とからのデータがスタートアドレスレジスタ３０１、列
加算レジスタ３０２及びページレジスタ３０３に入力さ
れている。スタートアドレスレジスタ３０１の出力は直
接、ページレジスタ３０３の出力は先頭アドレス変換器
３０４を介してそれぞれ全加算器３０５に入力されてい
る。列加算レジスタ３０２の出力は全加算器３０６に入
力され、この全加算器３０６の出力は全加算器３０７に
入力されている。この全加算器３０７にはタイミング発
生器１００からの出力も入力され、その出力は全加算器
３０５に入力されている。タイミング発生器１００の出
力は行パルス発生器３０８に入力され、この行パルス発
生器３０８の出力はレジスタ３０９に入力されている。

このレジスタ３０９には全加算器３０６の出力も人力さ
れ、この出力は全加算器３０６に入力されている。

スタートアドレスレジスタ３０１及び列加算レジスタ３
０２はアドレスバス１１０、データバス１２０を介して
第１図で示した処理装置１０からのデータの書き込みが
可能となっている。スタートアドレスレジスタ３０１は
表示画面のスター　ドアドレスを設定することができ、
また、列加算レジスタ３０２は画面構成によって固有の
列加算値を設定することができる。行パルス発生器３０
８はタイミング発生器１００から画面を走査する信号を
受取シ、走査線が文字単位の１行文進む毎にパルスタ発
生してレジスタ３０９に送出する。レジスタ３０９は列
加算値を順次記憶するためのレジスタで、列加算レジス
タ３０２とレジスタ３０９との出力が全加算器３０６で
加算され、その出力がレジスタ３０９にフィードバック
されて記憶される。従って、行が増える毎に列加算値が
加算され全加算器３０６から・は列加算値×行数の値が
出力される。全加算器３０６の出力とタイミング発生器
１００の出力とは全加算器３０７で加算され、タイミン
グ発生器１００の出力子列加算値×行数の値がｉｔＸさ
れる。全加算器３０７の出力とスタートアドレスレジス
タ３０１の出力は全加算器３０５で加算され、この全加
算器３０５からは、スタートアドレス＋タイミング発生
器１００の出力子列加算値×行数の値が出力され、第１
表で示した計算がハードウェアで行なわれだことになる
。

なお、第５図に示したようにマルチ画面構成の場合には
、ページレジスタ３０３にページナンバを記憶させ、こ
れが先頭アドレス変換５３０４でマルチページの先頭ア
ドレスに変換されてこれが各マルチページのスタートア
ドレスとなる。

次に処理装置１０からのりフレッシュメモリ３０の書込
み及び読み出し方法について説明する。

処理装置１０からの表示画面のアドレッシングは、画面
構成がどのようになっているかを示すモード、ページ及
びページ内の行方向のＸアドレスと列方向のＸアドレス
とによシ指定される。第８図は３×３画面構成のモード
１、第９図は１×９画面構成のモード２、Ｍｃｌｏ図は
９×１の画面構成を示し、第１１図はマルチページの画
面構成を示し、両図ともモード３となっている。

リフレッシュメモリ５０上のアドレスは、スタートアド
レス及びＸアドレス及びＸアドレスＸ列加算値の和によ
って求められる。ここで、スタートアドレスはモード及
びページによって決定され第３表に示す如くなる。また
、列加算値はモードによって決定され第４表に示した如
くなる。

第１２図は処理装置アドレス制御装置２０の詳細を示し
たブロック図である。アドレスバス１１０及びデータバ
ス１２０からのデータがページレジスタ２０１、Ｘアド
レスレジスタ２０２、Ｘアドレスレジスタ２０３に入力
されている。また、アドレスバス１１０のデータがモー
ドレジスタ２０４に入力されている。ページレジスタ２
０１の出力とモードレジスタ２０４の出力とがスタート
アドレス変換器２０５に入力され、このスタートアドレ
ス変換器２０５の出力は全加算器２０６に入力されてい
る。モードレジスタ２０４の出力は列加算変換器２０７
に入力され、この列加算変換器第　　３　表 ２０７とＸアドレスレジスタ２０２との出力が乗算器２
０８に入力されている。この乗算器２０８の出力とＸア
ドレスレジスタ２０３の出力とカ全加算器２０９に入力
され、この全加算器２０９の出力は全加算器２０６に入
力されている。モードレジスタ２０４は画面の構成を示
すモードで処理装置１０によって書込み可能である。ペ
ージレジスタ２０１はページ０からページ９までの値を
処理装置１ｏによって書込み可能となっている。列加算
器２０７にはモードレジスタ２０４の値によって第３表
に示す値がセットされる。Ｘアドレスレジスタ２０２及
びＸアドレスレジスタ２０３にはそれぞれＹアドレス及
びＸアドレスが処理装置１０から書込み可能となってい
る。スタートアドレス変換器２０５にはモードレジスタ
２０４及びページレジスタ２０１の値によって第３表に
示すようなスタートアドレスがセットされる。

リフレッシュメモリ５０上のアドレスは次のようにして
計算される。列加算変換器２０７の出力とＸアドレスレ
ジスタ２０２との出力が乗算器２０８で乗算され、この
乗算器２０８の出力どＸアドレスレジスタ２０３の出力
とが全加算器２０９により加算されることにより、結局
、Ｘアドレス＋ＹアドレスＸ列加算値の値が計算される
。一方、スタートアドレス変換器２０５からスタートア
ドレスが出力され、スタートアドレス変換器２０５の出
力と全加算器２０９の出力とが全加算器２０６で加算さ
れ、結局スタートアドレス＋Ｘアドレス＋ＹアドレスＸ
列加算値即ちリフレッシュメモリ５０上のアドレスが計
算される。

本実施例によれば、メモリアドレス発生器３０内にスタ
ートアドレスレジスタ３０１　、列加算レジスタ３０２
、ページレジスタ３ｏ３、レジスタ３０９、全加算器３
０５，３０６，３０７等を備えることにより、式（１）
で示したスタートアドレスートタイミング発生器の出力
子列加算値×行数の計算を行なって、第１表に示したよ
うなメモリアドレスを出力し、且つ、スタートアドレス
レジスタ３０１、列加算レジスタ３０２等の内容を処理
装置１０によって書き変えることによシ、画面の構成形
態を任意に変更することができ、またマルチページ方式
をとることもできる。処理装置アドレス制御装置２０に
、ページレジスタ２ｏ１、列加算器２０７、Ｘアドレス
レジスタ２０２、Ｘアドレスレジスタ２０３、モードレ
ジスタ２０４、スタートアドレス変換器２０等を備える
ことにより、処理装置１０からリフレッシュメモリ５０
の臀き変えを行なう場合、１画面を１ページとしてペー
ジ及び行方向のアドレス（Ｘアドレス）と列方向のアド
レス（Ｙアドレス）によるアクセスを可能としたため、
大画面及びマルチページのアクセスを非常に容易にする
ことができ、また、マルチページの画面切換をページ指
定によシ瞬時に行なうことができる。

以上記述した如く本発明の画像表示装置に上れば、複数
のビューアの集合から成る大画面の構成を目的に合わせ
て任意に変更し得る効果がある。

【図面の簡単な説明】

第１図は本発明の画像表示装置の一実施例の全体構成を
示すブロック図、第２図乃至第４図は本実施例の各種画
面構成とそれに応じたリフレッシュメモリのアドレスを
示す説明図、第５図は本実施例によるマルチページ方式
とこの方式の場合のり７レツシユメモリのアドレスを示
した説明図、第６図は第１図で示したタイミング発生器
１００が出力するアドレスを示した説明図、第７図は第
１図で示したメモリアドレス発生器の詳細回路例を示す
ブロック図、第８図乃至第１１図は処理装置のリフレッ
シュメモリに対するアドレッシング方法を示した説明図
、第１２図は第１図に示した処理装置アドレス制御装置
の詳細回路例を示したブロック図である。 １０・・・処理装置、２０・・・処理装置アドレス制御
装置、３０・・・メモリアドレス発生器、５０・・・リ
フレッシュメモリ、９０・・・ビューア、１００・・・
タイミング発生器、２０１・・・ページレジスタ、２０
２・・・Ｙアドレスレジスタ、２０３・・・Ｘアドレス
レジスタ、２０４・・・モードレジスタ、２０６，２０
９゜３０５．３０６，３０７・・・全加算器、３０１・
・・スタートアドレスレジスタ、３０２・・・列加算レ
ジスタ、３０３・・・ページレジスタ、３０８・・・行
ノくルスノイヒ　ノ　Ｇ≧］ 茅２目 茅３　目 ＄４目 茅５図 ＃２　囚 茅８　目 ＄９　目 ｌ吐１ ＄ＩＯ囚 ＄ｌｌ　　固 ！＄１２　目 ／１０ ［−１［

Claims (1)

1. 【特許請求の範囲】 １、複数両面分の表示情報を記憶するりフレツ／ユメモ
   リと、このリフレッシュメモリを読み出すメモリアドレ
   スを出力するタイミング発生器と、このタイミング発生
   器のアドレスを変換してリフレッシュメモリへ送出する
   前記メモリアドレスを発生するメモリアドレス発生器と
   、画面に写し出す情報を更新する処理装置と、処理装置
   のアドレスを変換してリフレッシュメモリの書き変えを
   行、　ｔ なう処理装置アドレス制御装置とを有し、リフレ舎−噂 ツシュメモリの出力をビー１−：Ｔアに入力して画像を
   表示する画像表示装置において、前記メモリアドレス発
   生器内に、表示画面のスタートアドレスを出力する装置
   と、各画面構成固有の列加算値を出力する装置と、画面
   の行が増える毎に列加算器に行数を乗じた値を出力する
   装置と、前記列加算値に行数を乗じた値と前記タイミン
   グ発生器の出力と前記スタートアドレスとを加算する装
   置とを設け、且つ、前記スタートアドレスを出力する装
   置及び列加算値を出力する装置は、前記処理装置により
   その内容を書き変え可能とすることを特徴とする画像表
   示装置。 ２、前記処理装置アドレス制御装置は、処理装置から書
   込み可能な画面の構成を示すモードレジスタと、ページ
   ナンバを記憶するページレジスタと、画面の行方向のア
   ドレスを記憶するＸアドレスレジスタと、画面の列方向
   のアドレスを記憶するＹアドレスレジスタとを有するこ
   とを特徴とする特許請求の範囲第１項記載の画像表示装
   置。