JPH02223924A - 表示パネルの製造方法 - Google Patents
表示パネルの製造方法Info
- Publication number
- JPH02223924A JPH02223924A JP1043004A JP4300489A JPH02223924A JP H02223924 A JPH02223924 A JP H02223924A JP 1043004 A JP1043004 A JP 1043004A JP 4300489 A JP4300489 A JP 4300489A JP H02223924 A JPH02223924 A JP H02223924A
- Authority
- JP
- Japan
- Prior art keywords
- display panel
- thin film
- manufacturing
- conductive thin
- panel according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Manufacturing Of Electric Cables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は液晶を用いた平面型ディスプレイパネルの形成
法に係り、詳しくは低抵抗電極配線の形成方法に関する
。
法に係り、詳しくは低抵抗電極配線の形成方法に関する
。
ガラス等の透明基板」二に薄膜トランジスタ（ＴＦＴ）
等のスイッチ素子を形成し、液晶等の電気光学物質と積
層してなる、いわゆる、アクティブマトリクスディスプ
レイは、大面積・高精細化に適したディスプレイとして
、アイ・イー・イー・イー、プロシーディング５９ （
１９７１年）第１５６６頁（Ｐｒｏｅｅｅｄｉｎｇｓ
ｏｆ ＩＥＥＥ、 ５９ 、 ｐ１５６６ （１９７１
）に提案されて以来、近年特に非晶質シリコン（ａ−８
ｉ）を用いたＴＦＴや多結晶シリコン（ｐ−３ｉ）を用
いたＴＦＴが盛んに研究開発されている。この方式によ
り、対角寸法が１０インチ以上のディスプレイまで開発
されている。
等のスイッチ素子を形成し、液晶等の電気光学物質と積
層してなる、いわゆる、アクティブマトリクスディスプ
レイは、大面積・高精細化に適したディスプレイとして
、アイ・イー・イー・イー、プロシーディング５９ （
１９７１年）第１５６６頁（Ｐｒｏｅｅｅｄｉｎｇｓ
ｏｆ ＩＥＥＥ、 ５９ 、 ｐ１５６６ （１９７１
）に提案されて以来、近年特に非晶質シリコン（ａ−８
ｉ）を用いたＴＦＴや多結晶シリコン（ｐ−３ｉ）を用
いたＴＦＴが盛んに研究開発されている。この方式によ
り、対角寸法が１０インチ以上のディスプレイまで開発
されている。
大面積化を考慮した場合には、製造プロセスの簡略化に
より、欠陥発生確立を小さく抑え、パネルの歩留り向上
が必要となる。また、パネルの特性から見た場合には、
配線における電圧の遅延の影響が大きくなるため、配線
抵抗の低減が必須となる。
より、欠陥発生確立を小さく抑え、パネルの歩留り向上
が必要となる。また、パネルの特性から見た場合には、
配線における電圧の遅延の影響が大きくなるため、配線
抵抗の低減が必須となる。
この問題に対しては従来の構造では金属薄膜により電極
を形成していたが、このためには、蒸着。
を形成していたが、このためには、蒸着。
スパッタ等の膜形成工程とその膜の加工工程とが必要と
なり、製造プロセスの簡略化に対して問題があった。
なり、製造プロセスの簡略化に対して問題があった。
本発明の目的は簡易なプロセスで低抵抗の電極配線構造
を提供することにある。
を提供することにある。
上記目的を達成するため、本発明では、パターニングし
た比較的抵抗の高い導体上に１選択的に電圧を印加する
ことにより、メツキ等を行い、低抵抗化するようにした
ものである。
た比較的抵抗の高い導体上に１選択的に電圧を印加する
ことにより、メツキ等を行い、低抵抗化するようにした
ものである。
以下１本発明の一実施例を第１図により説明する。まず
、第１の導電性薄膜２をパターニングし。
、第１の導電性薄膜２をパターニングし。
島状に分離された部分と互いに連結した部分とを形成す
る０次に、低抵抗化が必要な部分に電圧を印加し、電解
メツキや電着等の手法により、第２の導体層を部分的に
積層する。たとえば、第１の導電性薄膜としてＩ Ｔ
Ｏ（Ｉｎｄｉｕｍ Ｔｉｎ ０ｘｉｄｅ）を用いれば、
ディスプレイの表示用電極と配線部とで、配線部のみに
第２の導体層を積層することにより、ＴＩＯのエツチン
グ工程を１回だけで済ませることができる。
る０次に、低抵抗化が必要な部分に電圧を印加し、電解
メツキや電着等の手法により、第２の導体層を部分的に
積層する。たとえば、第１の導電性薄膜としてＩ Ｔ
Ｏ（Ｉｎｄｉｕｍ Ｔｉｎ ０ｘｉｄｅ）を用いれば、
ディスプレイの表示用電極と配線部とで、配線部のみに
第２の導体層を積層することにより、ＴＩＯのエツチン
グ工程を１回だけで済ませることができる。
第２図は第１図の実施例の変形例である。（ａ）まずガ
ラス基板上に第１の導電性薄膜としてシリコン薄膜５を
形成する。（ｂ）次に第２の導体層として金属薄膜６を
メツキ法等で積層する。（Ｑ）熱処理等によりシリコン
と金属薄膜の合金（シリサイド）７を形成する。（ｄ）
余分な第２の導電層を除去する。
ラス基板上に第１の導電性薄膜としてシリコン薄膜５を
形成する。（ｂ）次に第２の導体層として金属薄膜６を
メツキ法等で積層する。（Ｑ）熱処理等によりシリコン
と金属薄膜の合金（シリサイド）７を形成する。（ｄ）
余分な第２の導電層を除去する。
この方法により１部分的にシリサイド等の合金を容易に
形成できる。
形成できる。
第３図は第２図の変形例である。すなわち、第２の導体
層をメツキで形成するかねりに、印刷法により導体ある
いは導体を分散した混成物８を部分的に塗布して、熱処
理により、シリサイドあるいは高濃度のドーピングされ
たシリコン薄膜層を形成し、最後に第２の導体層８を除
去する方法である。この方法によると、メツキ等で電界
を印加するためのパターンの制約がなくなり、製造工程
が簡略化される。また第２の導体層８のパターン精度は
それほど精密でなくとも良いという利点もある。
層をメツキで形成するかねりに、印刷法により導体ある
いは導体を分散した混成物８を部分的に塗布して、熱処
理により、シリサイドあるいは高濃度のドーピングされ
たシリコン薄膜層を形成し、最後に第２の導体層８を除
去する方法である。この方法によると、メツキ等で電界
を印加するためのパターンの制約がなくなり、製造工程
が簡略化される。また第２の導体層８のパターン精度は
それほど精密でなくとも良いという利点もある。
本発明によれば、−回のパターニングで抵抗の異なる部
分が形成できるので製造プロセスが簡略化され、大面積
パネルの製造が容易になるという効果がある。
分が形成できるので製造プロセスが簡略化され、大面積
パネルの製造が容易になるという効果がある。
第１図は、本発明の一実施例を示す平面図および断面図
、第２図は、本発明の変形例を示す断面図、第３図は本
発明のさらに他の変形例を示す図である。 −１３； 第２図
、第２図は、本発明の変形例を示す断面図、第３図は本
発明のさらに他の変形例を示す図である。 −１３； 第２図
Claims (1)
- 【特許請求の範囲】 １、ガラス基板上にＴＦＴと液晶とを積層してなるアク
ティブマトリクス液晶ディスプレイにおいて、第１の導
電性薄膜の一部分を電界を印加しながら、第２の導体層
を積層した構造の電極配線を用いたことを特徴とした表
示パネルの製造方法。 ２、特許請求の範囲第１項において、第１の導電性薄膜
としてＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）を
用いたことを特徴とする表示パネルの形成法。 ３、特許請求の範囲第１項において、第１の導電性薄膜
としてシリコンを用い、第２の導体層として金属を用い
、積層後に熱処理によりシリコン合金（シリサイド）と
したことを特徴とする表示パネルの製造方法。 ４、特許請求の範囲第３項において、第２の導体層とし
て、白金、ニッケル、モリブデン、タングステンのいず
れかを用いたことを特徴とする表示パネルの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1043004A JPH02223924A (ja) | 1989-02-27 | 1989-02-27 | 表示パネルの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1043004A JPH02223924A (ja) | 1989-02-27 | 1989-02-27 | 表示パネルの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02223924A true JPH02223924A (ja) | 1990-09-06 |
Family
ID=12651851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1043004A Pending JPH02223924A (ja) | 1989-02-27 | 1989-02-27 | 表示パネルの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02223924A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04305627A (ja) * | 1991-04-03 | 1992-10-28 | Sharp Corp | アクティブマトリクス基板の製造方法 |
| JP2001021920A (ja) * | 1999-07-07 | 2001-01-26 | Furontekku:Kk | 薄膜トランジスタ基板および液晶表示装置 |
| JP2002182237A (ja) * | 2000-12-11 | 2002-06-26 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US6720211B2 (en) | 1999-05-18 | 2004-04-13 | Sharp Kabushiki Kaisha | Method for fabricating electric interconnections and interconnection substrate having electric interconnections fabricated by the same method |
| US7459352B2 (en) | 2000-12-11 | 2008-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| US7629618B2 (en) | 2000-12-21 | 2009-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method of manufacturing the same |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59181071A (ja) * | 1983-03-30 | 1984-10-15 | Hoxan Corp | 太陽電池の表面電極形成方法 |
| JPS6085577A (ja) * | 1983-10-17 | 1985-05-15 | Fuji Xerox Co Ltd | 薄膜光電変換素子の製造方法 |
| JPS60128615A (ja) * | 1983-12-15 | 1985-07-09 | Sumitomo Electric Ind Ltd | 半導体ウエハの電解メツキ方法 |
| JPS61113285A (ja) * | 1984-11-08 | 1986-05-31 | Fuji Electric Co Ltd | 光起電力素子の製造方法 |
| JPS61185723A (ja) * | 1985-02-13 | 1986-08-19 | Sharp Corp | 液晶表示装置 |
| JPS63291428A (ja) * | 1987-05-23 | 1988-11-29 | Matsushita Electric Works Ltd | 転写用バンプの形成方法 |
-
1989
- 1989-02-27 JP JP1043004A patent/JPH02223924A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59181071A (ja) * | 1983-03-30 | 1984-10-15 | Hoxan Corp | 太陽電池の表面電極形成方法 |
| JPS6085577A (ja) * | 1983-10-17 | 1985-05-15 | Fuji Xerox Co Ltd | 薄膜光電変換素子の製造方法 |
| JPS60128615A (ja) * | 1983-12-15 | 1985-07-09 | Sumitomo Electric Ind Ltd | 半導体ウエハの電解メツキ方法 |
| JPS61113285A (ja) * | 1984-11-08 | 1986-05-31 | Fuji Electric Co Ltd | 光起電力素子の製造方法 |
| JPS61185723A (ja) * | 1985-02-13 | 1986-08-19 | Sharp Corp | 液晶表示装置 |
| JPS63291428A (ja) * | 1987-05-23 | 1988-11-29 | Matsushita Electric Works Ltd | 転写用バンプの形成方法 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04305627A (ja) * | 1991-04-03 | 1992-10-28 | Sharp Corp | アクティブマトリクス基板の製造方法 |
| US6720211B2 (en) | 1999-05-18 | 2004-04-13 | Sharp Kabushiki Kaisha | Method for fabricating electric interconnections and interconnection substrate having electric interconnections fabricated by the same method |
| US6750475B1 (en) | 1999-05-18 | 2004-06-15 | Sharp Kabushiki Kaisha | Method for fabricating electric interconnections and interconnection substrate having electric interconnections fabricated by the same method |
| JP2001021920A (ja) * | 1999-07-07 | 2001-01-26 | Furontekku:Kk | 薄膜トランジスタ基板および液晶表示装置 |
| JP2002182237A (ja) * | 2000-12-11 | 2002-06-26 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US7459352B2 (en) | 2000-12-11 | 2008-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| US9059216B2 (en) | 2000-12-11 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| US9666601B2 (en) | 2000-12-11 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| US10665610B2 (en) | 2000-12-11 | 2020-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| US7629618B2 (en) | 2000-12-21 | 2009-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method of manufacturing the same |
| US9231044B2 (en) | 2000-12-21 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method of manufacturing the same |
| US9793335B2 (en) | 2000-12-21 | 2017-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0242761A (ja) | アクティブマトリクス基板の製造方法 | |
| JPH01217325A (ja) | 液晶表示装置 | |
| JP2667304B2 (ja) | アクティブマトリクス基板 | |
| JP2006338008A (ja) | 開口率が向上したアレイ基板、その製造方法及びそれを含む表示装置。 | |
| JPH04372934A (ja) | 液晶表示装置用アレイ基板の製造方法 | |
| JPH04313729A (ja) | 液晶表示装置 | |
| JPH0580650B2 (ja) | ||
| JPH02223924A (ja) | 表示パネルの製造方法 | |
| JP3053093B2 (ja) | アクティブマトリクス液晶表示装置 | |
| JPH0570156B2 (ja) | ||
| JPH03249735A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04265945A (ja) | アクティブマトリクス基板 | |
| JPH02170135A (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| JP3167817B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JPS628570A (ja) | 薄膜トランジスタの製造方法 | |
| JP2711003B2 (ja) | マトリツクス型表示装置 | |
| JPS6269670A (ja) | 表示装置用基板の製造方法 | |
| JPH02198430A (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| JPH0618930A (ja) | アクティブマトリックス形液晶表示装置の製造方法 | |
| KR20020054848A (ko) | 액정표시장치의 제조방법 | |
| JPH04106938A (ja) | 薄膜電界効果型トランジスタ | |
| JPH03122620A (ja) | 表示電極基板 | |
| JPS63172469A (ja) | 薄膜トランジスタ | |
| KR100697368B1 (ko) | 박막트랜지스터-액정표시패널의 제조방법 | |
| JPS6190193A (ja) | アクテイブマトリクス液晶表示装置 |