JPH02224126A - Intelligent processing electronic circuit - Google Patents
Intelligent processing electronic circuitInfo
- Publication number
- JPH02224126A JPH02224126A JP1258636A JP25863689A JPH02224126A JP H02224126 A JPH02224126 A JP H02224126A JP 1258636 A JP1258636 A JP 1258636A JP 25863689 A JP25863689 A JP 25863689A JP H02224126 A JPH02224126 A JP H02224126A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- knowledge
- series
- logical memories
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N5/00—Computing arrangements using knowledge-based models
- G06N5/02—Knowledge representation; Symbolic representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Physics & Mathematics (AREA)
- Computational Linguistics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Artificial Intelligence (AREA)
- Devices For Executing Special Programs (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Machine Translation (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明はエキスａ＃ −）テクノロジーシステムを通
して不定形の問題を解くための人工知識システムに適用
可能な知識処理電子回路に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention This invention relates to knowledge processing electronic circuits applicable to artificial knowledge systems for solving amorphous problems through extract a#-) technology systems.
（従来の技術）
入力プロセッサに入力レジスタを介して接続されたデー
タレシーバからなる知識処理電子回路が知られている。BACKGROUND OF THE INVENTION Knowledge processing electronic circuits are known which consist of a data receiver connected to an input processor via an input register.
上記入力プロセッサは、インストラクシ四ンストレージ
、デジタルストレージおよびマスストレージに対して双
方向ノ々スを介して接続されると共に、それの出力は出
力アノ４イスに対して出力レジスタを介して接続される
。The input processor is connected to the instruction storage, digital storage and mass storage via bidirectional ports, and its output is connected to the output device via an output register. Ru.
（発明が解決しようとする課題）
上述のような周知の知識処理電子回路の欠点は、古典的
なアーキテクチャ実現要素の規則有効性および適用範囲
を制味する論理的処理の低信頼性のために、不定形問題
を素早くしかも効果的に解くことについての可能性を欠
いているということである。(Problem to be Solved by the Invention) The disadvantages of the well-known knowledge processing electronic circuits as described above are due to the low reliability of the logical processing which limits the rule effectiveness and scope of application of classical architecture implementation elements. , it lacks the possibility of solving undefined problems quickly and effectively.
この発明の目的は、適用範囲を拡張し得るような論理的
処理の実現に向けて、良好な信頼性、有効性および速答
性を有する知識処理電子回路を提供することである。An object of the present invention is to provide a knowledge processing electronic circuit with good reliability, effectiveness, and quick response for realizing logical processing that can extend the scope of application.
（課題を解決するための手段および作用）上述の目的は
、外部デバイスに接続された人出カトラ／スフオーマか
らなる知識処理電子回路によって達成される。知識イン
タープリータは、−連のロジカルメモリおよび出力ブロ
ックｔ−／ｉして入出力トランスフオーマに接続され、
入出力トランスフオーマの出力端は上記一連のロジカル
メモリの入力端に接続される。上記知識イ／タープリー
タは、知識を記録し、あるフォーマットにおいて入出力
トランスフオーマからの入力全党は容れ、一連のロジカ
ルメモリ を記憶すると共に、論理回路およびデジタル
比較要素として構築される出力ブロックを処理するのに
適した／４’−マネ／トメモリである。SUMMARY OF THE INVENTION The above-mentioned objects are achieved by a knowledge processing electronic circuit consisting of an output cutter/sformer connected to an external device. The knowledge interpreter is connected to the input/output transformer as a series of logical memories and output blocks t/i;
The output end of the input/output transformer is connected to the input end of the series of logical memories. The knowledge interpreter records knowledge, accepts all inputs from input/output transformers in a certain format, stores a series of logical memories, and processes output blocks constructed as logic circuits and digital comparison elements. /4'-Manet memory suitable for
この発明による知識処理電子回路の利点は、論理的な処
理のために、リアルタイム性、良好な信頼性、有効性お
よび連応性を含んで、任意の不安形の問題を解くのに普
遍性を有しているということである。勿論１回路は集積
化が可能である。The advantages of the knowledge processing electronic circuit according to this invention include real-time performance, good reliability, validity and connectivity for logical processing, and universality in solving problems of arbitrary shape. This means that they are doing so. Of course, one circuit can be integrated.
（実施例）
この発明の好ましい実施例は添付された図面においてブ
ロック図として示されている。DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the invention are shown in block diagram form in the accompanying drawings.
知識インターグリータ１の出力は一連のロジカルメモリ
２の入力端に接続される。上記一連のロジカルメモリ２
は別のグループの入力端が入出力トランスフオーマ３に
接続されると共に、それの出力為は出力ブロック４０入
力端に接続される。The output of the knowledge intergreeter 1 is connected to the input end of a series of logical memories 2. Above series of logical memory 2
The input end of another group is connected to the input/output transformer 3, and its output is connected to the input end of the output block 40.
この出力ブロック４の出力端は上記入出力トランスフオ
ーマ３の入力端に接続される。上記入出力トランスフオ
ーマ３は双方回性接砂金介して外部テバイストシてのト
ーンソース５．トーンレジ−１４５，イメージソース７
、イメージレシーバ８゜それぞれ電気信号のソースおよ
びレシーバ９゜１０ならびに適用分野に従って形成され
る七ノタイデのデータ処理回路１１．１２に接続される
。The output end of this output block 4 is connected to the input end of the input/output transformer 3. The input/output transformer 3 is connected to an external tone source 5 via a two-way metallurgy. Tone register-145, image source 7
, image receiver 8° are respectively connected to sources and receivers 9, 10 of electrical signals and to data processing circuits 11, 12 of seven nodes formed according to the field of application.
知識インタープリータ１の作業と同期化するために一連
のロジカルメモリ２．入出力トランスフオーマ３および
出力ブロック４の各入力端はそれぞれクロック発生器１
３の出力端に接続されている。A set of logical memories 2. to synchronize the work of the knowledge interpreter 1. Each input terminal of the input/output transformer 3 and the output block 4 is connected to a clock generator 1.
It is connected to the output terminal of 3.
知ｅのペースと７アク） （ｆａｃｔｓ ）は一連のロ
ジカルメモリ２にストアされると共に、知識インターグ
リータは各言語の知識をストアする。The pace of knowledge and facts (facts) are stored in a series of logical memories 2, and the knowledge intergreeter stores the knowledge of each language.
この発明による知識処理電子回路の動作は次のようであ
る。The operation of the knowledge processing electronic circuit according to the invention is as follows.
知識のペースと７アクトは外部デバイスであるトーンレ
シーバ６、イメージレシーバ８．電気信号レシーバ１０
あるいはデータ処理回路の１つ例えは１２を介して入出
力トランスフオーマ３に対する双方向接続ヲ通してこの
回路に入力される。Pace of Knowledge and 7 Acts are external devices, tone receiver 6, image receiver 8. Electrical signal receiver 10
Alternatively, one example of the data processing circuit is input to this circuit via 12 through a bidirectional connection to the input/output transformer 3.
知識のペースおよびファクトは、知￥ｆ＆ヲ呈示するＭ
語において、インターグリータ１の制御下で転送後に一
連のロジカルメモリ２に書き込まれる。The pace of knowledge and facts presented
In a word, it is written to a series of logical memories 2 after transfer under the control of an intergreeter 1.
入力された知識および７アクトに基いて、出力ブロック
４Ｆｉクロック発生器１３からの同期信号の制御下で同
期を実現して論理的に出力し、それの結果は入出力トラ
ンスフオーマ３および双方向接続を介して外部デバイス
であるトーンソース５゜イメージソース７．を気信号の
ソース９およびデータ処理のための電気回路１１に導出
される。Based on the input knowledge and 7 acts, the synchronization is realized and logically output under the control of the synchronization signal from the output block 4Fi clock generator 13, the result of which is output to the input/output transformer 3 and the bidirectional connection. Tone source 5° image source 7. is led out to a signal source 9 and an electrical circuit 11 for data processing.
同期化の態様において、具体的な適用のための知識ペー
スは知識を呈示する言語におけるインターゾリータＪの
制御下で変候および転送後に一連のロジカルメモリ２に
書き込まれる。In the synchronization aspect, the knowledge pace for a concrete application is written into a series of logical memories 2 after transformation and transfer under the control of an intersolitor J in the language presenting the knowledge.
ファクトに基くエキスパートコントロールノ態様におい
て各外部デバイスから入力され、知識のペースに基いて
ロジカル出力は出力ブロック４から実現され、その結果
は対応するユーザの利用のために導出される。Inputs from each external device in a fact-based expert control manner and based on the pace of knowledge logical outputs are realized from the output block 4, the results of which are derived for the use of the corresponding user.
（発明の効果）
従って１以上のような本発明によれば、良好な信頼性、
有効性および速答性を有し適用範囲を拡張し得る論理的
処理に向けられた知識処理電子回路を提供することがで
きる。(Effects of the Invention) Therefore, according to one or more aspects of the present invention, good reliability,
It is possible to provide a knowledge processing electronic circuit oriented to logical processing that is effective and responsive and can extend the scope of application.
図はこの発明の一実施例を示すブロック図である。
１・・・知識インタープリータ、２・・・一連のロジカ
ルメモリ、３・・・入出力トランスフオーマ、４・・・
出力フロック、５・・・トーンソース、６・・・トーン
レシーバ、２・・・イメージソース、８・・・イメージ
レシーバ、９．１０・・・電気信号のソースおよびレシ
ーノ４゜１１．１２・・・データ処理回路。The figure is a block diagram showing one embodiment of the present invention. 1...Knowledge interpreter, 2...Series of logical memories, 3...I/O transformer, 4...
Output flock, 5...Tone source, 6...Tone receiver, 2...Image source, 8...Image receiver, 9.10...Electric signal source and receiver 4゜11.12...・Data processing circuit.
Claims (1)
一連のロジカルメモリ（２）の入力端に接続された知識
インタープリータ（１）を含み、この一連のロジカルメ
モリの別の部分の入力端が上記入出力トランスフオーマ
（３）の出力端に接続され、上記一連のロジカルメモリ
の出力端が出力ブロック（４）の入力端に接続され、こ
の出力ブロックの出力端が上記入出力トランスフォーマ
の入力端に接続され、上記入出力トランスフォーマは双
方向接続を介して上記外部デバイス（５、６、７、８、
９、１０、１１、１２）に後続され、上記知識インター
プリータはあるフォーマットにおいて上記入出力トラン
スフォーマ（３）からの知識を受け容れると共に記憶し
、上記一連のロジカルメモリ（２）を記憶すると共に、
論理回路およびデジタル比較要素として構築される上記
出力ブロック（４）を処理するのに適したパーマネント
メモリであることを特徴とする知識処理電子回路。Consists of input/output transformers and external devices.
It includes a knowledge interpreter (1) connected to the input end of a series of logical memories (2), and the input end of another part of this series of logical memories is connected to the output end of the input/output transformer (3). The output end of the series of logical memories is connected to the input end of the output block (4), the output end of this output block is connected to the input end of the input/output transformer, and the input/output transformer has bidirectional connection. via the above external devices (5, 6, 7, 8,
9, 10, 11, 12), said knowledge interpreter accepts and stores knowledge from said input/output transformer (3) in a format, and stores said series of logical memories (2) and ,
Knowledge processing electronic circuit, characterized in that it is a permanent memory suitable for processing said output block (4) constructed as a logic circuit and a digital comparison element.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| BG86099 | 1988-11-17 | ||
| BG86099A BG49592A1 (en) | 1988-11-17 | 1988-11-17 | Electronic scheme for processing knowledge |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02224126A true JPH02224126A (en) | 1990-09-06 |
Family
ID=3921177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1258636A Pending JPH02224126A (en) | 1988-11-17 | 1989-10-03 | Intelligent processing electronic circuit |
Country Status (7)
| Country | Link |
|---|---|
| JP (1) | JPH02224126A (en) |
| CN (1) | CN1043215A (en) |
| BG (1) | BG49592A1 (en) |
| DE (1) | DE3938158A1 (en) |
| FR (1) | FR2639134A1 (en) |
| GB (1) | GB2225138A (en) |
| HU (1) | HUT52265A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4103128C2 (en) * | 1991-01-30 | 1994-09-01 | Krone Ag | Real time expert computer system |
| IT1297014B1 (en) * | 1997-12-23 | 1999-08-03 | T & P Spa | DEVICE FOR THE HOUSING OF DETERGENTS AND / OR OTHER WASHING AGENTS USED IN A WASHING MACHINE PREFERABLY |
| US7171426B2 (en) | 1998-05-12 | 2007-01-30 | Shell Oil Company | Hazard communication system |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4366551A (en) * | 1977-06-24 | 1982-12-28 | Holtz Klaus E | Associative memory search system |
| EP0242471A1 (en) * | 1986-04-24 | 1987-10-28 | Cogensys Corporation | Expert system and method for making decisions in accordance with the decisions of a mentor |
| GB2160684A (en) * | 1984-04-03 | 1985-12-24 | Trw Inc | Expert system |
| US4648044A (en) * | 1984-06-06 | 1987-03-03 | Teknowledge, Inc. | Basic expert system tool |
| US4658370A (en) * | 1984-06-07 | 1987-04-14 | Teknowledge, Inc. | Knowledge engineering tool |
| US4591983A (en) * | 1984-07-09 | 1986-05-27 | Teknowledge, Inc. | Hierarchical knowledge system |
| GB2165969B (en) * | 1984-10-19 | 1988-07-06 | British Telecomm | Dialogue system |
| US4809219A (en) * | 1985-06-26 | 1989-02-28 | International Business Machines Corporation | Method for processing an expert system rulebase on a system having limited memory |
| JPH0743722B2 (en) * | 1985-08-02 | 1995-05-15 | 株式会社東芝 | Inductive reasoning device |
| US4713775A (en) * | 1985-08-21 | 1987-12-15 | Teknowledge, Incorporated | Intelligent assistant for using and operating computer system capabilities to solve problems |
| US4783752A (en) * | 1986-03-06 | 1988-11-08 | Teknowledge, Inc. | Knowledge based processor for application programs using conventional data processing capabilities |
| JPS63137327A (en) * | 1986-11-29 | 1988-06-09 | Toshiba Corp | Meaning network device |
-
1988
- 1988-11-17 BG BG86099A patent/BG49592A1/en unknown
-
1989
- 1989-10-03 JP JP1258636A patent/JPH02224126A/en active Pending
- 1989-10-13 FR FR8913436A patent/FR2639134A1/en not_active Withdrawn
- 1989-11-09 GB GB8925292A patent/GB2225138A/en not_active Withdrawn
- 1989-11-16 CN CN89108573A patent/CN1043215A/en active Pending
- 1989-11-16 DE DE3938158A patent/DE3938158A1/en not_active Withdrawn
- 1989-11-16 HU HU895930A patent/HUT52265A/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| FR2639134A1 (en) | 1990-05-18 |
| HUT52265A (en) | 1990-06-28 |
| HU895930D0 (en) | 1990-02-28 |
| DE3938158A1 (en) | 1990-05-23 |
| GB8925292D0 (en) | 1989-12-28 |
| CN1043215A (en) | 1990-06-20 |
| GB2225138A (en) | 1990-05-23 |
| BG49592A1 (en) | 1991-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5538603A (en) | Semiconductor memory device | |
| JPS59131214A (en) | Signal delay circuit | |
| KR100446282B1 (en) | System bus interface circuit, especially related to operating both read and write processes at one cycle | |
| JPS60116549U (en) | Main/slave computer synchronization device | |
| GB2225138A (en) | Knowledge processing system | |
| JPS54122944A (en) | Logic circuit | |
| JPS5513473A (en) | Magnification/reduction device for pattern | |
| JPS596203U (en) | Intermediate value analog signal selection circuit | |
| JPS5847945U (en) | Request signal processing circuit | |
| JPH01120677U (en) | ||
| JPS58170047U (en) | Music selection change circuit for automatic selection performance device | |
| JPH02123799U (en) | ||
| JPS60132699U (en) | integrated circuit | |
| JPH0246250U (en) | ||
| JPS6310246A (en) | Address output system for microprocessor | |
| JPS6489617A (en) | Semiconductor device | |
| JPH0166697U (en) | ||
| JPS63103151U (en) | ||
| JPS5928734U (en) | signal input device | |
| JPH0743645B2 (en) | Electrical signal recognition processing method | |
| JPH0485380U (en) | ||
| JPS6121994U (en) | Signal delay time measurement circuit | |
| JPS59158186U (en) | digital image processing circuit | |
| JPH02118819U (en) | ||
| JPH0191959U (en) |