JPH02224126A - 知識処理電子回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明はエキスａ＃　−）テクノロジーシステムを通
して不定形の問題を解くための人工知識システムに適用
可能な知識処理電子回路に関する。

（従来の技術） 入力プロセッサに入力レジスタを介して接続されたデー
タレシーバからなる知識処理電子回路が知られている。

上記入力プロセッサは、インストラクシ四ンストレージ
、デジタルストレージおよびマスストレージに対して双
方向ノ々スを介して接続されると共に、それの出力は出
力アノ４イスに対して出力レジスタを介して接続される
。

（発明が解決しようとする課題） 上述のような周知の知識処理電子回路の欠点は、古典的
なアーキテクチャ実現要素の規則有効性および適用範囲
を制味する論理的処理の低信頼性のために、不定形問題
を素早くしかも効果的に解くことについての可能性を欠
いているということである。

この発明の目的は、適用範囲を拡張し得るような論理的
処理の実現に向けて、良好な信頼性、有効性および速答
性を有する知識処理電子回路を提供することである。

（課題を解決するための手段および作用）上述の目的は
、外部デバイスに接続された人出カトラ／スフオーマか
らなる知識処理電子回路によって達成される。知識イン
タープリータは、−連のロジカルメモリおよび出力ブロ
ックｔ−／ｉして入出力トランスフオーマに接続され、
入出力トランスフオーマの出力端は上記一連のロジカル
メモリの入力端に接続される。上記知識イ／タープリー
タは、知識を記録し、あるフォーマットにおいて入出力
トランスフオーマからの入力全党は容れ、一連のロジカ
ルメモリ　を記憶すると共に、論理回路およびデジタル
比較要素として構築される出力ブロックを処理するのに
適した／４’−マネ／トメモリである。

この発明による知識処理電子回路の利点は、論理的な処
理のために、リアルタイム性、良好な信頼性、有効性お
よび連応性を含んで、任意の不安形の問題を解くのに普
遍性を有しているということである。勿論１回路は集積
化が可能である。

（実施例） この発明の好ましい実施例は添付された図面においてブ
ロック図として示されている。

知識インターグリータ１の出力は一連のロジカルメモリ
２の入力端に接続される。上記一連のロジカルメモリ２
は別のグループの入力端が入出力トランスフオーマ３に
接続されると共に、それの出力為は出力ブロック４０入
力端に接続される。

この出力ブロック４の出力端は上記入出力トランスフオ
ーマ３の入力端に接続される。上記入出力トランスフオ
ーマ３は双方回性接砂金介して外部テバイストシてのト
ーンソース５．トーンレジ−１４５，イメージソース７
、イメージレシーバ８゜それぞれ電気信号のソースおよ
びレシーバ９゜１０ならびに適用分野に従って形成され
る七ノタイデのデータ処理回路１１．１２に接続される
。

知識インタープリータ１の作業と同期化するために一連
のロジカルメモリ２．入出力トランスフオーマ３および
出力ブロック４の各入力端はそれぞれクロック発生器１
３の出力端に接続されている。

知ｅのペースと７アク）　（ｆａｃｔｓ　）は一連のロ
ジカルメモリ２にストアされると共に、知識インターグ
リータは各言語の知識をストアする。

この発明による知識処理電子回路の動作は次のようであ
る。

知識のペースと７アクトは外部デバイスであるトーンレ
シーバ６、イメージレシーバ８．電気信号レシーバ１０
あるいはデータ処理回路の１つ例えは１２を介して入出
力トランスフオーマ３に対する双方向接続ヲ通してこの
回路に入力される。

知識のペースおよびファクトは、知￥ｆ＆ヲ呈示するＭ
語において、インターグリータ１の制御下で転送後に一
連のロジカルメモリ２に書き込まれる。

入力された知識および７アクトに基いて、出力ブロック
４Ｆｉクロック発生器１３からの同期信号の制御下で同
期を実現して論理的に出力し、それの結果は入出力トラ
ンスフオーマ３および双方向接続を介して外部デバイス
であるトーンソース５゜イメージソース７．を気信号の
ソース９およびデータ処理のための電気回路１１に導出
される。

同期化の態様において、具体的な適用のための知識ペー
スは知識を呈示する言語におけるインターゾリータＪの
制御下で変候および転送後に一連のロジカルメモリ２に
書き込まれる。

ファクトに基くエキスパートコントロールノ態様におい
て各外部デバイスから入力され、知識のペースに基いて
ロジカル出力は出力ブロック４から実現され、その結果
は対応するユーザの利用のために導出される。

（発明の効果） 従って１以上のような本発明によれば、良好な信頼性、
有効性および速答性を有し適用範囲を拡張し得る論理的
処理に向けられた知識処理電子回路を提供することがで
きる。

【図面の簡単な説明】

図はこの発明の一実施例を示すブロック図である。 １・・・知識インタープリータ、２・・・一連のロジカ
ルメモリ、３・・・入出力トランスフオーマ、４・・・
出力フロック、５・・・トーンソース、６・・・トーン
レシーバ、２・・・イメージソース、８・・・イメージ
レシーバ、９．１０・・・電気信号のソースおよびレシ
ーノ４゜１１．１２・・・データ処理回路。

Claims (1)

【特許請求の範囲】
1. 入出力トランスフオーマおよび外部デバイスからなり、
   一連のロジカルメモリ（２）の入力端に接続された知識
   インタープリータ（１）を含み、この一連のロジカルメ
   モリの別の部分の入力端が上記入出力トランスフオーマ
   （３）の出力端に接続され、上記一連のロジカルメモリ
   の出力端が出力ブロック（４）の入力端に接続され、こ
   の出力ブロックの出力端が上記入出力トランスフォーマ
   の入力端に接続され、上記入出力トランスフォーマは双
   方向接続を介して上記外部デバイス（５、６、７、８、
   ９、１０、１１、１２）に後続され、上記知識インター
   プリータはあるフォーマットにおいて上記入出力トラン
   スフォーマ（３）からの知識を受け容れると共に記憶し
   、上記一連のロジカルメモリ（２）を記憶すると共に、
   論理回路およびデジタル比較要素として構築される上記
   出力ブロック（４）を処理するのに適したパーマネント
   メモリであることを特徴とする知識処理電子回路。