JPH02224251A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高速高密度の半導体装置及びその製造方法　特
にバイポーラ半導体装置及びその製造方法に関するもの
であム 従来の技術 半導体装置の高速（ＩＬ　　高密度化を図るためにベー
スとエミッタをセルファラインで形成する方法がよく用
いられていも　第６図にベースとエミッタをセルファラ
インで形成したトランジスタの一例を示す［例えば昭和
５８年電子通信学会半導体材料部門全国大会（Ｐ、２４
７）］。

第６図において、　■は例えばＰ型（１１１）半導体基
板　２はＮ型埋め込みＩＬ３はＮ型エピタキシャル＃　
４は５ｉｎｓ膜からなる分離領域　５はベース拡散ＮＬ
　９は砒素を含む多結晶シリコン膜からなるエミッタ引
出し電８ｉＬ　ｔＯは砒素を含む多結晶シリコン膜から
なるコレクタ引出し電極１３はボロンを含む多結晶シリ
コン膜からなるベース引出し電極　１５はエミッタ拡散
＃　１６はベースコンタクト拡散＠　　１７はコレクタ
コンタクト拡散ＭＬ　　２１、２２．２３はＡ１等の電
極配線　５０．５２．５３はＳ　ｉ　０ＨＩＬ５１は５
ｉ３Ｎ４１００はエミッタコンタクトであａベース引出
し電極１３を形成したａｓｉｏ＊膜を形成し　例えば異
方性ドライエツチング法を用いて５ｉ０２膜をドライエ
ツチングしてベース引出し電極１３の側面に５１０ｇＭ
５３を残すとともＪ−。

エミッタコンタクト１００を開口することにより、ベー
スとエミッタをセルファラインで形成していも 発明が解決しようとする課題 このような従来の方法において４１　　セルファライン
技術によりエミッ久　ベースを微細化し　エミッタとベ
ース間容量、ベースとコレクタ間容態ベース抵抗等を低
減してトランジスタの高速化を図っていも　しかしなが
らエミッ久　ベースの微細化に比べて、コレクタ領域の
微細化があまり行なわれておらず、コレクタ面樵　コレ
クタと基板間容１　コレクタ抵抗が大きいという欠点を
有していも 本発明はかかる点に鑑みてなされたもので、エミッタコ
ンタクト、ベースコンタクト、コレクタコンタクトをセ
ルファラインで形成し　素子面積を低減した高速　高密
度の半導体装置及びその製造方法を提供することを目的
としていも課題を解決するための手段 上記目的を達成するた八　本発明Ｃ友　　−刃厚電型の
不純物を含むエミッタ及びコレクタ引出し電極を同時に
形成し　前記エミッタ及びコレクタ引出し電極から不純
物を拡散してエミッタ拡散層及びコレクタコンタクト拡
散層を形成するとともく前記エミッタ及びコレクタ引出
し電極に挟まれた領域をベースコンタクト領域とし　前
記エミッタ及びコレクタ引出し電極の表面及び側面に形
成した絶縁膜により、前記エミッタ及びコレクタ引出し
電極とベース引出し電極が絶縁されるものであ作用 本発明は上記のようにエミッタコンタクト、ベースコン
タクト、コレクタコンタクトをセルファラインで形成す
ることにより、素子面積を大幅に低減し　エミッタとベ
ース間容重　ベースとコレクタ間容重　ベース抵抗等を
低減するだけでなく、コレクタ面穫　コレクタと基板間
容１　コレタ抵抗を低減することができ高速　高密度の
半導体装置を実現することができも 実施例 以下、本発明の実施例を実施例１〜５に分けて第１図〜
第５図に基づいて説明すａ （実施例１） 第１図は本発明の第１の実施例を示す製造工程断面図で
あ翫 比抵抗が例えばｌＯ〜２０Ω・ＣｍのＰ型（１１１、）
半導体基板１にレジストをマスクにして、砒素を６０ｋ
ｅ％’、　　１ｘｌＯ”／ｃｍ’の条件でイオン注入し
Ｎ型埋め込み層２を形成した徽　比抵抗が０．６Ω・ｃ
ｍ、　　厚さが約１μｍ程度のＮ型エピタキシャル層３
を形成すも　次に例えばＢＯＸ分離法を用いて分離領域
４を形成した檄　分離領域４に囲まれた島領域表面のシ
リコンを露出しレジストをマスクにしてボロンを例えば
２０ｋｅＶ、　　１．５Ｘ１０”７ｃｍ”の条件でイオ
ン注入しベース拡散層５を形成すも　この場合島領域表
面に薄い５ｉｄｅ膜を形成し　この薄い５ｉｎｓ膜を通
してイオン注入し　ベース拡散層５を形成した喪　薄い
５ｉｎｓ膜を除去してもよ（−次にレジストを除去した
檄　例えば減圧ＣＶＤ法により砒魚あるいは燐等のＮ型
不純物を含む約３０００人の多結晶シリコン膜６を堆積
する（第１図Ａ）。この場合ノンドープ多結晶シリコン
膜を堆積した徴例えば砒素を６０ｋｅＶ、　　１ｘｌＯ
目／ｃｍ”の条件でイオン注入し　多結晶シリコン膜中
にＮ型不純物を導入してもよし 次に例えばＣＶＤ法により約２５００人のＳｉｏ２膜７
を堆積した抵　レジスト２００をマスクにして、例えば
異方性ドライエツチングによりベースコンタクト１０１
となる領域のＳｉＯ２膜７及び多結晶シリコン膜６をエ
ツチングして開口部８を形成するとともく　エミッタ引
出し電極９及びコレクタ引出し電極１０となる多結晶シ
リコンパターンを同時に形成する（第１図Ｂ）。これに
よりエミッタコンタクト１００．　　ベースコンタクト
１０１、コレクタコンタクト１０２がセルファラインで
形成されも 次にレジスト２００を除去したｉ　　９００ｔ３０分程
度の酸化を行ない約５００人のＳ　ｉ　Ｏｎ膜１１を形
成した（Ｌ　　ＣＶＤ法により約２０００人のＳｉＯ象
Ｍ１２を形成する（第１図Ｃ）。

次に５ｉｄｅ膜１１Ｓ　５ｉｄｅ膜１２を異方性ドライ
エツチングによりエツチングしてエミッタ引出し電極９
及びコレクタ引出し電極１０となる多結晶シリコン膜の
側面にのみ５ｉｄｅ膜ＩＬＳｉ０２膜１２を残も　次に
例えば減圧ＣＶＤ法によりボロン等のＰ型不純物を含む
約３０００人の多結晶シリコン膜を堆積した抵　レジス
ト２０６をマスクにしてＰ型不純物を含む多結晶シリコ
ン膜をエツチングし　ベース引出し電極１３を形成する
（第１図Ｄ）。この場合ノンドープ多結晶シリコン膜を
堆積した眞　例えばボロンを３　Ｑ　ｋ　ｅ　Ｖ。

１　ｘ　１０”７ｃｍ”の条件でイオン注入し　多結晶
シリコン膜中にＰ型不純物を導入してもよ一次にレジス
ト２０６を除去した抵　例えばＣＶＤ法により約２００
０人の５ｉｎｓ膜１４を形成したＫ　　９５０℃４０分
程度の熱処理を行な１入　エミッタ引出し電極９及びコ
レクタ引出し電極１０となるＮ型多結晶シリコン膜及び
ベース引出し電極１３となるＰ型多結晶シリコン膜から
各々Ｎ型不純へ　Ｐ型不純物を拡散し　エミッタ拡散層
１５、ベースコンタクト拡散層１６、コレクタコンタク
ト拡散層１７を形成すも　この時エミッタ・ベース接合
及びベース・コレクタ接合爪　エミッタ引出し電極９及
びコレクタ引出し電極１０となる多結晶シリコンの側面
に形成された５１０２膜１１あるいは５ｉｎｓ膜１２の
下にくるように拡散を行なう（第１図Ｅ）。接合耐圧を
高くする必要がある場合に１友　エミッタ拡散層１５及
びコレクタコンタクト拡散層１７とベースコンタクト拡
散層１６が接しないようにするためｊＱｓｉｏ＊膜１２
の膜束　熱処理条件を最適値に設定する必要があム　ま
た　エミッタ拡散層１５、ベースコンタクト拡散層１６
、コレクタコンタクト拡散層１７を９５０℃４０分程度
の熱処理により同時に形成した力（拡散係数の大きいＰ
型不純物の拡散工程を最後に行なうためへ　ベース引出
し電極１３となるＰ型不純物を含む多結晶シリコン膜を
堆積する前層　例えば９５０℃４０分程度の熱処理を行
−＼エミッタ拡散層１５、コレクタコンタクト拡散層１
７を形成した抵　ベース引出し電極１３を形成り、　　
９００℃３０分程度の熱処理を行ｔ、％　　ベースコン
タクト拡散層１６を形成してもよ一最後に５ｉＯａ膜７
及びＳｉＯ２膜１４膜間４しエミッタコンタクト窓１８
、ベースコンタクト窓１９、コレクタコンタクト窓２０
を形成り、、　　ＡＬ等により電極配線２１、２２、２
３を形成してこの半導体装置は完成する（第１図Ｆ）。

以上のように本実施例で（よ　エミッタ及びコレクタ引
出し電極を不純物を含む同一の多結晶シリコン膜により
同時に形成し　エミッタ及びコレクタ引出し電極の多結
晶シリコン膜に挟まれた領域をベースコンタクト領域と
し　多結晶シリコン膜の表面及び側面に形成した絶縁膜
によりエミッタ及びコレクタ引出し電極とベース引出し
電極が絶縁されるようにし　ベースコンタクト、エミッ
タコンタクト、コレクタコンタクトがセルファラインで
形成できるようにしていることにより、素子面積を大幅
に低減することができ、エミッタとベース間容１　ベー
スとコレクタ開窓１　ベース抵抗等を低減するだけでな
く、コレクタと基板開窓１　コレクタ抵抗の小さい高速
　高密度の半導体装置を実現することができも また　上記の実施例ではコンタクト窓１８、１９、２０
を素子領域上に形成している力丈　分離酸化膜上に形成
することも可能であり、素子面積をさらに低減すること
ができ、接合容量を低減することができる（第１図Ｇ）
。

（実施例２） 第２図は本発明の半導体装置の第２の実施例を示す製造
工程断面図であａ　第２図において、図中の番号はすべ
て第１図の第１の実施例の番号に対応していも　また　
本実施例は第１の実施例の第１図Ａ−Ｃまでの製造工程
が同一のたべ　省略すも 第１図Ｃの工程の抵　５ｉｆｔ膜１１．５ｉｎｓ膜１２
を異方性ドライエツチングによりエツチングしてエミッ
タ引出し電極９及びコレクタ引出し電極ＩＯとなる多結
晶シリコン膜の側面にのミ５ｉ０ａ膜ＩＬＳｉＯａ膜１
２を残す。次にＳｉＯ２膜７をマスクにして、ベースコ
ンタクト１０１となる領域に例えばＢＦ２を３０ｋｅＶ
、　　１ｘｌＯ’’　／　Ｃｍ　”の条件でイオン注入
し　ベースコンタクト拡散層１６を形成する（第２図Ａ
）。

次に例えば９５０℃４０分程度の熱処理を行な１、Ｘ、
エミッタ引出し電極９及びコレクタ引出し電極１０とな
るＮ型多結晶シリコン膜からＮ型不純物を拡散し　エミ
ッタ拡散層１５、コレクタコンタクト拡散層１７を形成
すも　この時エミッタ・ベース接合及びベース・コレク
タ接合力（エミッタ引出し電極９及びコレクタ引出し電
極１０となる多結晶シリコンの側面に形成されたＳ　ｉ
　Ｏｓ膜１１あるいは５ｉＯａ膜１２の下にくるように
拡散を行なう（第２図Ｂ）。接合耐圧を高くする必要が
ある場合に（上　エミッタ拡散層１５及びコレクタコン
タクト拡散層１７とベースコンタクト拡散層１６が接し
ないようにするため＆へ　５ｉｄｅ膜１２のＭ１！Ｌ　
　熱処理条件を最適値に設定する必要がある。また　拡
散係数の大きいＰ型不純物の拡散工程を最後に行なうた
め圏　ベースコンタクト１゜ｌとなる領域にＢＦｓをイ
オン注入する前に　例えば９５０℃４０分程度の熱処理
を行し＼　エミッタ拡散層１５、コレクタコンタクト拡
散層１７を形成した表　ベースコンタクト１０１となる
領域にＢＦ２をイオン注入し　９００℃３０分程度の熱
処理を行匹　ベースコンタクト拡散層１６を形成しても
よし〜 最後に５ｉｎ２膜７を開ロレ　エミッタコンタクト窓１
８、コレクタコンタクト窓２０を形成しＡＬ等により電
極配線２１、２２．２３を形成してこの半導体装置は完
成する（第２図Ｃ）。

以上のように本実施例では　実施例１と同様にベースコ
ンタクト、エミッタコンタクト、コレクタコンタクトを
セルファラインで形成していることにより、素子面積を
大幅に低減することができ、高速　高密度の半導体装置
を実現することができるとともへ　ベース引出し電極と
なる多結晶シリコン膜を形成することをや八　直接ベー
スコンタクトと電極配線を接続、するようにしているた
ベニ程数を削減することができ、コストを低減すること
が出来も （実施例３） 第３図は本発明の半導体装置の第３の実施例を示す製造
工程断面図であム　第３図において、図中の番号はすべ
て第１図の第１の実施例の番号に対応していも　また　
本実施例は第１の実施例の第１図Ａまでの製造工程が同
一のた八　省略すも第１図Ａの工程の直　例えばＣＶＤ
法により約２５００人のＳ　ｉ　Ｏａ膜７を堆積した徴
　レジスト２００をマスクにして、例えば異方性ドライ
エツチングによりベースコンタクト１０１となる領域の
５ｉＯａ膜７、多結晶シリコン膜６及びＮ型エピタキシ
ャル層３をエツチングして溝部２０８を形成するととも
く　エミッタ引出し電極９及びコレクタ引出し電極１０
となる多結晶シリコンパターンを同時に形成する（第３
図Ａ）。これによりエミッタコンタクト１００、ベース
コンタクト１０１、コレクタコンタクト１０２がセルフ
ァラインで形成されも　この隊　溝部２０８の底面が少
なくともベース拡散層５の底面より上に位置するように
Ｎ型エピタキシャル層３をエツチングして溝部２０８を
形成すも 次にレジスト２００を除去した［９００℃３０分程度の
酸化を行ない約５００人の５ｉＯａ膜１１を形成したａ
　　ＣＶＤ法により約２０００人の５ｉｎｓ膜１２を形
成する（第３図Ｂ）。

次に５ｉｄｅ膜１１．５ｉｄ２膜１２を異方性ドライエ
ツチングによりエツチングしてエミッタ引出し電極９及
びコレクタ引出し電極１０となる多結晶シリコン膜の側
面及び溝部２０８の側面にのみ５ｉｎｓ膜１１、ＳｉＯ
之膜１２を残も　次に例えば減圧ＣＶＤ法によりボロン
等のＰ型不純物を含む約３０００人の多結晶シリコン膜
を堆積した後、　レジスト２０６をマスクにしてＰ型不
純物を含む多結晶シリコン膜をエツチングし　ベース引
出し電極１３を形成する（第３図Ｃ）。この場合ノンド
ープ多結晶シリコン膜を堆積した跣　例えばボロンを３
０　ｋ　ｅＶ、　　１　ｘ　１０′′／ｃｍ”の条件で
イオン注入し　多結晶シリコン膜中にＰ型不純物を導入
してもよ（１ 次にレジスト２０６を除去した徽　例えばＣＶＤ法によ
り約２０００人のＳｉＯ２膜１４膜形４した抵　９５０
℃４０分程度の熱処理を行な（＼　エミッタ引出し電極
９及びコレクタ引出し電極１０となるＮ型多結晶シリコ
ン膜及びベース引出し電極１３となるＰ型多結晶シリコ
ン膜から各々Ｎ型不純轍　Ｐ型不純物を拡散し　エミッ
タ拡散層１５、ベースコンタクト拡散層１６、コレクタ
コンタクト拡散層１７を形成すも　この時少なくともエ
ミッタ拡散層１５及びコレクタコンタクト拡散層１７の
底面がベースコンタクト拡散層１６の表面よりも浅くな
るように拡散を行な（＼　エミッタ拡散層１５及びコレ
クタコンタクト拡散層１７の側面がＳｉＯ２膜で囲まれ
るようする（第３図Ｄ）。

こうすることによって、さらにエミッタとベース間容量
を低減することができ、　トランジスタの高速化を図る
ことが出来も　またエミッタ拡散層１５及びコレクタコ
ンタクト拡散層Ｉ７とベースコンタクト拡散層１６が接
することがないため１．。

接合耐圧を高くすることができも また　エミッタ拡散層１５、ベースコンタクト拡散層１
６、コレクタコンタクト拡散層１７を９５０℃４０分程
度の熱処理により同時に形成したバ　拡散係数の大きい
Ｐ型不純物の拡散工程を最後に行なうためへ　ベース引
出し電極１３となるＰ型不純物を含む多結晶シリコン膜
を堆積する前へ　例えば９５０℃４０分程度の熱処理を
行ｔ＼エミッタ拡散層１５、コレクタコンタクト拡散層
１７を形成した抵　ベース引出し電極１３を形成Ｌ　９
００℃３０分程度の熱処理を行μ　ベースコンタクト拡
散層１６を形成してもよ式最後に５ｉＯａ膜７及び５ｉ
０２膜１４を開口しエミッタコンタクト窓１８、ベース
コンタクト窓１９、コレクタコンタクト窓２０を形成Ｌ
　　ＡＬ等により電極配線２１、２２、２３を形成して
この半導体装置は完成する（第３図Ｅ）。

また　上記の実施例の場合にも第１の実施例と同様にコ
ンタクト窓１８、１９、２０を分離酸化膜上に形成する
ことも可能であり、素子面積をさらに低減することがで
き、接合容量を低減することができも （実施例４） 第４図は本発明の半導体装置の第４の実施例を示す製造
工程断面図であ４　第４図のＮＰＮトランジスタに関し
ては図中の番号はすべて第１図の第１の実施例の番号に
対応していも 比抵抗が例えば１０〜２０Ω・ＣｍのＰ型（１１１）半
導体基板１のＰＮＰトランジスタが形成される領域にレ
ジストをマスクにして、　ｌｌｌ　０ｋｅＶ、　ｔ　ｘ
　ｌ　Ｏ”／　ａｍ”の条件でイオン注入しＮ型埋め込
み層１１０を形成すも　次に新たなレジストをマスクに
して、ボロンを６　Ｑ　ｋ　ｅ　Ｖ、　　］　Ｘ　１０
”７０ｍ”の条件でイオン注入しＰ型埋め込み層１１１
を形成した黴　さらに新たなレジストをマスクにして、
ＮＰＮ　トランジスタが形成される領域に砒素を６０ｋ
ｅＶＳ　ｌＸｌ０”７０ｍ”の条件でイオン注入ＬＮ型
埋め込み層２を形成すム次に比抵抗が１．０Ω・Ｃｌ　
　厚さが約１．５μｍ程度のＮ型エピタキシＹル層３を
形成した徽　例えばＢＯＸ分離法を用いて分離領域４を
形成すもこの時分離領域４の下にＰ型チャンネルストッ
パー１１２を形成しおく。次に分離領域４に囲まれた島
領域表面のシリコンを露出した眞　レジストをマスクに
してＰＮＰ　トランジスタが形成される島領域内にボロ
ンを例えば６０ｋｅＶ、　　１．０×１０”７ｃｍ２の
条件でイオン注入り、ＰＮＰトランジスタのコレクタと
なるＰ型ウェル領域１１３を形成すも　次に新たにレジ
ストをマスクにして、ＰＮＰトランジスタが形成される
島領域内に燐を例えば６０ｋｅＶ、　２．ＯＸ　１０”
／ａｍ’の条件でイオン注入Ｌ　　ＰＮＰトランジスタ
のベース拡散層１１４を形成すも　次に新たなレジスト
をマスクにしてＮＰＮトランジスタが形成される島領域
内にボロンを例えば２０ｋｅＶ、　１．５ＸＩＯ’１′
／　Ｃｍ　”の条件でイオン注入ＬＡ　ＮＰＮトランジ
スタのベース拡散層５を形成すも　この場合島領域表面
に薄いＳ　ｉ　Ｏ２膜を形成し　この薄いＳｉＯ之膜を
通してイオン注入Ｌ　ベース拡散層１１４、ベース拡散
層５を形成した檄　薄い５ｉＯｐ膜を除去してもよ（−
次にレジストを除去した後　例えば減圧ＣＶＤ法により
約３０００人の多結晶シリコン膜１１５を堆積すも　次
にレジスト２０＋をマスクにして、ＮＰＮトランジスタ
が形成される島領域上の多結晶シリコン膜１１５中に例
えば砒素を６０ｋｅＶＳ　１ｘｌＯ”７０ｍ”の条件で
イオン注入す４　（第４図Ａ）。

次にレジスト２０１を除去した後、レジスト２０２をマ
スクにして、ＰＮＰ　トランジスタが形成される島領域
上の多結晶シリコン膜１１５中に例えばボロンを２０ｋ
ｅＶ、　　１ｘｌＯ”７０ｍ”の条件でイオン注入すム
　（第４図Ｂ）。

次にレジスト２０２を除去した檄　例えばＣＶＤ法によ
り約２５００人の５ｉｄｅ膜７を堆積した抵　レジスト
２０３をマスクにして、例えば異方性ドライエツチング
によりＮＰＮトランジスタのベースコンタクト１０１と
なる領域及びＰＮＰ）・ランジスタのベースコンタクト
１０４となる領域の５ｉＯｅ膜７及び多結晶シリコン膜
１１５をエツチングして開口部８、１１６を形成すると
ともくＮＰＮ　トランジスタのエミッタ引出し電極９、
コレクタ引出し電極ｌＯ及びＰＮＰ　トランジスタのエ
ミッタ引出し電極１１７、　コレクタ引出し電極１１８
となる多結晶シリコンパターンを同時に形成する（第４
図Ｃ）。これによりＮＰＮ　トランジスタのエミッタコ
ンタクト１００、ベースコンタクト１０１１　コレクタ
コンタクト１０２及びＰＮＰトランジスタのエミッタコ
ンタクト１０３、ベースコンタクト１０４、コレクタコ
ンタクト１０５がセルファラインで形成されも 次にレジスト２０３を除去した後、　９００℃３０分程
度の酸化を行ない約５００人の５ｉＯ−膜１１を形成し
たａ　　ＣＶＤ法により約２０００人のＳ　ｉ　Ｏ２膜
１２を形成する（第４図Ｄ）。

次に５１０２膜１１．５ｉＯａ膜１２を異方性ドライエ
ツチングによりエツチングしてエミッタ引出し電極９、
１１７及びコレクタ引出し電極１０．１１８となる多結
晶シリコン膜の側面にのみＳｉ０倉膜ＩＬＳｉＯａ膜１
２を残す（第４図Ｅ）。

次に例えば減圧ＣＶＤ法により約３０００人の多結晶シ
リコン膜１１９を堆積した既　レジスト２０４をマスク
にして、ＮＰＮ　トランジスタが形成される島領域上の
多結晶シリコン膜１１９中に例えばボロンを２０ｋｅＶ
、　　１ｘｌＯ”７ｃｍ”の条件でイオン注入すム　（
第４図Ｆ）。

次にレジスト２０４を除去した抵　レジスト２０５をマ
スクにして、ＰＮＰ　トランジスタが形成される島領域
上の多結晶シリコン膜１１９中に例えば砒素を３０ｋｅ
Ｖ、　　ｌＸｌ０”／Ｃｍ’の条件でイオン注入すム　
（第４図Ｇ）。

次にレジスト２０５を除去した後、レジスト２０６をマ
スクにして多結晶シリコン膜１１９をドライエツチング
Ｌ、、ＮＰＮトランジスタのベース引出し電極１３及び
ＰＮＰ　トランジスタのベース引出し電極１２０を形成
する（第４図Ｈ）。　　次にレジスト２０６を除去した
喪　例えばＣＶＤ法により約２０００人の５ｉ０２膜１
４を形成した徽９５０℃４０分程度の熱処理を行なＩ、
Ｘ、ＮＰＮトランジスタのエミッタ引出し電極９、コレ
クタ引出し電極１０及びＰＮＰトランジスタのベース引
き出し電極１２０から砒素を拡散り、、ＮＰＮトランジ
スタのエミッタ拡散層１５、コレクタコンタクト拡散層
１７及びＰＮＰ　トランジスタのベースコンタクト拡散
層１２２を形成すると同時にＮＰＮトランジスタのベー
ス引き出し電極１３及びＰＮＰトランジスタのエミッタ
引出し電極１１７、コレクタ引出し電極１１８からボロ
ンを拡散しＮＰＮ　トランジスタのベースコンタクト拡
散層１６及びＰＮＰトランジスタのエミッタ拡散層１２
１、コレクタコンタクト拡散層１２３を形成すもこの時
ＮＰＮトランジスタ及びＰＮＰ　トランジスタのエミッ
タ・ベース接合及びベース・コレクタ接合力（エミッタ
引出し電極９、１１７及びコレクタ引出し電極ＩＯ１１
１８の側面に形成された５ｉｄ２膜１１あるいは５ｉ０
２膜１２の下にくるように拡散を行なう（第４図■）。

接合耐圧を高くする必要がある場合に（よ　エミッタ拡
散層１５．１２１及びコレクタコンタクト拡散層１７、
１２３とベースコンタクト拡散層１６、１２２が接しな
いようにするためＬ　　Ｓ　ｒ　ＯｅＭｌ　２の膜尾　
熱処理条件を最適値に設定する必要があａ　まなこの場
合エミッタ拡散層１５、１２１、ベースコンタクト拡り
層１６、１２２、　コレクタコンタクト拡散層１７、１
２３を９５０’ｔ：４０分程度の熱処理により同時に形
成した力丈　ベース引出し電極１３、１２０となる多結
晶シリコン膜を堆積する前へ　例えば９５０℃４０分程
度の熱処理を行へエミッタ拡散層１５、１２１、　コレ
クタコンタクト拡散層１７、１２３を形成した跣　ベー
ス引出し電極１３、１２０を形成り、　　９００℃３０
分程度の熱処理を行−入　ベースコンタクト拡散層１６
．１２２を形成してもよ（を 最後にＳｉｎｇ膜７及び５ｉｄｅ膜１４を開口しＮＰＮ
トランジスタのエミッタコンタクト窓１８、ベースコン
タクト窓１９、コレクタコンタクト窓２０、ＰＮＰトラ
ンジスタのエミッタコンタクト窓１２４、ベースコンタ
クト窓１２５、コレクタコンタクト窓１２６を形成し、
ＡＬ等により電極配線２１．２２．２３．１２７．１２
８．１２９を形成してこの半導体装置は完成する（第４
図Ｊ）。

以上のようく　本実施例はＮＰＮ　トランジスタとＰＮ
Ｐ　トランジスタを同時に形成する方法であって、　し
かも両トランジスタともエミッタ及びコレクタ引出し電
極を不純物を含む同一の多結晶シリコン膜により同時に
形成し　エミッタ及びコレクタ引出し電極の多結晶シリ
コン膜に挟まれた領域をベースコンタクト領域とし　多
結晶シリコン膜の表面及び側面に形成した絶縁膜により
エミッタ及びコレクタ引出し電極とベース引出し電極が
絶縁されるようにし　ベースコンタクト、エミッタコン
タクト、コレクタコンタクトをセルファラインで形成し
ていることにより、素子面積を大幅に低減することがで
き、エミッタとベース間容重ベースとコレクタ間容量、
ベース抵抗等を低減するだけでなく、コレクタと基板間
容量、コレクタ抵抗の小さい高速　高密度の半導体装置
を実現することができも また　上記の実施例ではコンタクト窓１８、　ｌ９、２
０、　！２４、１２５、１２６を素子領域上に形成して
いる力（分離酸化膜上に形成することも可能であり、素
子面積をさらに低減することがで駅　接合容量を低減す
ることができる（第４図Ｋ）。

（実施例５） 第５図は本発明の半導体装置の第５の実施例を示す製造
工程断面図であも　第５図において、図中の番号はすべ
て第４図の第４の実施例の番号に対応していも 比抵抗が例えば１０〜２０Ω・ｃｍのＰ型（１１１）半
導体基板ｌのＰＮＰ　トランジスタが形成される領域に
レジストをマスクにして、　８０ｋｅＶ、　Ｉ　Ｘ　１
０　”／　ｃ　ｍ”の条件でイオン注入しＮ型埋め込み
層１１Ｏを形成す４　次に新たなレジストをマスクにし
て、ボロンを６０ｋｅＶ、　　ｌＸｌ０”７ｃｍ”の条
件でイオン注入しＰ型埋め込み層１１１を形成した長　
さらに新たなレジストをマスクにして、ＮＰＮ　トラン
ジスタが形成される領域に砒素を６０ｋｅＶ、　　ｌＸ
ｌ０″′／ｃｍ”の条件でイオン注入ＬＮ型埋め込み層
２を形成すも次に比抵抗が１，０Ω・ＣｒｒＫ　　厚さ
が約１．５μｍ程度のＮ型エピタキシャル層３を形成し
た久　例えばＢＯＸ分離法を用いて分離領域４を形成す
もこの時分離領域４の下にＰ型チャンネルストッパー１
１２を形成しておく。次に分離領域４に囲まれた島領域
表面のシリコンを露出した後、　レジストをマスクにし
てＰＮＰトランジスタが形成される島領域内にボロンを
例えば６０ｋｅＶ、　　１．０ｘ１０”／ｃｍ′ｌの条
件でイオン注入り、、ＰＮＰトランジスタのコレクタと
なるＰ型ウェル領域１１３を形成すも　次に新たにレジ
ストをマスクにして、ＰＮＰトランジスタが形成される
島領域内に燐を例えば６０ｋｅＶ、２．ＱｘｌＯ’″／
ｃｍ”の条件でイオン注入り、ＰＮＰトランジスタのベ
ース拡散層１１４を形成す４　次に新たなレジストをマ
スクにしてＮＰＮトランジスタが形成される島領域内に
ボロンを例えば２０ｋｅＶ、　　１．５ｘｌＯ’’／Ｃ
ｍ”の条件でイオン注入ＬＡ　ＮＰＮトランジスタのベ
ース拡散層５を形成すも　この場合島領域表面に薄い５
ｉｆｔ膜を形成し　この薄いＳｉＯ、Ｉ！Ｉを通してイ
オン注入Ｌ　ベース拡散層１１４、ベース拡散層５を形
成した後、薄い５ｉｄｅ膜を除去してもよ〜　次にレジ
ストを除去した徽　例えば減圧ＣＶＤ法により砒魚　あ
るいは燐等のＮ型不純物を含む約３０００人の多結晶シ
リコン膜１１５を堆積する（第５図Ａ）。この場合ノン
ドープ多結晶シリコン膜１１５を堆積した徽　例えば砒
素を６０ｋｅＶ、　　ｌＸｌ０”７ｃｍ”の条件でイオ
ン注入し　多結晶シリコン膜中にＮ型不純物を導入して
もよ（℃ 次に例えばＣＶＤ法により約２５００人のＳｉ０２Ｊ１
％　７を堆積した後、　レジスト２０３をマスクにして
、例えば異方性ドライエツチングにより５ｉ０２膜７及
び多結晶シリコン膜１１５をエツチングして、ＮＰＮ　
トランジスタのベースコンタクトｌＯ１となる領域に開
口部８を形成するとともへＰＮＰトランジスタのベース
コンタクト１０４となる領域上に５ｉｄｅ膜７及び多結
晶シリコン膜１１５を残り、ＮＰＮトランジスタのエミ
ッタ引出し電極９、コレクタ引出し電極ｌＯ及びＰＮＰ
　トランジスタのベース引出し電極１２０となる多結晶
シリコンパターンを同時に形成する（第５図Ｂ）。

これによりＮＰＮトランジスタのエミッタコンタクト１
００、ベースコンタクト１０１１　コレクタコンタクト
１０２及びＰＮＰトランジスタのエミッタコンタクト１
０３、ベースコンタクト１０４、コレクタコンタクト１
０５がセルファラインで形成されも 次にレジスト２０３を除去した後、　９００℃３０分程
度の酸化を行ない約５００人の５ｉＯａ膜ｌｌを形成し
たａ　　ＣＶＤ法により約２０００人のＳ　ｉ　Ｏｘ膜
１２を形成する（第５図Ｃ）。

次に５ｉＯａ膜Ｉ　Ｌ　　Ｓ　ｉ　Ｏ＊膜１２を異方性
ドライエツチングによりエツチングしてエミッタ引出し
電極９、コレクタ引出し電極１０及びベース引出し電極
１２０となる多結晶シリコン膜の側面にのみＳｉＯ！Ｍ
ｌｌ、ＳｉＯ之膜１２を残す（第５図Ｄ）。

次に例えば減圧ＣＶＤ法によりボロン等のＰ型不純物を
含む約３０００人の多結晶シリコン膜】１９を堆積する
（第５図Ｅ）。この場合ノンドープ多結晶シリコン膜１
１９を堆積した徽　例えばボロンを２０　ｋ　ｅ　Ｖ、
　　ｌ　Ｘ　１０”／　ｃｍ”の条件でイオン注入し　
多結晶シリコン膜中にＰ型不純物を導入してもより′％
３ 次にレジスト２０６をマスクにして多結晶シリコン膜１
１９をドライエツチングＬＡ　ＮＰＮトランジスタのベ
ース引出し電極１３及びＰＮＰトランジスタのエミッタ
引出し電極１１７、コレクタ引出し電極１１８を形成す
る（第５図Ｆ）。　　次にレジスト２０６を除去した柩
　例えばＣＶＤ法により約２０００人のＳｉＯ２膜１４
膜形４した丸９５０℃４０分程度の熱処理を行な１．＜
ＮＰＮトランジスタのエミッタ引出し電極９、コレクタ
引出し電極１０及びＰＮＰトランジスタのベース引き出
し電極１２０から砒素を拡散り、ＮＰＮトランジスタの
エミッタ拡散層１５、コレクタコンタクト拡散層１７及
びＰＮＰ　トランジスタのベースコンタクト拡散層１２
２を形成すると同時にＮＰＮトランジスタのベース引き
出し電極１３及びＰＮＰトランジスタのエミッタ引出し
電極１１７、コレクタ引出し電極１１８からボロンを拡
散しＮＰＮトランジスタのベースコンタクト拡散層１６
及びＰＮＰ　トランジスタのエミッタ拡散層１２】、コ
レクタコンタクト拡散層１２３を形成すもこの時ＮＰＮ
トランジスタ及びＰＮＰ　トランジスタのエミッタ・ベ
ース接合及びベース・コレクタ接合力丈　エミッタ引出
し電極９、１１７及びコレクタ引出し電極１０．、１１
８の側面に形成された５ｉＯｔｌｌｌｌｌあるいは５ｉ
ｆｔ膜１２の下にくるように拡散を行なう（第５図Ｇ）
。接合耐圧を高くする必要がある場合に（よ　エミッタ
拡散層１５．１２１及びコレクタコンタクト拡散層１７
、１２３とベースコンタクト拡散層１６、１２２が接し
ないようにするためＪ−、Ｓ　ｒ　０２Ｍ１２のＪｌｌ
ｌ　　熱処理条件を最適値に設定する必要がある。また
この場合エミッタ拡散層１５、１２１、ベースコンタク
ト拡散層１６、１２２、コレクタコンタクト拡散層１７
、１２３を９５０℃４０分程度の熱処理により同時に形
成した力丈　ベース引出し電極１３、エミッタ引出し電
極１１７、コレクタ引出し電極１１８七なる多結晶シリ
コン膜を堆積する前に　例えば９５０℃４０分程度の熱
処理を行−＼エミッタ拡散層１５、コレクタコンタクト
拡散層１７、及びベースコンタクト拡散層１２２を形成
した後、ベース引出し電極１３、エミッタ引出し電極１
１７、コレクタ引出し電極１１８を形成し、９００℃３
０分程度の熱処理を行（＼　ベースコンタクト拡散層１
６、エミッタ拡散層１２１及びコレクタコンタクト拡散
層１２３を形成してもよ（〜最後にＳｉＯ２膜７及びＳ
ｉ○２膜１４膜間４レＮＰＮトランジスタのエミッタコ
ンタクト窓１８、ベースコンタクト窓１９、コレクタコ
ンタクト窓２０、ＰＮＰトランジスタのエミッタコンタ
クト窓１２４、ベースコンタクト窓１２５、コレクタコ
ンタクト窓１２６を形成し、ＡＬ等により電極配線２１
．２２．２３．１２７．１２８．１２９を形成してこの
半導体装置は完成する（第５図Ｈ）。

この場合ＰＮＰトランジスタのベースコンタクト窓１２
５は分離領域４上に形成する（第５図■）。

以上のよう１　本実施例はＮＰＮ　トランジスタとＰＮ
Ｐトランジスタを同時に形成する方法であって、　ＮＰ
Ｎ　トランジスタのエミッタ及びコレクタ引出し電極と
ＰＮＰ　トランジスタのベース引出し電極を不純物を含
む同一の多結晶シリコン膜により同時に形成し　またＮ
ＰＮ　トランジスタのベース引出し電極とＰＮＰｈラン
ジスタのエミッタ及びコレクタ引出し電極を不純物を含
む同一の多結晶シリコン膜により同時に形成するととも
へ多結晶シリコン膜の表面及び側面に形成した絶縁膜に
よりエミッタ及びコレクタ引出し電極とベース引出し電
極が絶縁されるようにＬ　ベースコンタクト、エミッタ
コンタクト、コレクタコンタクトをセルファラインで形
成していることにより、少ない工程数で素子面積を大幅
に低減することができ、エミッタとベース間容重　ベー
スとコレクタ間容量、ベース抵抗等を低減するだけでな
く、コレクタと基板間容量、コレクタ抵抗の小さい高速
　高密度の半導体装置を実現することができムまた　上
記の実施例ではコンタクト窓１８、１９、２０，１２４
、１２６を素子領域上に形成している爪　分離酸化膜上
に形成することも可能であり、素子面積をさらに低減す
ることができ、接合容量を低減することができる（第５
図Ｊ）。

発明の効果 以上のようく　本発明はエミッタ及びコレクタ引出し電
極を不純物を含む同一の多結晶シリコン膜により同時に
形成Ｌ　エミッタ及びコレクタ引出し電極の多結晶シリ
コン膜に挟まれた領域をベースコンタクト領域とし　多
結晶シリコン膜の表面及び側面に形成した絶縁膜により
エミッタ及びコレクタ引出し電極とベース引出し電極が
絶縁されるようにＬ　ベースコンタクト、エミッタコン
タクト、コレクタコンタクトがセルファラインで形成で
きるようにしていることにより、素子面積を大幅に低減
することができ、エミッタとベース量器１　ベースとコ
レクタ間容量、ベース抵抗等を低減できるだけでなく、
コレクタと基板開窓１コレクタ抵抗を大幅に低減でき、
高速高密度の半導体装置を実現することができる方法で
あって実用的にきわめて有用であａ さらに加えて、第２の実施例によればベース引出し電極
となる多結晶シリコン膜を形成することをやぺ　直接ベ
ースコンタクトと電極配線を接続するようにしているた
べ　工程数を削減し　コストを低減することができ、実
用的に極めて有用であ翫 また　第３の実施例によればエミッタ拡散層及びコレク
タコンタクト拡散層の側面が絶縁膜で囲まれるような構
造にしていることにより、エミッタとベース間容量及び
ベースとコレクタ間容量をさらに低減することができ、
高速の半導体装置を実現することができ、実用的に極め
て有用であムまた　第４、５の実施例によればベースコ
ンタクト、エミッタコンタクト　コレクタコンタクトを
セルファラインで形成して素子面積を大幅に低減し　エ
ミッタとベース量器１　ベースとコレクタ間容態　ベー
ス抵抗等を低減するだけでなく、コレクタと基板間容量
、コレクタ抵抗の小さい高速　高密度のＮＰＮトランジ
スタとＰＮＰ　トランジスタを含む半導体装置を実現す
ることができ、実用的に極めて有用であも また　第１．３、４．５の実施例によれば多結晶シリコ
ン膜により電極を形成しており、素子領域上の外にコン
タクト窓を形成することも可能であり、素子面積を低減
でき、高速　高密度の半導体装置を実現することができ
、実用的に極めて有用であａ

【図面の簡単な説明】

ｊｌＫ　１　図（Ａ）〜（Ｆｌ　　！　２　図（Ａ）　
〜（０，ｉ　３　図（Ａ）　〜（ａ第４図面〜（Ｊｔ　
　第５図（Ａ）〜＜Ｈ）は本発明の実施例における半導
体装置の要部断面は　第１図（α　第４図（鳳　第５図
Φ〜中は本発明の実施例における半導体装置の要部平面
医　第６図はベースとエミッタをセルファラインで形成
した従来の半導体装置の要部断面図であａ Ｉ・・・Ｐ型半導体基［２，１１０・・・Ｎ型埋め込み
ＷＬ　３・・・Ｎ型エピタキシャル凰　４・・・分離領
域５．１１４・・・ベース拡散皿　？、１１，１２，１
４・・・Ｓｉｎｅｗ！ｆＬ　　９，１１７・・・エミッ
タ引出し電極　１０．１１８・・・コレクタ引出し電！
　　１３，１２０・・・ベース引出し電！　　１５，１
２１・・・エミッタ拡散皿１６．１２２・・・ベースコ
ンタクト拡散Ｊ！　　１７，１２３・・・コレクタコン
タクト拡１１Ｌ１８，１２４・・・エミッタコンタクト
：’！　　１９．１２５−ベースコンタクトλ　２０，
１２６・・・コレクタコンタクトλ２１．２２，２３，
１２７，１２８，１２９・・・電極配風１００．１０３
−ｘミッタコンタクト、　１０１，１０４・・・ベース
コンタクト、　１０２，１０５・・・コレクタコンタク
ト、　ｌｉｔ・・・Ｐ型埋め込み＃　１１２・・・Ｐ型
チャンネルストッパー、　１１３・・・Ｐ型つェル領騰 代理人の氏名　弁理士　粟野重孝　はか１名悪 図 集 図

Claims (7)

【特許請求の範囲】
1. （１）ベースコンタクトがエミッタコンタクトとコレク
   タコンタクトの間に位置する縦型バイポーラトランジス
   タからなる半導体装置であって、エミッタコンタクト及
   びコレクタコンタクト上に同時に形成されたエミッタ引
   出し電極及びコレクタ引出し電極と、前記エミッタ引出
   し電極及び前記コレクタ引出し電極の表面及び側面に形
   成された絶縁膜と、前記エミッタ引出し電極と前記コレ
   クタ引出し電極に挟まれた領域をベースコンタクトとし
   、前記ベースコンタクト上に形成され前記絶縁膜により
   前記エミッタ引出し電極及び前記コレクタ引出し電極と
   絶縁されてなるベース引出し電極とを有する半導体装置
   。
2. （２）エミッタ引出し電極及びコレクタ引出し電極の側
   面に形成された絶縁膜が熱酸化膜とＣＶＤ−ＳｉＯ＿２
   膜からなることを特徴とする特許請求の範囲第１項記載
   の半導体装置。
3. （３）エミッタ引出し電極、コレクタ引出し電極及びベ
   ース引出し電極が多結晶シリコン膜からなることを特徴
   とする特許請求の範囲第１項記載の半導体装置。
4. （４）一方導電型半導体基板の所定の位置に他方導電型
   のベース拡散層を形成する工程と、エミッタコンタクト
   及びコレクタコンタクトとなる領域上に、その上面に第
   一の絶縁膜が形成されてなる一方導電型の不純物を含む
   エミッタ引出し電極及びコレクタ引出し電極を同時に形
   成する工程と、前記エミッタ引出し電極及びコレクタ引
   出し電極の側面に第二の絶縁膜を形成するとともにベー
   スコンタクトを形成する工程と、他方導電型の不純物を
   含むベース引出し電極を形成する工程と、前記エミッタ
   引出し電極、コレクタ引出し電極及びベース引出し電極
   から一方導電型の不純物及び他方導電型の不純物を拡散
   して、一方導電型のエミッタ拡散層及びコレクタコンタ
   クト拡散層、他方導電型のベースコンタクト拡散層を形
   成する工程とを備えた半導体装置の製造方法。
5. （５）一方導電型半導体基板の所定の位置に他方導電型
   のベース拡散層を形成する工程と、エミッタコンタクト
   及びコレクタコンタクトとなる領域上に、その上面に第
   一の絶縁膜が形成されてなる一方導電型の不純物を含む
   エミッタ引出し電極及びコレクタ引出し電極を同時に形
   成するとともに前記エミッタ引出し電極とコレクタ引出
   し電極に挟まれた領域の前記半導体基板を所定の深さま
   でエッチングして溝部を形成する工程と、前記エミッタ
   引出し電極、前記コレクタ引出し電極及び前記溝部の側
   面に第二の絶縁膜を形成するとともにベースコンタクト
   を形成する工程と、他方導電型の不純物を含むベース引
   出し電極を形成する工程と、前記エミッタ引出し電極、
   コレクタ引出し電極及びベース引出し電極から一方導電
   型の不純物及び他方導電型の不純物を拡散して、一方導
   電型のエミッタ拡散層及びコレクタコンタクト拡散層、
   他方導電型のベースコンタクト拡散層を形成する工程と
   を備えた半導体装置の製造方法。
6. （６）ＮＰＮトランジスタとＰＮＰトランジスタを含む
   半導体装置において、一方導電型半導体基板の所定の位
   置に他方導電型のウェル領域を形成する工程と、前記ウ
   ェル領域内に一方導電型のベース拡散層を形成する工程
   と、前記半導体基板の所定の位置に他方導電型のベース
   拡散層を形成する工程と、前記半導体基板上に第一の多
   結晶シリコン膜を形成する工程と、ＮＰＮトランジスタ
   が形成される領域上の前記第一の多結晶シリコン膜中に
   選択的に一方導電型の不純物を導入する工程と、ＰＮＰ
   トランジスタが形成される領域上の前記第一の多結晶シ
   リコン膜中に選択的に他方導電型の不純物を導入する工
   程と、前記第一の多結晶シリコン膜上に第一の絶縁膜を
   形成する工程と、第一の絶縁膜及び前記第一の多結晶シ
   リコン膜を選択的にエッチングして、ＮＰＮトランジス
   タ及びＰＮＰトランジスタのエミッタコンタクト及びコ
   レクタコンタクトとなる領域上にエミッタ引出し電極及
   びコレクタ引出し電極を同時に形成する工程と、前記エ
   ミッタ引出し電極及びコレクタ引出し電極の側面に第二
   の絶縁膜を形成するとともに、ＮＰＮトランジスタ及び
   ＰＮＰトランジスタのベースコンタクトを同時に形成す
   る工程と、前記半導体基板上に第二の多結晶シリコン膜
   を形成する工程と、ＮＰＮトランジスタが形成される領
   域上の前記第二の多結晶シリコン膜中に選択的に他方導
   電型の不純物を導入する工程と、ＰＮＰトランジスタが
   形成される領域上の前記第二の多結晶シリコン膜中に選
   択的に一方導電型の不純物を導入する工程と、前記第二
   の多結晶シリコン膜を選択的にエッチングして、一方導
   電型の不純物を含むＮＰＮトランジスタのベース引出し
   電極及び他方導電型の不純物を含むＰＮＰトランジスタ
   のベース引出し電極を形成する工程と、前記エミッタ引
   出し電極、コレクタ引出し電極及びベース引出し電極か
   ら一方導電型の不純物及び他方導電型の不純物を拡散し
   て、ＮＰＮトランジスタとＰＮＰトランジスタのエミッ
   タ拡散層、コレクタコンタクト拡散層及びベースコンタ
   クト拡散層を形成する工程とを備えた半導体装置の製造
   方法。
7. （７）ＮＰＮトランジスタとＰＮＰトランジスタを含む
   半導体装置において、一方導電型半導体基板の所定の位
   置に他方導電型のウェル領域を形成する工程と、前記ウ
   ェル領域内に一方導電型のベース拡散層を形成する工程
   と、前記半導体基板の所定の位置に他方導電型のベース
   拡散層を形成する工程と、前記半導体基板上に一方導電
   型の不純物を含む第一の多結晶シリコン膜を形成する工
   程と、前記第一の多結晶シリコン膜上に第一の絶縁膜を
   形成する工程と、前記第一の絶縁膜及び前記第一の多結
   晶シリコン膜を選択的にエッチングして、ＰＮＰトラン
   ジスタのベースコンタクトとなる領域上にベース引出し
   電極を形成するとともにＮＰＮトランジスタのエミッタ
   コンタクト及びコレクタコンタクトとなる領域上にエミ
   ッタ引出し電極及びコレクタ引出し電極を形成する工程
   と、前記ベース引出し電極、エミッタ引出し電極及びコ
   レクタ引出し電極の側面に第二の絶縁膜を形成するとと
   もに、ＮＰＮトランジスタのベースコンタクト及びＰＮ
   Ｐトランジスタのエミッタコンタクトとコレクタコンタ
   クトを同時に形成する工程と、前記半導体基板上に他方
   導電型の不純物を含む第二の多結晶シリコン膜を形成す
   る工程と、前記第二の多結晶シリコン膜を選択的にエッ
   チングして、他方導電型の不純物を含むＮＰＮトランジ
   スタのベース引出し電極及びＰＮＰトランジスタのエミ
   ッタ引出し電極とコレクタ引出し電極を同時に形成する
   工程と、ＮＰＮトランジスタ及びＰＮＰトランジスタの
   前記エミッタ引出し電極、コレクタ引出し電極及びベー
   ス引出し電極から一方導電型の不純物及び他方導電型の
   不純物を拡散して、ＮＰＮトランジスタとＰＮＰトラン
   ジスタのエミッタ拡散層、コレクタコンタクト拡散層及
   びベースコンタクト拡散層を形成する工程とを少なくと
   も含む半導体装置の製造方法。