JPH02224324A - Soi基板 - Google Patents
Soi基板Info
- Publication number
- JPH02224324A JPH02224324A JP4591489A JP4591489A JPH02224324A JP H02224324 A JPH02224324 A JP H02224324A JP 4591489 A JP4591489 A JP 4591489A JP 4591489 A JP4591489 A JP 4591489A JP H02224324 A JPH02224324 A JP H02224324A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- oxide film
- polycrystalline silicon
- heat sink
- soi substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は積層型半導体装置に用いられる5OI(5il
icon on In5ulator )基板に関する
。
icon on In5ulator )基板に関する
。
半導体素子例えばMOSFETなどを密に集積し、三次
元的配置とするためにSOI基板が用いられており、こ
のSOI基板は通常次のようにして製造される。第4図
(ω〜(clはその製造方法の要点を説明するための模
式図である。第4図(alはSOI基板の模式断面図で
あるが、例えば単結晶シリコン基板1上に減圧CVD法
により酸化膜(SiCh)2を形成した後、この酸化膜
2に凹状のヒートシンク部3を形成して、さらにこの上
に減圧CVD法により非晶質シリコンまたは多結晶シリ
コン4を形放し、次いで多結晶シリコン4の表面からレ
ーザ光5を走査し照射することにより、多結晶シリコン
4を溶融凝固し再結晶させて単結晶シリコン領域6を形
成した状態を示している。なお多結晶シリコン4の表面
には通常レーザ光5の反射防止などのために酸化膜を形
成しておくが、ここでは図示を省略しである。第4図(
′b)はこのとき照射するレーザ光5のSOI基板幅万
同に対する全開強度分布線図であり、第4図(c)はこ
のレーザ光5を照射したときのSOI基板の溶融部の幅
方向に対する温度分布量図である。レーザ光5を照射し
て多結晶シリコン4を溶融再結晶させて良質の単結晶領
域6を得るために、m融部分の温度分布は第4図(c)
のように中央部分が低く、周辺部分が高くなるように制
御しなければならない。それは再結晶化の核となる種結
晶が多く存在する溶融部分周辺から結晶が進むのを抑制
し、中央部分から再結晶が始まるようにするためである
。そこで第4図(b)に示す強度分布を有するレーザ光
5を照射すると、酸化膜2にはヒートシンク部3が形成
してあり、溶融シ11コン中央部分の下に位置する酸化
膜2の部分の万が周辺部の酸化膜2よりm<、#融シリ
コン中央部すなわちヒートシンク部3から基板1へ逃げ
る熱の万が溶融部分周辺から逃げる熱よりも大きくなる
ので第4図(clに示すような温度分布が得られる。
元的配置とするためにSOI基板が用いられており、こ
のSOI基板は通常次のようにして製造される。第4図
(ω〜(clはその製造方法の要点を説明するための模
式図である。第4図(alはSOI基板の模式断面図で
あるが、例えば単結晶シリコン基板1上に減圧CVD法
により酸化膜(SiCh)2を形成した後、この酸化膜
2に凹状のヒートシンク部3を形成して、さらにこの上
に減圧CVD法により非晶質シリコンまたは多結晶シリ
コン4を形放し、次いで多結晶シリコン4の表面からレ
ーザ光5を走査し照射することにより、多結晶シリコン
4を溶融凝固し再結晶させて単結晶シリコン領域6を形
成した状態を示している。なお多結晶シリコン4の表面
には通常レーザ光5の反射防止などのために酸化膜を形
成しておくが、ここでは図示を省略しである。第4図(
′b)はこのとき照射するレーザ光5のSOI基板幅万
同に対する全開強度分布線図であり、第4図(c)はこ
のレーザ光5を照射したときのSOI基板の溶融部の幅
方向に対する温度分布量図である。レーザ光5を照射し
て多結晶シリコン4を溶融再結晶させて良質の単結晶領
域6を得るために、m融部分の温度分布は第4図(c)
のように中央部分が低く、周辺部分が高くなるように制
御しなければならない。それは再結晶化の核となる種結
晶が多く存在する溶融部分周辺から結晶が進むのを抑制
し、中央部分から再結晶が始まるようにするためである
。そこで第4図(b)に示す強度分布を有するレーザ光
5を照射すると、酸化膜2にはヒートシンク部3が形成
してあり、溶融シ11コン中央部分の下に位置する酸化
膜2の部分の万が周辺部の酸化膜2よりm<、#融シリ
コン中央部すなわちヒートシンク部3から基板1へ逃げ
る熱の万が溶融部分周辺から逃げる熱よりも大きくなる
ので第4図(clに示すような温度分布が得られる。
これに対して第4図(alとは異なる構造のSOI基板
とこれに対するレーザ光の強度分布を示したのが第5図
(al 、 (blである。第5図(a)は第4図(a
)と共通部分を同一符号で示しであるが、酸化膜2aに
ヒートシンク部を形成してないSOI基板の模式断面図
を示したものであり、この場合第4図(C)のような温
度分布を付与するためには、レーザ光5の空間強度分布
心図は第5図(blのように双峰型にすることが知られ
ている。すなわち、第4図(alのヒートシンク部3を
形成する代りに、レーザ光5の空間強度分布を第5図(
b)のようにすることにより溶融部には第4図の場合と
同様の温度分布が得られる。なおWJS図ではSOI基
板の温度分布線図およびその他第4図と重複する点は説
明を省略しである。
とこれに対するレーザ光の強度分布を示したのが第5図
(al 、 (blである。第5図(a)は第4図(a
)と共通部分を同一符号で示しであるが、酸化膜2aに
ヒートシンク部を形成してないSOI基板の模式断面図
を示したものであり、この場合第4図(C)のような温
度分布を付与するためには、レーザ光5の空間強度分布
心図は第5図(blのように双峰型にすることが知られ
ている。すなわち、第4図(alのヒートシンク部3を
形成する代りに、レーザ光5の空間強度分布を第5図(
b)のようにすることにより溶融部には第4図の場合と
同様の温度分布が得られる。なおWJS図ではSOI基
板の温度分布線図およびその他第4図と重複する点は説
明を省略しである。
しかしながら、以上述べたSOI基板は多結晶シリコン
を溶融凝固し、再結晶させて得られる単結晶領域に関し
てなお次のような問題がある。
を溶融凝固し、再結晶させて得られる単結晶領域に関し
てなお次のような問題がある。
再び@4図(c)を参照して説明する。第4図telの
温度分布線図のA点は多結晶シリコンの溶融時(こおけ
る中央部、二つのB点はいずれも多結晶シリコンとその
溶融部との境界の温度であり、これら各点における再結
晶の進む方向を矢印で示しである。溶融シリコンが凝固
に際して再結晶するのはA点および二つのB点の温度の
低い個所から開始し、B点はいずれも多結晶シリコンと
の境界であるから再結晶した部分は多結晶シリコンとな
るが、A点では単結晶となって再結晶が進行する。した
がってA点から拡がる単結晶領域は両側の各B点から多
結晶となって固化が進行する速度によって決まり、各B
点から伸びた結晶粒界などの結晶欠陥がA点近傍まで侵
入するようになる。w、6図はその梯子を示した模式図
であり、第6図(ωに第4図(a)を再唱し、その各位
置と対応するように$6図tblに結晶粒界の発生状態
を示しである。すなわち、第6図tb+のように結晶粒
界7は、単結晶領域6となるべき再結晶部分の側端の不
I@融多結晶シ」コン4から発生し、再結晶部分の中央
付近まで伸びている。第6図(b)に付記した矢印はレ
ーザ光5の走査方向を表わす。結晶粒界7は結晶の転位
などに起因するものであり、このような単結晶領#6と
なるべき再結晶部分にMOSFETやジャンクショント
ランジスタなどを形成した場合には、これらの機能素子
のもれ電流の憎加、移動度の低下、耐圧の減少など種々
の不都合が生ずる。
温度分布線図のA点は多結晶シリコンの溶融時(こおけ
る中央部、二つのB点はいずれも多結晶シリコンとその
溶融部との境界の温度であり、これら各点における再結
晶の進む方向を矢印で示しである。溶融シリコンが凝固
に際して再結晶するのはA点および二つのB点の温度の
低い個所から開始し、B点はいずれも多結晶シリコンと
の境界であるから再結晶した部分は多結晶シリコンとな
るが、A点では単結晶となって再結晶が進行する。した
がってA点から拡がる単結晶領域は両側の各B点から多
結晶となって固化が進行する速度によって決まり、各B
点から伸びた結晶粒界などの結晶欠陥がA点近傍まで侵
入するようになる。w、6図はその梯子を示した模式図
であり、第6図(ωに第4図(a)を再唱し、その各位
置と対応するように$6図tblに結晶粒界の発生状態
を示しである。すなわち、第6図tb+のように結晶粒
界7は、単結晶領域6となるべき再結晶部分の側端の不
I@融多結晶シ」コン4から発生し、再結晶部分の中央
付近まで伸びている。第6図(b)に付記した矢印はレ
ーザ光5の走査方向を表わす。結晶粒界7は結晶の転位
などに起因するものであり、このような単結晶領#6と
なるべき再結晶部分にMOSFETやジャンクショント
ランジスタなどを形成した場合には、これらの機能素子
のもれ電流の憎加、移動度の低下、耐圧の減少など種々
の不都合が生ずる。
本発明は上述の点に鑑みてなされたものであり、その目
的は酸化膜上に形成した多結晶シリコンを溶融再結晶し
て得られ、結晶欠陥の存在しない単結晶領域を有するS
O工基板を提供することにある。
的は酸化膜上に形成した多結晶シリコンを溶融再結晶し
て得られ、結晶欠陥の存在しない単結晶領域を有するS
O工基板を提供することにある。
上記課題を解決するために、本発明のSOI基板は非晶
質または多結晶シリコンが/NMして再結晶する単結晶
領域の両側端近傍の酸化膜に、レーザ光の走査方向と同
一方間に延びる二つの互に平行な溝状のヒートシンク部
を形成したものである。
質または多結晶シリコンが/NMして再結晶する単結晶
領域の両側端近傍の酸化膜に、レーザ光の走査方向と同
一方間に延びる二つの互に平行な溝状のヒートシンク部
を形成したものである。
不発明では非晶質または多結晶シリコン層が再結晶によ
り単結晶となる領域の両側端近傍に対応する位置の酸化
膜にヒートシンク部を形成しであるために、全体の温度
分布としてはこのヒートシンク部にも低い温度の個所が
でき、これが再結晶の際、溶融部と不溶融部との境界か
ら再結晶した多結晶の内部への進行を抑制するストッパ
ーの役割を果し、その結果広い範囲で結晶欠陥のない単
結晶領域を確保することができる。
り単結晶となる領域の両側端近傍に対応する位置の酸化
膜にヒートシンク部を形成しであるために、全体の温度
分布としてはこのヒートシンク部にも低い温度の個所が
でき、これが再結晶の際、溶融部と不溶融部との境界か
ら再結晶した多結晶の内部への進行を抑制するストッパ
ーの役割を果し、その結果広い範囲で結晶欠陥のない単
結晶領域を確保することができる。
以下不発明を実施例に基づき説明する。
第1図(at〜(C)は本発明のSOI基板の王な製造
工程を示したものであり、第4図〜第6図と共通部分を
同一符号で表わしである。まず単結晶シリコン基板1の
上に減圧CVD法を用いて厚さ約2pmの酸化膜(Si
Oz)2bを形成する(第1図(at)。
工程を示したものであり、第4図〜第6図と共通部分を
同一符号で表わしである。まず単結晶シリコン基板1の
上に減圧CVD法を用いて厚さ約2pmの酸化膜(Si
Oz)2bを形成する(第1図(at)。
次にこの酸化膜2bの表面にフォトリングラフィにより
加〜lQQ pfn 幅のヒートシンク部3とその両側
にレーザ光の走査方向と同じ方向で互に平行な二つの鍔
状の一部5 pmのヒートシンク部8を形成する〔第1
図(b)〕。ヒートシンク部3は第4図(atに示した
ものと閤じであるか第5図(alに示したようなヒート
シンク部3そ形成しない@甘には二つのヒートシンク部
8のみとする。続いて減圧CVD法により成膜温反約5
00℃で厚さ0.5μfflの非晶質シリコンまたはg
膜温度約600℃で厚さ0.5μmの多結晶シリコン層
4を形成する〔第1図(C)〕。なお多結晶シリコン層
4の上に形成する酸化膜についでは第4図(alの場合
と同様にここでも図示を省略しである。
加〜lQQ pfn 幅のヒートシンク部3とその両側
にレーザ光の走査方向と同じ方向で互に平行な二つの鍔
状の一部5 pmのヒートシンク部8を形成する〔第1
図(b)〕。ヒートシンク部3は第4図(atに示した
ものと閤じであるか第5図(alに示したようなヒート
シンク部3そ形成しない@甘には二つのヒートシンク部
8のみとする。続いて減圧CVD法により成膜温反約5
00℃で厚さ0.5μfflの非晶質シリコンまたはg
膜温度約600℃で厚さ0.5μmの多結晶シリコン層
4を形成する〔第1図(C)〕。なお多結晶シリコン層
4の上に形成する酸化膜についでは第4図(alの場合
と同様にここでも図示を省略しである。
この状態で多結晶シリコン層4に第4図(b)に示した
受量強度分布をもつレーザ光を照射するか、この過程と
酸化膜2bの形状に対応する温度分布および単結晶領域
の生成についてはそれぞれ第2図(at + (1)l
* (c)に示した。tJJ2図(JはM1図(cl
のSOI基板にレーザ光5を建立しながら照射し゛C多
結晶シリコン層4を一部を残して浴−し、+1)結晶さ
せて単結晶領域6を得た状態の俣式断1図であり、第2
図(blは多結晶シリコンの4浴一部分の幅方向の温反
分布巌図である。第2図(b)を前述の第4図tc)と
対比して説明する。第2図tb)も第4図(clと同様
に中央部の温度の低い点をA、多結晶シリコン4とその
11M部との境界温度をBとして表わしであるが、第2
図(b)が第4図telと異なるb[は、ヒートシンク
部8の位置に対応して温度の低い二つの点Cが存在する
ことである。モしてA、B。
受量強度分布をもつレーザ光を照射するか、この過程と
酸化膜2bの形状に対応する温度分布および単結晶領域
の生成についてはそれぞれ第2図(at + (1)l
* (c)に示した。tJJ2図(JはM1図(cl
のSOI基板にレーザ光5を建立しながら照射し゛C多
結晶シリコン層4を一部を残して浴−し、+1)結晶さ
せて単結晶領域6を得た状態の俣式断1図であり、第2
図(blは多結晶シリコンの4浴一部分の幅方向の温反
分布巌図である。第2図(b)を前述の第4図tc)と
対比して説明する。第2図tb)も第4図(clと同様
に中央部の温度の低い点をA、多結晶シリコン4とその
11M部との境界温度をBとして表わしであるが、第2
図(b)が第4図telと異なるb[は、ヒートシンク
部8の位置に対応して温度の低い二つの点Cが存在する
ことである。モしてA、B。
C各点における再結晶の進む方向を矢印で示しである。
この場合の再結晶の過程はA、BEよび6点から開始す
る。したがって第4図(C)ではB点から伸びる多結晶
シリコンがA点近傍にまで達する可能性をもっているの
に対し、w、2図(blでは6点からも再結晶が開始し
、6点は完全な溶融部であるから6点からの再結晶はB
点からの多結晶が進むのを6点で止める役割をもつ。す
なわち、B点から伸びる結晶粒界などの結晶欠陥がA点
近傍まで侵入するのを6点に2ける周辺方向に進む再結
晶が抑制するのである。このとき得られる単結晶領域す
と佑晶′m界7の発生状態を第6図(b)(こ徴って鶏
2図(clに示す。矢印はレーザ光5の走査方向を表わ
している。第2図(clを褐6図(blと比べれは明ら
かなように本発明における場合の第2図(clでは結晶
粒界7は多結晶シリコン4の周辺から発生して内部に進
むが酸化膜2bに形成した二つの溝状ヒートシンク8よ
り内側にまで到達するCとなく、広い範曲で単結晶領域
6が確保されていることがわかる。
る。したがって第4図(C)ではB点から伸びる多結晶
シリコンがA点近傍にまで達する可能性をもっているの
に対し、w、2図(blでは6点からも再結晶が開始し
、6点は完全な溶融部であるから6点からの再結晶はB
点からの多結晶が進むのを6点で止める役割をもつ。す
なわち、B点から伸びる結晶粒界などの結晶欠陥がA点
近傍まで侵入するのを6点に2ける周辺方向に進む再結
晶が抑制するのである。このとき得られる単結晶領域す
と佑晶′m界7の発生状態を第6図(b)(こ徴って鶏
2図(clに示す。矢印はレーザ光5の走査方向を表わ
している。第2図(clを褐6図(blと比べれは明ら
かなように本発明における場合の第2図(clでは結晶
粒界7は多結晶シリコン4の周辺から発生して内部に進
むが酸化膜2bに形成した二つの溝状ヒートシンク8よ
り内側にまで到達するCとなく、広い範曲で単結晶領域
6が確保されていることがわかる。
以上と同様の手法で栗5図(alに示したSOI基板の
酸化膜2aに対して二つのヒートシンク部8を形成し、
その上に例えは多結晶シリコン4を積んだ状態の模式断
面図をwJ3図(a) 、ヒートシンク8の位置を表わ
す平面図を第3図(blに示した。これに照射するレー
ザ光の受量強度分布は第5図(blに示した巌図のよう
な双峰型が通用されるが、その走査方向を矢印で第3図
(b)に付記しである。例えばヒートシンク8の幅は5
〜IQ pm 、 ヒートシンク8同士の間隔は60
〜80Pfnとし浴一部分の1隅を100μm程度とす
ることができる。
酸化膜2aに対して二つのヒートシンク部8を形成し、
その上に例えは多結晶シリコン4を積んだ状態の模式断
面図をwJ3図(a) 、ヒートシンク8の位置を表わ
す平面図を第3図(blに示した。これに照射するレー
ザ光の受量強度分布は第5図(blに示した巌図のよう
な双峰型が通用されるが、その走査方向を矢印で第3図
(b)に付記しである。例えばヒートシンク8の幅は5
〜IQ pm 、 ヒートシンク8同士の間隔は60
〜80Pfnとし浴一部分の1隅を100μm程度とす
ることができる。
溶融部分の温度分布、再結晶による単結晶への変換のプ
ロセスなどは、第2図について説明したのと同じであり
、重複を避けるためにここでは省略する。
ロセスなどは、第2図について説明したのと同じであり
、重複を避けるためにここでは省略する。
以上説明したように本発明ではSOI基板の多結晶シリ
コンをmj漠し再結晶させて単結晶とする領域の両側端
近傍に相当する位置で、多結晶シリコンの直下にある酸
化膜にレーザ光の走査方向に沿って二つの溝状ヒートシ
ンク部を形成しておくことにより、再結晶時における周
辺からの結晶欠陥が中央部近1Jまで進展するのを阻止
し、SOI基板に良質の単結晶領域の形成を可能にした
ものである。なお酸化膜上に初めに積層する多結晶シリ
コンの代りに非晶質シリコンとしても同様の結果が得ら
れることは当然である。
コンをmj漠し再結晶させて単結晶とする領域の両側端
近傍に相当する位置で、多結晶シリコンの直下にある酸
化膜にレーザ光の走査方向に沿って二つの溝状ヒートシ
ンク部を形成しておくことにより、再結晶時における周
辺からの結晶欠陥が中央部近1Jまで進展するのを阻止
し、SOI基板に良質の単結晶領域の形成を可能にした
ものである。なお酸化膜上に初めに積層する多結晶シリ
コンの代りに非晶質シリコンとしても同様の結果が得ら
れることは当然である。
30I基板は酸化膜上の非晶質または多結晶シリコン層
の両側端部を残すようにレーザ光を照射して一旦841
1し凝固させ、その際の再結晶により中央部を単結晶と
するが、そのとき従来はI@融部と両側端部の境界から
結晶欠陥が中央部にまで達して、そこに結晶粒界などが
存在するようになり、良質の単結晶となり難く、これが
原因でその上に形成される機能素子の特性を損うことが
多かったが、これに対して本発明では実施例で述べたよ
うに、#LH晶となるべき領域の両側面近傍に位置する
酸化膜上に、レーザ光の定食方向と同じ方向に並行する
二つの4状ヒートシンク部を形成しておいたために、こ
のヒートシンク部が再結晶のときの両側端部からの結晶
欠陥の進行を阻止し、SOI基板の中央部には良質の単
結晶領域を得ることができる。その結果この単結晶領域
上に形成した例えばMOSFETなどは、チャネル面積
に対するSOI基板の幅寸法の影響が少なくなり、その
他の素子についても耐圧、移動夏などに関して特性の同
上が顧著である。
の両側端部を残すようにレーザ光を照射して一旦841
1し凝固させ、その際の再結晶により中央部を単結晶と
するが、そのとき従来はI@融部と両側端部の境界から
結晶欠陥が中央部にまで達して、そこに結晶粒界などが
存在するようになり、良質の単結晶となり難く、これが
原因でその上に形成される機能素子の特性を損うことが
多かったが、これに対して本発明では実施例で述べたよ
うに、#LH晶となるべき領域の両側面近傍に位置する
酸化膜上に、レーザ光の定食方向と同じ方向に並行する
二つの4状ヒートシンク部を形成しておいたために、こ
のヒートシンク部が再結晶のときの両側端部からの結晶
欠陥の進行を阻止し、SOI基板の中央部には良質の単
結晶領域を得ることができる。その結果この単結晶領域
上に形成した例えばMOSFETなどは、チャネル面積
に対するSOI基板の幅寸法の影響が少なくなり、その
他の素子についても耐圧、移動夏などに関して特性の同
上が顧著である。
第1図(−〜(C)は本発明のSOI基板の主な製造工
程図%為2図輪)は単結晶狽域を形成した不発明のSO
I基板の模式断面図、第2図(blは本発明の5OIf
i攻の幅方向に対する浴[都の温度分布線図、tI%2
図(c)は不発明のSOI基板に発生する結晶粒界の様
子を示す模式平面図、第3図1a)は第2図(a)とは
異なる例を示すSOI基板の模式断面図。 fjP、3図(b)は同じく模式平面図、第4図(ωは
従来のSOI基板の模式断面図、第4図(b)はレーザ
光の全開強度分布線図、第4図(c)は従来のSOI基
板の一方間に対する温度分布線図、第5図1alは第4
図(a)とは異なる例を示すSOI基板の模式断面図、
wJ5図(b)は第4図(b)とは異なる例を示すレー
ザ光の見間強度分布線図、@6図(alは第4図(a)
を再掲したSOI基板の模式断面−、第6図(blは第
6図(a)に対応して結晶粒界の発生状態を示した模式
平面図である。 】・・・シリコン基板、2 、2 a 、 2 b −
酸化膜、3.8・・・ヒートシンク部、4・・・多結晶
シリコン、5・・・レーザ光、6・・・単結晶領域、7
・・・結晶粒界。 第1図 第 図 第 図
程図%為2図輪)は単結晶狽域を形成した不発明のSO
I基板の模式断面図、第2図(blは本発明の5OIf
i攻の幅方向に対する浴[都の温度分布線図、tI%2
図(c)は不発明のSOI基板に発生する結晶粒界の様
子を示す模式平面図、第3図1a)は第2図(a)とは
異なる例を示すSOI基板の模式断面図。 fjP、3図(b)は同じく模式平面図、第4図(ωは
従来のSOI基板の模式断面図、第4図(b)はレーザ
光の全開強度分布線図、第4図(c)は従来のSOI基
板の一方間に対する温度分布線図、第5図1alは第4
図(a)とは異なる例を示すSOI基板の模式断面図、
wJ5図(b)は第4図(b)とは異なる例を示すレー
ザ光の見間強度分布線図、@6図(alは第4図(a)
を再掲したSOI基板の模式断面−、第6図(blは第
6図(a)に対応して結晶粒界の発生状態を示した模式
平面図である。 】・・・シリコン基板、2 、2 a 、 2 b −
酸化膜、3.8・・・ヒートシンク部、4・・・多結晶
シリコン、5・・・レーザ光、6・・・単結晶領域、7
・・・結晶粒界。 第1図 第 図 第 図
Claims (1)
- 1)シリコン基板上に酸化膜と非晶質または多結晶シリ
コンを順次積層し、レーザ光を照射して前記非晶質また
は多結晶シリコン層の所定領域を溶融し再結晶させるこ
とにより前記所定領域を単結晶としたSOI基板であっ
て、前記単結晶となる所定領域の両側端近傍の前記酸化
膜層上に前記レーザ光の走査方向と同一方向に延びる二
つの互に平行な溝状のヒートシンク部を有することを特
徴とするSOI基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4591489A JPH02224324A (ja) | 1989-02-27 | 1989-02-27 | Soi基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4591489A JPH02224324A (ja) | 1989-02-27 | 1989-02-27 | Soi基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02224324A true JPH02224324A (ja) | 1990-09-06 |
Family
ID=12732516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4591489A Pending JPH02224324A (ja) | 1989-02-27 | 1989-02-27 | Soi基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02224324A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6512246B1 (en) | 1999-09-17 | 2003-01-28 | Nec Corporation | Thin film transistor |
| US11063495B2 (en) | 2019-07-01 | 2021-07-13 | Nidec Motor Corporation | Heatsink clamp for multiple electronic components |
-
1989
- 1989-02-27 JP JP4591489A patent/JPH02224324A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6512246B1 (en) | 1999-09-17 | 2003-01-28 | Nec Corporation | Thin film transistor |
| US11063495B2 (en) | 2019-07-01 | 2021-07-13 | Nidec Motor Corporation | Heatsink clamp for multiple electronic components |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02224324A (ja) | Soi基板 | |
| JPS63102265A (ja) | 半導体装置の製造方法 | |
| JPS62160712A (ja) | 半導体装置の製造方法 | |
| JPS58162032A (ja) | 結晶化法 | |
| JPH0335822B2 (ja) | ||
| JPH0560668B2 (ja) | ||
| JP2993107B2 (ja) | 半導体薄膜の製造方法 | |
| JPH0113209B2 (ja) | ||
| JPH03114219A (ja) | 半導体装置用基板の製造方法 | |
| JPH046824A (ja) | 結晶性半導体薄膜の製造方法 | |
| JP2566663B2 (ja) | 半導体単結晶膜の製造方法 | |
| JPS59119822A (ja) | 半導体装置の製造方法 | |
| JPS62250630A (ja) | 半導体装置の製造方法 | |
| JPS5893224A (ja) | 半導体単結晶膜の製造方法 | |
| JPS63142810A (ja) | 半導体装置の製造方法 | |
| JPS61251114A (ja) | 単結晶シリコン膜の製造方法 | |
| JPS62208620A (ja) | 半導体装置の製造方法 | |
| JPS6060747A (ja) | 半導体装置 | |
| JPH02211617A (ja) | 半導体装置の製造方法 | |
| JPS5961118A (ja) | 半導体装置の製造方法 | |
| JPH0693428B2 (ja) | 多層半導体基板の製造方法 | |
| JPH0382014A (ja) | 半導体薄膜の製造方法 | |
| JPS5880830A (ja) | 半導体装置用基板の製造方法 | |
| JPH0368532B2 (ja) | ||
| JPS59195819A (ja) | 半導体単結晶層の形成方法 |