JPH0693428B2 - 多層半導体基板の製造方法 - Google Patents
多層半導体基板の製造方法Info
- Publication number
- JPH0693428B2 JPH0693428B2 JP62305890A JP30589087A JPH0693428B2 JP H0693428 B2 JPH0693428 B2 JP H0693428B2 JP 62305890 A JP62305890 A JP 62305890A JP 30589087 A JP30589087 A JP 30589087A JP H0693428 B2 JPH0693428 B2 JP H0693428B2
- Authority
- JP
- Japan
- Prior art keywords
- opening
- semiconductor substrate
- insulating film
- silicon
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
- H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H10P14/3814—Continuous wave laser beam
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2902—Materials being Group IVA materials
- H10P14/2905—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3238—Materials thereof being insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3451—Structure
- H10P14/3452—Microstructure
- H10P14/3458—Monocrystalline
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
- H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H10P14/382—Scanning of a beam
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
- Y10S117/903—Dendrite or web or cage technique
- Y10S117/904—Laser beam
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は半導体基板の製造方法に関し、特に絶縁体上
に形成された単結晶半導体基板上にトランジスタ等の回
路素子を形成する多層半導体基板の製造方法に関するも
のである。
に形成された単結晶半導体基板上にトランジスタ等の回
路素子を形成する多層半導体基板の製造方法に関するも
のである。
［従来の技術］ 半導体装置の高性能化のため回路素子を誘導体で分離し
て浮遊容量の少ない半導体集積回路を製造する試み、ま
た回路素子を立体的に積層するいわゆる三次元回路素子
を製造する試みがなされており、その一方法として絶縁
層上に非単結晶の半導体層を形成し、これをレーザ光等
のエネルギ線を照射することによって表面層のみを加熱
し単結晶の半導体層を形成する方法がある。この際絶縁
体に部分的に半導体単結晶基板に達する開口部を設けて
おき、非単結晶の半導体層の溶融を開口部の単結晶半導
体を基板の表面にまで及ぼさせるこにより、非単結晶の
半導体層基板単結晶と同一の結晶軸を持った単結晶にす
ることが試みられている。
て浮遊容量の少ない半導体集積回路を製造する試み、ま
た回路素子を立体的に積層するいわゆる三次元回路素子
を製造する試みがなされており、その一方法として絶縁
層上に非単結晶の半導体層を形成し、これをレーザ光等
のエネルギ線を照射することによって表面層のみを加熱
し単結晶の半導体層を形成する方法がある。この際絶縁
体に部分的に半導体単結晶基板に達する開口部を設けて
おき、非単結晶の半導体層の溶融を開口部の単結晶半導
体を基板の表面にまで及ぼさせるこにより、非単結晶の
半導体層基板単結晶と同一の結晶軸を持った単結晶にす
ることが試みられている。
第５図は従来のエネルギ線を照射する直前の半導体基板
の平面図であり、第６図は第５図のVI−VI断面図であ
る。
の平面図であり、第６図は第５図のVI−VI断面図であ
る。
以下、両図を参照してその構成について説明する。
まず、単結晶よりなるシリコン基板１上に二酸化シリコ
ンよりなる酸化膜２が厚さ１μｍで形成され、所定位置
にシリコン基板１に達する開口３が設けられる。開口３
内部を含み酸化膜２上に化学的気相成長法（CVD法）で
0.5μｍの厚さに多結晶シリコン５を堆積させ、その上
にやはりCVD法で100Åの厚さに酸化膜６を堆積させる。
さらに酸化膜６上には開口３上方位置にCVD法で500Åの
厚さにストライプ状に窒化膜７が堆積される。また窒化
膜７同士に挾まれた酸化膜６上には、同じくCVD法で500
Åの厚さの窒化膜12が幅５μｍ、間隔10μｍで形成され
る。ここで開口３は通常スクライブ線と呼ばれ、幅100
〜200μｍ、長さ10〜20mmで半導体集積回路のチップを
分断するための領域として設けられている。
ンよりなる酸化膜２が厚さ１μｍで形成され、所定位置
にシリコン基板１に達する開口３が設けられる。開口３
内部を含み酸化膜２上に化学的気相成長法（CVD法）で
0.5μｍの厚さに多結晶シリコン５を堆積させ、その上
にやはりCVD法で100Åの厚さに酸化膜６を堆積させる。
さらに酸化膜６上には開口３上方位置にCVD法で500Åの
厚さにストライプ状に窒化膜７が堆積される。また窒化
膜７同士に挾まれた酸化膜６上には、同じくCVD法で500
Åの厚さの窒化膜12が幅５μｍ、間隔10μｍで形成され
る。ここで開口３は通常スクライブ線と呼ばれ、幅100
〜200μｍ、長さ10〜20mmで半導体集積回路のチップを
分断するための領域として設けられている。
第７図はエネルギ線の照射時における半導体基板の断面
図である。
図である。
以下、図を参照して照射状態について説明する。
第６図のような構造の基板に連続発振のアルゴンレーザ
光９を100μｍに絞って走査速度25cm/sで走査しながら
照射し、多結晶シリコン５を溶融させる。溶融された溶
融シリコン10の固化再結晶化は、開口３の単結晶シリコ
ン基板１から酸化膜２上の多結晶シリコン５に向かって
起こり、酸化膜２上の多結晶シリコン５はレーザ光の照
射が終了すると、基板単結晶シリコンと同一の結晶軸を
持った単結晶化シリコン11になる。この際開口３上の窒
化膜７はレーザ光照射時にレーザ光の反射防止膜として
は働き、酸化膜２より熱拡散が大きい開口３中の多結晶
シリコンの温度下降を防ぐために設けられている。さら
に、酸化膜２上の多結晶シリコン５上に設けられたスト
ライプ状の窒化膜12はレーザ光照射時の多結晶シリコン
５の横方向温度分布を制御し、単結晶成長がチップ全体
に続くようにするために設けられており、その再結晶化
の機構については特願昭61−048468に詳細に述べられて
いる。また酸化膜６はレーザ光照射時に溶融した溶融シ
リコン10中へ窒化膜7,12中の窒素が混入しないための混
入阻止膜として設けられている。レーザ光照射が終了
し、チップ内の多結晶シリコン５が単結晶化した後、窒
化膜7,12および酸化膜６は除去され、後は通常の集積回
路製造プロセスによって酸化膜２上の単結晶化シリコン
11上に回路素子が形成される。全プロセス終了後に半導
体基板は開口３に沿って分断（スクライブ）され、10〜
20mm角の半導体集積回路のチップが完成する。したがっ
て、開口３は酸化膜２上に単結晶化シリコン基板１と同
じ結晶軸を持った単結晶化シリコン膜11を製造する役割
と、全プロセス終了後集積回路チップを分断するための
スクライブ線としての役割を持っている。
光９を100μｍに絞って走査速度25cm/sで走査しながら
照射し、多結晶シリコン５を溶融させる。溶融された溶
融シリコン10の固化再結晶化は、開口３の単結晶シリコ
ン基板１から酸化膜２上の多結晶シリコン５に向かって
起こり、酸化膜２上の多結晶シリコン５はレーザ光の照
射が終了すると、基板単結晶シリコンと同一の結晶軸を
持った単結晶化シリコン11になる。この際開口３上の窒
化膜７はレーザ光照射時にレーザ光の反射防止膜として
は働き、酸化膜２より熱拡散が大きい開口３中の多結晶
シリコンの温度下降を防ぐために設けられている。さら
に、酸化膜２上の多結晶シリコン５上に設けられたスト
ライプ状の窒化膜12はレーザ光照射時の多結晶シリコン
５の横方向温度分布を制御し、単結晶成長がチップ全体
に続くようにするために設けられており、その再結晶化
の機構については特願昭61−048468に詳細に述べられて
いる。また酸化膜６はレーザ光照射時に溶融した溶融シ
リコン10中へ窒化膜7,12中の窒素が混入しないための混
入阻止膜として設けられている。レーザ光照射が終了
し、チップ内の多結晶シリコン５が単結晶化した後、窒
化膜7,12および酸化膜６は除去され、後は通常の集積回
路製造プロセスによって酸化膜２上の単結晶化シリコン
11上に回路素子が形成される。全プロセス終了後に半導
体基板は開口３に沿って分断（スクライブ）され、10〜
20mm角の半導体集積回路のチップが完成する。したがっ
て、開口３は酸化膜２上に単結晶化シリコン基板１と同
じ結晶軸を持った単結晶化シリコン膜11を製造する役割
と、全プロセス終了後集積回路チップを分断するための
スクライブ線としての役割を持っている。
［発明が解決しようとする問題点］ 上記のような従来の製造方法においては、開口３が直線
状に大きな領域にわたって形成されている。したがって
開口３中の多結晶シリコン５と酸化膜２上の多結晶シリ
コン５の溶融時の温度分布が違う（酸化膜２上の多結晶
シリコン５の温度が高い）ため、溶融シリコン10の粘度
は酸化膜２上の方が小さくなる。そのため酸化膜2,6と
の界面に働く表面張力により、開口３端に接する酸化膜
２上の単結晶シリコン基板１と同じ結晶軸を持った単結
晶化シリコン５は再結晶化時（単結晶化時）にその膜厚
が薄くなってしまう。
状に大きな領域にわたって形成されている。したがって
開口３中の多結晶シリコン５と酸化膜２上の多結晶シリ
コン５の溶融時の温度分布が違う（酸化膜２上の多結晶
シリコン５の温度が高い）ため、溶融シリコン10の粘度
は酸化膜２上の方が小さくなる。そのため酸化膜2,6と
の界面に働く表面張力により、開口３端に接する酸化膜
２上の単結晶シリコン基板１と同じ結晶軸を持った単結
晶化シリコン５は再結晶化時（単結晶化時）にその膜厚
が薄くなってしまう。
第８図はこの状態を示した半導体基板の断面図である。
図に示すように開口３端部の酸化膜２上の多結晶シリコ
ン５は凹んで凹部15となり、その凹んだ分は走査下流側
の開口３端部の酸化膜２上の多結晶シリコン５を膨れさ
せて凸部16を生じさせる。場合によってこの凹みがさら
に進み開口３端で単結晶化シリコン11が溶融時の溶融シ
リコン10の移動により消滅してしまう（膜厚が０にな
る）という問題点があった。この問題は開口３と酸化膜
２上での多結晶シリコン５の溶融時の温度を均一にすれ
ば解決することは明白であるが、事実上種々の構造にお
いて温度を均一にすることはコストの問題上困難であっ
た。ここで、さらにこの問題を解決するために開口部を
小さくして温度を均一にしようという試みがある。
ン５は凹んで凹部15となり、その凹んだ分は走査下流側
の開口３端部の酸化膜２上の多結晶シリコン５を膨れさ
せて凸部16を生じさせる。場合によってこの凹みがさら
に進み開口３端で単結晶化シリコン11が溶融時の溶融シ
リコン10の移動により消滅してしまう（膜厚が０にな
る）という問題点があった。この問題は開口３と酸化膜
２上での多結晶シリコン５の溶融時の温度を均一にすれ
ば解決することは明白であるが、事実上種々の構造にお
いて温度を均一にすることはコストの問題上困難であっ
た。ここで、さらにこの問題を解決するために開口部を
小さくして温度を均一にしようという試みがある。
第９図はこの実施例を示した平面図であり、第10図は第
９図のＸ−Ｘ′断面図である。
９図のＸ−Ｘ′断面図である。
両面を参照して、スクライブ線17の領域は開口を形成せ
ず、スクライブ線17の近傍に一辺５μｍの正方形の開口
18を15μｍごとに設けている。このように開口を小さく
して離散的に設けると、多結晶シリコン５の溶融時の温
度の不均一性は小さくた開口18に限定されるため、再結
晶化後の多結晶シリコン５の膜厚の不均一性は小さくな
り回路素子製造上の問題は避けられるようになる。しか
し実際には次工程のマスク合わせのためのアライメント
マーク等の直線上の開口部を設ける必要があるため、開
口部すべてを小さくして離散的に設けることは実用上問
題が多い。
ず、スクライブ線17の近傍に一辺５μｍの正方形の開口
18を15μｍごとに設けている。このように開口を小さく
して離散的に設けると、多結晶シリコン５の溶融時の温
度の不均一性は小さくた開口18に限定されるため、再結
晶化後の多結晶シリコン５の膜厚の不均一性は小さくな
り回路素子製造上の問題は避けられるようになる。しか
し実際には次工程のマスク合わせのためのアライメント
マーク等の直線上の開口部を設ける必要があるため、開
口部すべてを小さくして離散的に設けることは実用上問
題が多い。
この発明は上記のような問題点を解決するためになされ
たもので、絶縁体に直線状の開口を有していても基板と
同一の結晶軸を持った単結晶でかつ膜厚の変化の少ない
半導体層を得ることを目的とする。
たもので、絶縁体に直線状の開口を有していても基板と
同一の結晶軸を持った単結晶でかつ膜厚の変化の少ない
半導体層を得ることを目的とする。
［問題点を解決するための手段］ この発明に係る多層半導体基板の製造方法においては、
直線状の開口から少なくとも10μｍの距離で熱エネルギ
走査下流側の絶縁膜にその面積が25μm2以下の開口を設
けたものである。
直線状の開口から少なくとも10μｍの距離で熱エネルギ
走査下流側の絶縁膜にその面積が25μm2以下の開口を設
けたものである。
［作用］ この発明においては、直線状の開口部の近傍に設けられ
た面積25μm2以下の開口部が再結晶化後の多結晶シリコ
ンの膜厚変化を抑える。
た面積25μm2以下の開口部が再結晶化後の多結晶シリコ
ンの膜厚変化を抑える。
［実施例］ 第1A図〜第1F図はこの発明の一実施例における製造方法
を示す概略工程断面図であり、第２図はエネルギ線照射
前の第1D図に対応する半導体基板の平面図である。
を示す概略工程断面図であり、第２図はエネルギ線照射
前の第1D図に対応する半導体基板の平面図である。
以下、これらの図を参照してこの製造方法について説明
する。
する。
まず、多結晶よりなるシリコン基板１上に厚さ１μｍの
酸化シリコンよりなる酸化膜２を形成し（第1A図参
照）、これをパターニングすることによってシリコン基
板１に達する開口3,4を形成する。ここで開口３はスク
ライブ線（幅100〜200μｍ、長さ10〜20mm）として用い
るものであり開口４は一辺が５μｍの正方形の開口断面
を有し、開口３から距離ａが50μｍで開口３に沿って15
μｍごとに離散的に設けられる（第1B図参照）。
酸化シリコンよりなる酸化膜２を形成し（第1A図参
照）、これをパターニングすることによってシリコン基
板１に達する開口3,4を形成する。ここで開口３はスク
ライブ線（幅100〜200μｍ、長さ10〜20mm）として用い
るものであり開口４は一辺が５μｍの正方形の開口断面
を有し、開口３から距離ａが50μｍで開口３に沿って15
μｍごとに離散的に設けられる（第1B図参照）。
次に、開口3,4内部を含み、酸化膜２上にCVD法で多結晶
シリコンを厚さ0.5μｍに堆積させ、さらにその上に同
じくCVD法で酸化膜６を厚さ100Åに堆積させる（第1C図
参照）。
シリコンを厚さ0.5μｍに堆積させ、さらにその上に同
じくCVD法で酸化膜６を厚さ100Åに堆積させる（第1C図
参照）。
続いて、酸化膜６上にCVD法で窒化膜を堆積し、これを
パターニングすることによって開口3,4のそれぞれ上方
の対応する位置に厚さ500Åのストライプ状および矩形
状の窒化膜7,8を形成する（第1D図参照）。
パターニングすることによって開口3,4のそれぞれ上方
の対応する位置に厚さ500Åのストライプ状および矩形
状の窒化膜7,8を形成する（第1D図参照）。
第1D図の状態の平面図を示したのが第２図である（第1D
図は第２図のＸ−Ｘ′断面図である）が、第２図に示す
ように窒化膜７で囲われた酸化膜６上への領域にはさら
にストライプ状の窒化膜12が所定間隔で設けられてい
る。この窒化膜12はレーザ光照射時の多結晶シリコン５
の横方向（レーザ走査方向）の温度分布を制御して単結
晶成長がチップ全体に続くように機能するのは従来例と
同じである。また窒化膜12に挾まれる位置には開口４に
対応する窒化膜８が離散的に形成されている。
図は第２図のＸ−Ｘ′断面図である）が、第２図に示す
ように窒化膜７で囲われた酸化膜６上への領域にはさら
にストライプ状の窒化膜12が所定間隔で設けられてい
る。この窒化膜12はレーザ光照射時の多結晶シリコン５
の横方向（レーザ走査方向）の温度分布を制御して単結
晶成長がチップ全体に続くように機能するのは従来例と
同じである。また窒化膜12に挾まれる位置には開口４に
対応する窒化膜８が離散的に形成されている。
このような構成の半導体基板の上方からビーム径100μ
ｍのアルゴンレーザ光９を第２図Ｘ→Ｘ′の方向に走査
しながら照射する。すると多結晶シリコン５は左側の開
口３（Ｘ側）から溶融して溶融シリコン10となり、固化
再結晶化が図中右方向に進行する。この場合、開口３に
接している部分の酸化膜２上の多結晶シリコン５の温度
は、開口３の多結晶シリコン５の温度より高くなるた
め、開口３と開口４で挾まれた領域の多結晶シリコン５
は再結晶化後その単結晶化シリコン11の膜厚は減少す
る。しかし開口４から右側では開口４による多結晶シリ
コン５の溶融時の温度の不均一な領域は小さいため、多
結晶シリコン５の再結晶化後の単結晶化シリコン11の膜
厚の減少はない（第1E図参照）。このように適切な位置
に開口４を形成することによって、単結晶化シリコン11
の膜厚の減少を直線状の開口３と正方形断面形状の開口
４に挾まれた領域に限定することが可能である。そして
このような領域は小さい程集積度の点から望ましい。し
かし開口３と開口４を10μｍ未満に近づけると、溶融シ
リコン10は直径100μｍ程度の大きさ（レーザ光のビー
ム径は100μｍであるため）を持っているため開口３と
開口４の間の酸化膜２上の多結晶シリコン５の温度は隣
接する開口3,4の存在のため上昇せず、この部分での単
結晶化シリコン11の際は減少しなくなる。しかし開口３
と開口４との間の多結晶シリコン５の温度は全体的に低
くなり、開口４の右側の多結晶シリコン５の温度は高く
なるため開口４の両端の多結晶シリコン５の温度の不均
一性は広範囲にわたり、再結晶化後の単結晶化シリコン
11の膜厚の減少は避けられなくなる。したがって、直線
状の開口３に対し、面積25μm2以下の小さな開口４は10
μｍ以上離す必要がある。
ｍのアルゴンレーザ光９を第２図Ｘ→Ｘ′の方向に走査
しながら照射する。すると多結晶シリコン５は左側の開
口３（Ｘ側）から溶融して溶融シリコン10となり、固化
再結晶化が図中右方向に進行する。この場合、開口３に
接している部分の酸化膜２上の多結晶シリコン５の温度
は、開口３の多結晶シリコン５の温度より高くなるた
め、開口３と開口４で挾まれた領域の多結晶シリコン５
は再結晶化後その単結晶化シリコン11の膜厚は減少す
る。しかし開口４から右側では開口４による多結晶シリ
コン５の溶融時の温度の不均一な領域は小さいため、多
結晶シリコン５の再結晶化後の単結晶化シリコン11の膜
厚の減少はない（第1E図参照）。このように適切な位置
に開口４を形成することによって、単結晶化シリコン11
の膜厚の減少を直線状の開口３と正方形断面形状の開口
４に挾まれた領域に限定することが可能である。そして
このような領域は小さい程集積度の点から望ましい。し
かし開口３と開口４を10μｍ未満に近づけると、溶融シ
リコン10は直径100μｍ程度の大きさ（レーザ光のビー
ム径は100μｍであるため）を持っているため開口３と
開口４の間の酸化膜２上の多結晶シリコン５の温度は隣
接する開口3,4の存在のため上昇せず、この部分での単
結晶化シリコン11の際は減少しなくなる。しかし開口３
と開口４との間の多結晶シリコン５の温度は全体的に低
くなり、開口４の右側の多結晶シリコン５の温度は高く
なるため開口４の両端の多結晶シリコン５の温度の不均
一性は広範囲にわたり、再結晶化後の単結晶化シリコン
11の膜厚の減少は避けられなくなる。したがって、直線
状の開口３に対し、面積25μm2以下の小さな開口４は10
μｍ以上離す必要がある。
第３図は直線状開口部と一辺５μｍの正方形の開口部と
の距離と再結晶化後のシリコン膜厚と溶融前の多結晶シ
リコン膜厚との比の関係の実験結果を示す図である。
の距離と再結晶化後のシリコン膜厚と溶融前の多結晶シ
リコン膜厚との比の関係の実験結果を示す図である。
図において、横軸に直線状開口部と一辺５μｍの正方形
の開口部との距離（μｍ）をとり、縦軸に再結晶化後の
シリコン膜厚と溶融前の多結晶シリコンの膜厚との比が
とられている。
の開口部との距離（μｍ）をとり、縦軸に再結晶化後の
シリコン膜厚と溶融前の多結晶シリコンの膜厚との比が
とられている。
図に示すごとく、直線状開口部と正方形開口部との距離
が10μｍ未満のとき、膜厚比は極端に減少し、すなわち
単結晶化シリコンの膜厚が極度に薄くなってしまうこと
が判明する。したがってこの距離（第1B図におけるａ寸
法）は少なくとも10μｍを保つことが重要である。
が10μｍ未満のとき、膜厚比は極端に減少し、すなわち
単結晶化シリコンの膜厚が極度に薄くなってしまうこと
が判明する。したがってこの距離（第1B図におけるａ寸
法）は少なくとも10μｍを保つことが重要である。
レーザ光９の照射が終了した後には、窒化膜7,8,12およ
び酸化膜６を除去し、単結晶化シリコン11上に通常の集
積回路製造プロセスによって回路素子を形成することが
できる（第1F図参照）。
び酸化膜６を除去し、単結晶化シリコン11上に通常の集
積回路製造プロセスによって回路素子を形成することが
できる（第1F図参照）。
なお、上記実施例では、一辺５μｍの正方形の開口部を
直線状の開口部の右側（レーザ光走査方向下流側）にの
み設けたが、直線状開口部の周辺全部に設けてもよい。
直線状の開口部の右側（レーザ光走査方向下流側）にの
み設けたが、直線状開口部の周辺全部に設けてもよい。
また、上記実施例では、直線状開口部の周囲に設けてい
る開口部の形を一辺５μｍの正方形としたが、その面積
が25μm2以下であればその形は正方形に限定されない。
る開口部の形を一辺５μｍの正方形としたが、その面積
が25μm2以下であればその形は正方形に限定されない。
さらに、上記実施例では、絶縁膜の下にデバイスが形成
されていない例を示したがデバイスが形成されていても
同様の効果を奏する。
されていない例を示したがデバイスが形成されていても
同様の効果を奏する。
第４図は他の実施例としてこのような構成を示す概略断
面図である。
面図である。
図において、シリコン基板１上にゲート電極や配線等に
より構成されたデバイスが酸化膜２に覆れており、その
上に多結晶シリコン５さらに酸化膜６が形成されてい
る。レーザ光の照射要領等は上記実施例と同様である。
より構成されたデバイスが酸化膜２に覆れており、その
上に多結晶シリコン５さらに酸化膜６が形成されてい
る。レーザ光の照射要領等は上記実施例と同様である。
［発明の効果］ 以上のようにこの発明によれば、直線状の開口より10μ
ｍ離れた位置で開口面積が25μm2以下の開口を直線状の
開口に沿って形成したので、熱エネルギ走査後の単結晶
化した半導体層は膜厚の凹凸が少なく安定した状態で絶
縁体上に得られる効果がある。
ｍ離れた位置で開口面積が25μm2以下の開口を直線状の
開口に沿って形成したので、熱エネルギ走査後の単結晶
化した半導体層は膜厚の凹凸が少なく安定した状態で絶
縁体上に得られる効果がある。
第1A図〜第1F図はこの発明の一実施例における製造方法
を示す概略工程断面図、第２図は第1D図に対応する平面
図（第1D図は第２図のＸ−Ｘ′断面図）、第３図は直線
状開口部と一辺５μｍの正方形の開口部との距離と再結
晶化前後のシリコン膜厚との比との関係を示した図、第
４図はこの発明の他の実施例におけるエネルギ線照射前
の概略断面図である。 第５図〜第10図はすべて従来例を示すものであり、第５
図はエネルギ線照射前の半導体基板の平面図、第６図は
第５図のVI−VI断面図、第７図はエネルギ線照射前の半
導体基板の断面図、第８図はエネルギ線照射後の半導体
層の状態を示した半導体基板の断面図、第９図は従来例
の他の例を示した平面図、第10図は第９図のＸ−Ｘ断面
図である。 図において、１はシリコン基板、２は酸化膜、3,4は開
口、５は多結晶シリコン、６は酸化膜、7,8は窒化膜、
９はレーザ光、10は溶融シリコン、11は単結晶化シリコ
ン、12は窒化膜である。 なお、各図中同一符号は同一または相当部分を示す。
を示す概略工程断面図、第２図は第1D図に対応する平面
図（第1D図は第２図のＸ−Ｘ′断面図）、第３図は直線
状開口部と一辺５μｍの正方形の開口部との距離と再結
晶化前後のシリコン膜厚との比との関係を示した図、第
４図はこの発明の他の実施例におけるエネルギ線照射前
の概略断面図である。 第５図〜第10図はすべて従来例を示すものであり、第５
図はエネルギ線照射前の半導体基板の平面図、第６図は
第５図のVI−VI断面図、第７図はエネルギ線照射前の半
導体基板の断面図、第８図はエネルギ線照射後の半導体
層の状態を示した半導体基板の断面図、第９図は従来例
の他の例を示した平面図、第10図は第９図のＸ−Ｘ断面
図である。 図において、１はシリコン基板、２は酸化膜、3,4は開
口、５は多結晶シリコン、６は酸化膜、7,8は窒化膜、
９はレーザ光、10は溶融シリコン、11は単結晶化シリコ
ン、12は窒化膜である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (6)
- 【請求項１】主面を有する単結晶からなる半導体基板を
準備する工程と、 前記半導体基板の前記主面上に第１の絶縁膜を形成する
工程と、 前記絶縁膜の所定の位置に前記半導体基板に達する所定
の大きさの直線状の第１の開口を形成する工程と、 前記第１の開口の外縁から少なくとも10μｍ離れた位置
で前記絶縁膜に、開口面積が25μm2以下の前記半導体基
板に達する第２の開口を前記第１の開口に沿って形成す
る工程と、 前記第１および第２の開口内部を含み、前記第１の絶縁
膜上に非単結晶からなる半導体層を形成する工程と、 前記半導体層上に第２の絶縁膜を形成する工程と、 熱エネルギを前記第１の開口から前記第２の開口へ向か
う方向に走査して前記半導体層に与え、前記熱エネルギ
によって前記半導体層を溶融して前記半導体層を単結晶
化する工程と、 前記第２の絶縁膜を除去する工程とを備えた、多層半導
体基板の製造方法。 - 【請求項２】前記第１および第２の開口の上方の前記第
２の絶縁膜上に前記第１および第２の開口の大きさに対
応した第１の窒化膜を形成する工程と、 前記第１の絶縁膜上方の前記第２の絶縁膜上に、前記熱
エネルギの走査方向に沿ったストライプ状の第２の窒化
膜を形成する工程とをさらに備えた、特許請求の範囲第
１項記載の多層半導体基板の製造方法。 - 【請求項３】前記半導体基板は、シリコン基板であり、
前記半導体層は多結晶シリコンであり、前記第１および
第２の絶縁膜は二酸化シリコンである、特許請求の範囲
第１項または第２項記載の多層半導体基板の製造方法。 - 【請求項４】前記熱エネルギは、エネルギ線の照射によ
って発生する、特許請求の範囲第１項、第２項または第
３項記載の多層半導体基板の製造方法。 - 【請求項５】前記エネルギ線は、連続発振のアルゴンレ
ーザ光である、特許請求の範囲第１項ないし第４項のい
ずれかに記載の多層半導体基板の製造方法。 - 【請求項６】前記開口は、熱エネルギの走査方向に対し
て直角方向に５μｍ以上の長さを有する、特許請求の範
囲第１項ないし第５項のいずれかに記載の多層半導体基
板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62305890A JPH0693428B2 (ja) | 1987-12-04 | 1987-12-04 | 多層半導体基板の製造方法 |
| US07/243,706 US5401683A (en) | 1987-12-04 | 1988-09-13 | Method of manufacturing a multi-layered semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62305890A JPH0693428B2 (ja) | 1987-12-04 | 1987-12-04 | 多層半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01147826A JPH01147826A (ja) | 1989-06-09 |
| JPH0693428B2 true JPH0693428B2 (ja) | 1994-11-16 |
Family
ID=17950542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62305890A Expired - Lifetime JPH0693428B2 (ja) | 1987-12-04 | 1987-12-04 | 多層半導体基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5401683A (ja) |
| JP (1) | JPH0693428B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005175151A (ja) * | 2003-12-10 | 2005-06-30 | Fuji Electric Holdings Co Ltd | Ｓｏｉウェハとその製造方法およびそのｓｏｉウェハを用いた半導体装置の製造方法 |
| US7576013B2 (en) * | 2004-07-27 | 2009-08-18 | United Microelectronics Corp. | Method of relieving wafer stress |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5745920A (en) * | 1980-09-02 | 1982-03-16 | Fujitsu Ltd | Forming method for semiconductor single crystal by energy beam emission |
| JPS5749226A (en) * | 1980-09-09 | 1982-03-23 | Fujitsu Ltd | Single-crystallizing method for non-single crystalline semiconductor layer |
| JPS58114422A (ja) * | 1981-12-28 | 1983-07-07 | Fujitsu Ltd | 半導体装置用基板の製造方法 |
| JPS58180019A (ja) * | 1982-04-15 | 1983-10-21 | Matsushita Electric Ind Co Ltd | 半導体基体およびその製造方法 |
| JPS59108313A (ja) * | 1982-12-13 | 1984-06-22 | Mitsubishi Electric Corp | 半導体単結晶層の製造方法 |
| JPS633447A (ja) * | 1986-06-24 | 1988-01-08 | Nec Corp | Ｃｍｏｓ半導体集積回路装置の製造方法 |
-
1987
- 1987-12-04 JP JP62305890A patent/JPH0693428B2/ja not_active Expired - Lifetime
-
1988
- 1988-09-13 US US07/243,706 patent/US5401683A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01147826A (ja) | 1989-06-09 |
| US5401683A (en) | 1995-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100296109B1 (ko) | 박막트랜지스터제조방법 | |
| KR100285796B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| JPH084067B2 (ja) | 半導体装置の製造方法 | |
| US4861418A (en) | Method of manufacturing semiconductor crystalline layer | |
| JPS62160712A (ja) | 半導体装置の製造方法 | |
| JPH0693428B2 (ja) | 多層半導体基板の製造方法 | |
| JPH06140321A (ja) | 半導体薄膜の結晶化方法 | |
| JPH0693429B2 (ja) | 多層半導体基板の製造方法 | |
| JPH0652712B2 (ja) | 半導体装置 | |
| JPS6159820A (ja) | 半導体装置の製造方法 | |
| JP2009152224A (ja) | 半導体素子の製造方法、アクティブマトリクス基板の製造方法、表示装置の製造方法、及び、レーザー結晶化装置 | |
| JPS62250629A (ja) | 半導体装置の製造方法 | |
| JPH0611025B2 (ja) | 半導体単結晶膜の製造方法 | |
| JPH0499311A (ja) | 半導体単結晶膜の製造方法 | |
| JPS58180019A (ja) | 半導体基体およびその製造方法 | |
| JPS5939023A (ja) | 半導体薄膜の製造方法 | |
| JPH0573324B2 (ja) | ||
| JPS60189218A (ja) | 半導体集積回路基体の製造方法 | |
| JPH03250620A (ja) | 半導体装置の製造方法 | |
| JPH0652711B2 (ja) | 半導体装置 | |
| JPS6184825A (ja) | 半導体基板の製造方法 | |
| JPH01290219A (ja) | 半導体装置の製造方法 | |
| JPS63151014A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS62206812A (ja) | 半導体装置の製造方法 | |
| JPS62208620A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |