JPH0222569B2 - - Google Patents
Info
- Publication number
- JPH0222569B2 JPH0222569B2 JP55098574A JP9857480A JPH0222569B2 JP H0222569 B2 JPH0222569 B2 JP H0222569B2 JP 55098574 A JP55098574 A JP 55098574A JP 9857480 A JP9857480 A JP 9857480A JP H0222569 B2 JPH0222569 B2 JP H0222569B2
- Authority
- JP
- Japan
- Prior art keywords
- equivalent
- conductivity type
- emitter
- zero
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F55/00—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto
- H10F55/20—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the electric light source controls the radiation-sensitive semiconductor devices, e.g. optocouplers
- H10F55/25—Radiation-sensitive semiconductor devices covered by groups H10F10/00, H10F19/00 or H10F30/00 being structurally associated with electric light sources and electrically or optically coupled thereto wherein the electric light source controls the radiation-sensitive semiconductor devices, e.g. optocouplers wherein the radiation-sensitive devices and the electric light source are all semiconductor devices
Landscapes
- Electronic Switches (AREA)
- Thyristors (AREA)
Description
【発明の詳細な説明】
本発明は光制御半導体スイツチに係り、特にゲ
ート電極付双方向性サイリスタ（以下TRIACと
呼ぶ）の点弧用として使われるもので、光をトリ
ガ信号用エネルギとしたモノリシツク集積回路形
式の双方向性光半導体スイツチに関する。
ート電極付双方向性サイリスタ（以下TRIACと
呼ぶ）の点弧用として使われるもので、光をトリ
ガ信号用エネルギとしたモノリシツク集積回路形
式の双方向性光半導体スイツチに関する。
従来のこの種装置は、第１図ｂに示すような光
点弧逆阻止形三端子サイリスタ（以下ホト・
SCRと呼ぶ）の逆並列接続によるものが知られ
ているが、これには制御信号として２つのホト
SCR１６，１７にそれぞれ光照射による信号供
給が必要であり、特に発光部をも含むホトカプル
素子として製造するものに於いては発光ダイオー
ド（以下LEDと呼ぶ）１つ又は２つとホトSCR2
つのペレツトチツプをそれぞれ光トリガ感度およ
び絶縁耐圧を考慮し実装（マウント・ボンデイン
グ等）することになり、多くの複雑な作業工程が
必要となるとともに経済的にも問題がある。ま
た、交流電源電圧の零ボルト付近でのみ導通さ
せるいわゆるゼロ・クロス・トリガ機能を持たせ
る場合、第２図ａに示すように２つのホトSCR
１６，１７間のゲート・カソード電極が、それぞ
れ電位的に全く異なるため２組のトランジスタ・
ダイオードとバイアス用抵抗での部品構成が必要
となる。さらに、交流電源の投入時や、交流電
源電圧に重畳してくるサージ電圧の急峻な印加電
圧が原因で起るdv／dt誤点弧の防止策としてし
ばしば実施するゲート・カソード間へのコンデン
サ挿入も、前記項と同様な理由から第２図ｂに
示すよう２個所に取り付ける必要がある等の種々
の本質的な欠点があつた。
点弧逆阻止形三端子サイリスタ（以下ホト・
SCRと呼ぶ）の逆並列接続によるものが知られ
ているが、これには制御信号として２つのホト
SCR１６，１７にそれぞれ光照射による信号供
給が必要であり、特に発光部をも含むホトカプル
素子として製造するものに於いては発光ダイオー
ド（以下LEDと呼ぶ）１つ又は２つとホトSCR2
つのペレツトチツプをそれぞれ光トリガ感度およ
び絶縁耐圧を考慮し実装（マウント・ボンデイン
グ等）することになり、多くの複雑な作業工程が
必要となるとともに経済的にも問題がある。ま
た、交流電源電圧の零ボルト付近でのみ導通さ
せるいわゆるゼロ・クロス・トリガ機能を持たせ
る場合、第２図ａに示すように２つのホトSCR
１６，１７間のゲート・カソード電極が、それぞ
れ電位的に全く異なるため２組のトランジスタ・
ダイオードとバイアス用抵抗での部品構成が必要
となる。さらに、交流電源の投入時や、交流電
源電圧に重畳してくるサージ電圧の急峻な印加電
圧が原因で起るdv／dt誤点弧の防止策としてし
ばしば実施するゲート・カソード間へのコンデン
サ挿入も、前記項と同様な理由から第２図ｂに
示すよう２個所に取り付ける必要がある等の種々
の本質的な欠点があつた。
本発明は、シリコンウエーハに複数回の不純物
拡散を行うことで１つの等価トランジスタと、こ
れを共通してそれぞれ電流正帰還接続された他の
２つの等価トランジスタによる単方向PNPNス
イツチと、さらにこのPNPNスイツチにそれぞ
れ接続される逆並列等価ダイオードのモノリシツ
ク集積回路構造を特徴とし、その目的は１つのト
リガ用光照射接合部と１対のゲート・カソード端
子を持つたTRIAC点弧用１チツプ・ラテラル双
方向スイツチを提供することにある。
拡散を行うことで１つの等価トランジスタと、こ
れを共通してそれぞれ電流正帰還接続された他の
２つの等価トランジスタによる単方向PNPNス
イツチと、さらにこのPNPNスイツチにそれぞ
れ接続される逆並列等価ダイオードのモノリシツ
ク集積回路構造を特徴とし、その目的は１つのト
リガ用光照射接合部と１対のゲート・カソード端
子を持つたTRIAC点弧用１チツプ・ラテラル双
方向スイツチを提供することにある。
第１図ａはゲート電極付双方向性サイリスタ
（TRIAC）のオン転化として、主電極T1とゲー
ト電極Ｇ間に光点弧半導体スイツチを接続した基
本回路構成を示したもので、第１図ｂはこの光点
弧半導体スイツチの従来タイプ（ホトSCR逆並
列接続構造）を示したものである。図に於いて、
１はゲート電極付き双方向性三端子サイリスタ
（TRIAC）、２はTRIAC１の主電極T1で負荷イ
ンピーダンス９の接続端子である。３はTRIAC1
のゲート電極Ｇ、４はTRIAC１のもう一方の主
電極T2で交流電源１０に接続される。５は光信
号１２によつて導通する双方向半導体スイツチ、
６，７に該光点弧双方向半導体スイツチ５の２つ
の交流電極、８は電流制限用抵抗、１１は発光ダ
イオード（LED）、１３は電流制限用抵抗、１４
は直流電源、１５はLEDへの電流オン・オフ用
スイツチ、１６はゲート電極１８を持ち光信号１
２ａによつつて導通するホトSCR、また１７は
ゲート電極１９を持ち、光信号１２ｂによつて導
通するホトSCRである。
（TRIAC）のオン転化として、主電極T1とゲー
ト電極Ｇ間に光点弧半導体スイツチを接続した基
本回路構成を示したもので、第１図ｂはこの光点
弧半導体スイツチの従来タイプ（ホトSCR逆並
列接続構造）を示したものである。図に於いて、
１はゲート電極付き双方向性三端子サイリスタ
（TRIAC）、２はTRIAC１の主電極T1で負荷イ
ンピーダンス９の接続端子である。３はTRIAC1
のゲート電極Ｇ、４はTRIAC１のもう一方の主
電極T2で交流電源１０に接続される。５は光信
号１２によつて導通する双方向半導体スイツチ、
６，７に該光点弧双方向半導体スイツチ５の２つ
の交流電極、８は電流制限用抵抗、１１は発光ダ
イオード（LED）、１３は電流制限用抵抗、１４
は直流電源、１５はLEDへの電流オン・オフ用
スイツチ、１６はゲート電極１８を持ち光信号１
２ａによつつて導通するホトSCR、また１７は
ゲート電極１９を持ち、光信号１２ｂによつて導
通するホトSCRである。
また、第２図ａは、前記従来タイプ即ちホト
SCRの逆並列接続構造を採る光点弧半導体スイ
ツチに交流電源電圧のゼロクロス・ポイントで導
通するゼロクロス・トリガ機能を付加したもの、
更に第２図ｂはdv／dt誤点弧防止としてゲー
ト・カソード間にコンデンサと抵抗を挿入したも
のである。図に於いて、２０，２１はNPNトラ
ンジスタ、２４，２５はダイオード、２２，２３
はそれぞれホトSCR１７，１６のゲート・カソ
ード短絡抵抗、２６，２７，２８はトランジスタ
２０，２１のバイアス用抵抗、２９はこれらの部
品で構成されたゼロクロス・トリガ機能回路ブロ
ツク、３０，３１はそれぞれホトSCR１７，１
６のゲート・カソード間に接続し、ホトSCR１
７，１６の内部接合容量を介して流れる変位電荷
をバイパスするコンデンサ、３２はこれとゲー
ト・カソード短絡抵抗２２，２３とで構成された
dv／dt誤点弧防止回路ブロツクである。
SCRの逆並列接続構造を採る光点弧半導体スイ
ツチに交流電源電圧のゼロクロス・ポイントで導
通するゼロクロス・トリガ機能を付加したもの、
更に第２図ｂはdv／dt誤点弧防止としてゲー
ト・カソード間にコンデンサと抵抗を挿入したも
のである。図に於いて、２０，２１はNPNトラ
ンジスタ、２４，２５はダイオード、２２，２３
はそれぞれホトSCR１７，１６のゲート・カソ
ード短絡抵抗、２６，２７，２８はトランジスタ
２０，２１のバイアス用抵抗、２９はこれらの部
品で構成されたゼロクロス・トリガ機能回路ブロ
ツク、３０，３１はそれぞれホトSCR１７，１
６のゲート・カソード間に接続し、ホトSCR１
７，１６の内部接合容量を介して流れる変位電荷
をバイパスするコンデンサ、３２はこれとゲー
ト・カソード短絡抵抗２２，２３とで構成された
dv／dt誤点弧防止回路ブロツクである。
第３図ａ乃至第３図ｃは本発明の一実施例を示
すもので、第３図ａは本発明による光点弧双方向
性半導体スイツチの等価回路、第３図ｂはシリコ
ンウエーハに複数回の不純物拡散により構成され
たモノリシツク光点弧双方向性半導体スイツチの
切断面モデルを、第３図ｃはゲート・カソード短
絡抵抗をイオン打ち込み抵抗として構成した切断
面モデルをそれぞれ等価接続回路と対応させて記
したものである。６，７は本発明による光点弧双
方向性半導体スイツチの２つの交流電極、３３，
３４はPNP等価トランジスタ、３５はNPN等価
トランジスタ、３６，３７は等価ダイオード、３
８は等価NPNトランジスタ３５のエミツタ電極
であり、等価ダイオード３６，３７のアノード電
極と接続されている。３９は等価NPNトランジ
スタ３５のベース電極であり、これはPNP等価
トランジスタ３３，３４のコレクタ電極でもあ
る。４０は等価NPNトランジスタ３５のエミツ
タ・ベース間短絡抵抗、４２はＰ形単結晶基板４
１にエピタキシヤル成長工程前に、選択的に拡散
した高不純物濃度のN+埋込層で、等価トランジ
スタ３３，３４，３５のベースおよびコレクタ領
域直下の活性領域における横方向抵抗を下げると
ともにＰ基板間との寄生動作防止が目的である。
４３はＮ形エピタキシヤル層で、等価トランジス
タ３３，３４のベース層、等価トランジスタ３５
のコレクタ層を形成する。４４，４５は４３と同
時にＰ形単結晶基板４１上に気相成長させたＮ形
のエピタキシヤル層で、等価ダイオード３６，３
７のカソード層である。４１−ａ，４１−ｂはウ
エーハ表面からＮ形エピタキシヤル層を貫いてＰ
形単結晶基板４１の中まで拡散されたＰ形分離溝
で、Ｎ形エピタキシヤル層の選択された領域のま
わりに連続的に形成される。４６，４７は４８と
同時にＰ形不純物の高温度拡散で形成されたＰ層
で前記等価PNPトランジスタ３３，３４のエミ
ツタ層である。また４８は該トランジスタ３３，
３４のコレクタ層および等価NPNトランジスタ
３５のベース層にあたる拡散層である。５０，５
１は４９と同時にＮ形高不純物の濃度の拡散で形
成されたN+層で、前記等価ダイオード３６，３
７の配線金属（一般にはＰ形不純物であるアルミ
ニウム）と比抵抗の大きいＮ形層４４，４５との
整流性接触を防ぎ、良好なオーム性接触を得るた
めに設けた拡散層、なお４９は等価NPNトラン
ジスタ３５のエミツタ拡散層として、Ｐ拡散層４
８内に設ける。５３，５４はそれぞれＰ拡散層４
６とN+拡散層５０を、Ｐ拡散層４７とN+拡散層
５１を電気的に導電接続する配線金属に相当する
部分で、５２はＰ形分離溝部４１−ａ，４１−ｂ
とN+拡散層４９とを電気的に導電接続する配線
金属に相当する部分である。
すもので、第３図ａは本発明による光点弧双方向
性半導体スイツチの等価回路、第３図ｂはシリコ
ンウエーハに複数回の不純物拡散により構成され
たモノリシツク光点弧双方向性半導体スイツチの
切断面モデルを、第３図ｃはゲート・カソード短
絡抵抗をイオン打ち込み抵抗として構成した切断
面モデルをそれぞれ等価接続回路と対応させて記
したものである。６，７は本発明による光点弧双
方向性半導体スイツチの２つの交流電極、３３，
３４はPNP等価トランジスタ、３５はNPN等価
トランジスタ、３６，３７は等価ダイオード、３
８は等価NPNトランジスタ３５のエミツタ電極
であり、等価ダイオード３６，３７のアノード電
極と接続されている。３９は等価NPNトランジ
スタ３５のベース電極であり、これはPNP等価
トランジスタ３３，３４のコレクタ電極でもあ
る。４０は等価NPNトランジスタ３５のエミツ
タ・ベース間短絡抵抗、４２はＰ形単結晶基板４
１にエピタキシヤル成長工程前に、選択的に拡散
した高不純物濃度のN+埋込層で、等価トランジ
スタ３３，３４，３５のベースおよびコレクタ領
域直下の活性領域における横方向抵抗を下げると
ともにＰ基板間との寄生動作防止が目的である。
４３はＮ形エピタキシヤル層で、等価トランジス
タ３３，３４のベース層、等価トランジスタ３５
のコレクタ層を形成する。４４，４５は４３と同
時にＰ形単結晶基板４１上に気相成長させたＮ形
のエピタキシヤル層で、等価ダイオード３６，３
７のカソード層である。４１−ａ，４１−ｂはウ
エーハ表面からＮ形エピタキシヤル層を貫いてＰ
形単結晶基板４１の中まで拡散されたＰ形分離溝
で、Ｎ形エピタキシヤル層の選択された領域のま
わりに連続的に形成される。４６，４７は４８と
同時にＰ形不純物の高温度拡散で形成されたＰ層
で前記等価PNPトランジスタ３３，３４のエミ
ツタ層である。また４８は該トランジスタ３３，
３４のコレクタ層および等価NPNトランジスタ
３５のベース層にあたる拡散層である。５０，５
１は４９と同時にＮ形高不純物の濃度の拡散で形
成されたN+層で、前記等価ダイオード３６，３
７の配線金属（一般にはＰ形不純物であるアルミ
ニウム）と比抵抗の大きいＮ形層４４，４５との
整流性接触を防ぎ、良好なオーム性接触を得るた
めに設けた拡散層、なお４９は等価NPNトラン
ジスタ３５のエミツタ拡散層として、Ｐ拡散層４
８内に設ける。５３，５４はそれぞれＰ拡散層４
６とN+拡散層５０を、Ｐ拡散層４７とN+拡散層
５１を電気的に導電接続する配線金属に相当する
部分で、５２はＰ形分離溝部４１−ａ，４１−ｂ
とN+拡散層４９とを電気的に導電接続する配線
金属に相当する部分である。
このように構成された本発明の一実施例である
第３図ａ、第３図ｂについてその動作を説明す
る。今２つの交流電極６，７において、電極６が
プラス、電極７がマイナスとなるように電源
電圧が印加されている状態でLEDからのトリガ
光信号１２が、等価NPNトランジスタ３５のベ
ース・コレクタ接合部に照射されると、ダイオー
ド３７を介し順バイアスされる等価PNPトラン
ジスタ３３とNPNトランジスタ３５からなる
PNPNスイツチは漏れ電流の増加と正帰還作用
の結果、導通状態に転化し、スイツチ電流が電極
６→PNPトランジスタ３３→NPNトランジスタ
３５→ダイオード３７→電極７と流れる。また、
交流電源の極性が反転し電極６がマイナス、電
極７がプラス方向に印加された際には等価
PNPトランジスタ３４と等価NPNトランジスタ
３５から構成されるPNPNスイツチがダイオー
ド３６を介して順バイアスされる。この状態で、
先きほどと同様トリガ光信号１２が等価NPNト
ランジスタ３５のベース・コレクタ接合部に照射
されると、やはり漏れ電流正帰還作用により
PNPNスイツチは導通し、その結果こんどは、
電極７→PNPトランジスタ３４→NPNトランジ
スタ３５→ダイオード３６→電極６の経路でスイ
ツチ電流が流れる。このように本発明による光点
弧半導体スイツチは交流印加電圧極性の反転にか
かわらず、常に同一方向に順バイアスされ、同一
光信号の照射を受ける等価トランジスタ３５を持
つことにより、双方向スイツチを構成することを
特徴としている。
第３図ａ、第３図ｂについてその動作を説明す
る。今２つの交流電極６，７において、電極６が
プラス、電極７がマイナスとなるように電源
電圧が印加されている状態でLEDからのトリガ
光信号１２が、等価NPNトランジスタ３５のベ
ース・コレクタ接合部に照射されると、ダイオー
ド３７を介し順バイアスされる等価PNPトラン
ジスタ３３とNPNトランジスタ３５からなる
PNPNスイツチは漏れ電流の増加と正帰還作用
の結果、導通状態に転化し、スイツチ電流が電極
６→PNPトランジスタ３３→NPNトランジスタ
３５→ダイオード３７→電極７と流れる。また、
交流電源の極性が反転し電極６がマイナス、電
極７がプラス方向に印加された際には等価
PNPトランジスタ３４と等価NPNトランジスタ
３５から構成されるPNPNスイツチがダイオー
ド３６を介して順バイアスされる。この状態で、
先きほどと同様トリガ光信号１２が等価NPNト
ランジスタ３５のベース・コレクタ接合部に照射
されると、やはり漏れ電流正帰還作用により
PNPNスイツチは導通し、その結果こんどは、
電極７→PNPトランジスタ３４→NPNトランジ
スタ３５→ダイオード３６→電極６の経路でスイ
ツチ電流が流れる。このように本発明による光点
弧半導体スイツチは交流印加電圧極性の反転にか
かわらず、常に同一方向に順バイアスされ、同一
光信号の照射を受ける等価トランジスタ３５を持
つことにより、双方向スイツチを構成することを
特徴としている。
第３図ｃは等価NPNトランジスタ３５のエミ
ツタ・ベース短絡抵抗４０をイオン打ち込み法で
造り込んだウエーハ切断部を示したモデルで等価
回路で対応させて記したものである。５５は抵抗
引出し部分のオーム性接触を取るために設けたＰ
形拡散の土台である。５６は高エネルギーイオン
打込み抵抗のＰ領域、また５７は抵抗引出し部５
５と、NPNトランジスタ３５のN+エミツタ拡散
層４９とを接続する配線金属に相当する部分“で
ある。短絡抵抗値としては１〜10キロオーム程度
の範囲で、等価NPNトランジスタ３５のhfeとの
関連で打込み低抗値を決める。
ツタ・ベース短絡抵抗４０をイオン打ち込み法で
造り込んだウエーハ切断部を示したモデルで等価
回路で対応させて記したものである。５５は抵抗
引出し部分のオーム性接触を取るために設けたＰ
形拡散の土台である。５６は高エネルギーイオン
打込み抵抗のＰ領域、また５７は抵抗引出し部５
５と、NPNトランジスタ３５のN+エミツタ拡散
層４９とを接続する配線金属に相当する部分“で
ある。短絡抵抗値としては１〜10キロオーム程度
の範囲で、等価NPNトランジスタ３５のhfeとの
関連で打込み低抗値を決める。
次に、本発明による光点弧半導体スイツチにゼ
ロクロス・トリガ機能と、dv／dt誤点弧防止を
付加した回路について、第４図ａ、第４図ｂで説
明すする。６０は交流電極端子６，７に印加され
る交流電圧のゼロクロス近辺を除き導通し前記等
価NPNトランジスタ３５のエミツタ・ベース間
を短絡するNPNトランジスタであり、５８，５
９，６１はNPNトランジスタ６０のバイアス用
抵抗である。２９′はこれらの部分で構成された
本発明光点弧半導体スイツチ用新規のゼロクロ
ス・トリガ機能回路ブロツクである。３２′は等
価NPNトランジスタ３５を共通とした本発明の
２つのPNPNスイツチの内部接合容量を介して
流れる変位電荷をバイパスすることによりdv／
dt誤点弧を防ぐ機能ブロツクである。尚、ゼロク
ロス・トリガ機能回路ブロツク２９′の基本動作
は第２図ａに示した従来タイプのゼロクロス・ト
リガ機能回路ブロツク２９と同じで、PNPNス
イツチを構成する等価トランジスタのエミツタ・
ベース間を交流電源のゼロクロス近辺部分（一般
的には５ボルト以下）を除き短絡することでトラ
ンジスタ動作を殺し電流正帰還作用を停止させる
ものである。
ロクロス・トリガ機能と、dv／dt誤点弧防止を
付加した回路について、第４図ａ、第４図ｂで説
明すする。６０は交流電極端子６，７に印加され
る交流電圧のゼロクロス近辺を除き導通し前記等
価NPNトランジスタ３５のエミツタ・ベース間
を短絡するNPNトランジスタであり、５８，５
９，６１はNPNトランジスタ６０のバイアス用
抵抗である。２９′はこれらの部分で構成された
本発明光点弧半導体スイツチ用新規のゼロクロ
ス・トリガ機能回路ブロツクである。３２′は等
価NPNトランジスタ３５を共通とした本発明の
２つのPNPNスイツチの内部接合容量を介して
流れる変位電荷をバイパスすることによりdv／
dt誤点弧を防ぐ機能ブロツクである。尚、ゼロク
ロス・トリガ機能回路ブロツク２９′の基本動作
は第２図ａに示した従来タイプのゼロクロス・ト
リガ機能回路ブロツク２９と同じで、PNPNス
イツチを構成する等価トランジスタのエミツタ・
ベース間を交流電源のゼロクロス近辺部分（一般
的には５ボルト以下）を除き短絡することでトラ
ンジスタ動作を殺し電流正帰還作用を停止させる
ものである。
最後にＮチヤンネル・エンハンスメント形
MOS−FETでゼロクロス・トリガ機能を持たせ
た回路を第５図に示す。第５図ａは本発明光点弧
双方向性半導体スイツチに於いて、該等価トラン
ジスタNPN３５のエミツタ・ベースおよびコレ
クタ電極にそれぞれＮチヤンネル・エンハンスメ
ント形MOS−FET６２のソース（Ｓ）、ドレイ
ン（Ｄ）およびゲート（Ｇ）電極を接続したもの
である。PNPNスイツチの等価トランジスタ・
エミツタ・ベース間にこのようにMOS−FETを
接続しゼロクロス・トリガを行う技術はすでに知
られているが、本発明の場合１つのMOS−FET
を使用することで、双方ゼロクロス・トリガ機能
を持たせることが特徴である。
MOS−FETでゼロクロス・トリガ機能を持たせ
た回路を第５図に示す。第５図ａは本発明光点弧
双方向性半導体スイツチに於いて、該等価トラン
ジスタNPN３５のエミツタ・ベースおよびコレ
クタ電極にそれぞれＮチヤンネル・エンハンスメ
ント形MOS−FET６２のソース（Ｓ）、ドレイ
ン（Ｄ）およびゲート（Ｇ）電極を接続したもの
である。PNPNスイツチの等価トランジスタ・
エミツタ・ベース間にこのようにMOS−FETを
接続しゼロクロス・トリガを行う技術はすでに知
られているが、本発明の場合１つのMOS−FET
を使用することで、双方ゼロクロス・トリガ機能
を持たせることが特徴である。
第５図ｂは、前記ＮチヤンネルMOS−FET６
２を、前記他の能動素子３３，３４，３５，３
６，３７と同様、不純物の選択拡散と金属配線技
術で共通のシリコン・ウエーハ表面にモノリシツ
ク集積構造で構成した切断面モデルを等価接続回
路と対応させて記したものである。６３は等価
NPNトランジスタ３５のベース層であるＰ形拡
散層４８と同時に拡散がおこなわれるＰ形領域、
６４，６５はN+形拡散層６６．４９と同時拡散
で形成されるN+層でそれぞれＮチヤンネルMOS
−FET６２のドレイン（Ｄ）とソース（Ｓ）で
ある。６６はゲート誘電体（一般にはSiO2によ
る絶縁層）の上部に設けた絶縁ゲート電極６７と
導電接続する配線金属６８との良好なオーム性接
触を得るためのN+拡散層、６８，６９，７０，
７１はそれぞれ各電極間を接続する配線金属に相
当する部分である。簡単にこのMOS−FETによ
るゼロクロス・トリガ動作と特徴について述べ
る。Ｎチヤンネル・エンハンスメント形MOS−
FET６２はゲート・バイアスが零のときには、
チヤンネルが存在せず、あるバイアス電圧まで増
加し、いわゆるスレツシヨルド電圧を越えると、
ゲート直下に反転層が形成されソース（Ｓ）、ド
レイン（Ｄ）間にチヤンネルが誘起される。さら
にバイアスが深くなると誘起されたチヤンネル層
の抵抗が減り、その結果ソース（Ｓ）、ドレイン
（Ｄ）へのバイパス電流が増加しついには等価
NPNトランジスタ３５のトランジスタ動作を殺
し電流正帰還作用を停止させ、すでに説明した第
２図ａ、第４図ａと同様にトリガ用光信号１２の
照射に対し必ず交流電源電圧のゼロクロス・ポイ
ントから導通する。このタイプのゼロクロス・ト
リガはトリガ用光信号１２を照射しない、いわゆ
る電極６，７間で交流電圧を阻止している状態で
も両電極６，７間の漏れ電流が非常に小さいとい
う特徴を持つている。第２図ａも第４図ａもゼロ
クロス・トリガ機能ブロツク２９，２９′を構成
しているバイアス抵抗のため、阻止状態でも数ミ
リアンペアのバイアス電流が常時流れている。
２を、前記他の能動素子３３，３４，３５，３
６，３７と同様、不純物の選択拡散と金属配線技
術で共通のシリコン・ウエーハ表面にモノリシツ
ク集積構造で構成した切断面モデルを等価接続回
路と対応させて記したものである。６３は等価
NPNトランジスタ３５のベース層であるＰ形拡
散層４８と同時に拡散がおこなわれるＰ形領域、
６４，６５はN+形拡散層６６．４９と同時拡散
で形成されるN+層でそれぞれＮチヤンネルMOS
−FET６２のドレイン（Ｄ）とソース（Ｓ）で
ある。６６はゲート誘電体（一般にはSiO2によ
る絶縁層）の上部に設けた絶縁ゲート電極６７と
導電接続する配線金属６８との良好なオーム性接
触を得るためのN+拡散層、６８，６９，７０，
７１はそれぞれ各電極間を接続する配線金属に相
当する部分である。簡単にこのMOS−FETによ
るゼロクロス・トリガ動作と特徴について述べ
る。Ｎチヤンネル・エンハンスメント形MOS−
FET６２はゲート・バイアスが零のときには、
チヤンネルが存在せず、あるバイアス電圧まで増
加し、いわゆるスレツシヨルド電圧を越えると、
ゲート直下に反転層が形成されソース（Ｓ）、ド
レイン（Ｄ）間にチヤンネルが誘起される。さら
にバイアスが深くなると誘起されたチヤンネル層
の抵抗が減り、その結果ソース（Ｓ）、ドレイン
（Ｄ）へのバイパス電流が増加しついには等価
NPNトランジスタ３５のトランジスタ動作を殺
し電流正帰還作用を停止させ、すでに説明した第
２図ａ、第４図ａと同様にトリガ用光信号１２の
照射に対し必ず交流電源電圧のゼロクロス・ポイ
ントから導通する。このタイプのゼロクロス・ト
リガはトリガ用光信号１２を照射しない、いわゆ
る電極６，７間で交流電圧を阻止している状態で
も両電極６，７間の漏れ電流が非常に小さいとい
う特徴を持つている。第２図ａも第４図ａもゼロ
クロス・トリガ機能ブロツク２９，２９′を構成
しているバイアス抵抗のため、阻止状態でも数ミ
リアンペアのバイアス電流が常時流れている。
以上本発明の構成および作用について各能動素
子の極性を固定した共通の実施例で説明したが、
全く逆の極性にしても基本機能・動作構成は同じ
である。
子の極性を固定した共通の実施例で説明したが、
全く逆の極性にしても基本機能・動作構成は同じ
である。
尚、説明が最後になつたが、TRIACの誘導性
負荷制御の場合、負荷電流の電源電圧に対する遅
れ移相が原因で起る転流臨界電圧上昇率（dt／
dt）誤動作は、本TRIAC点弧用双方向性スイツ
チとしてはその回路構成と動作モード的に問題な
い。即ち主負荷を制御するTRIACが導通すると
本双方向性スイツチの電極６，７間は、該
TRIACのT1とT2電極間の第２電圧でクランプさ
れるからである。本発明双方向性スイツチの交流
電極端子６，７間の第２電圧はPNPNスイツチ
と等価ダイオードのPN接合が直列動作となるた
め、前記TRIACのクランプ電圧より大きく設計
されている。
負荷制御の場合、負荷電流の電源電圧に対する遅
れ移相が原因で起る転流臨界電圧上昇率（dt／
dt）誤動作は、本TRIAC点弧用双方向性スイツ
チとしてはその回路構成と動作モード的に問題な
い。即ち主負荷を制御するTRIACが導通すると
本双方向性スイツチの電極６，７間は、該
TRIACのT1とT2電極間の第２電圧でクランプさ
れるからである。本発明双方向性スイツチの交流
電極端子６，７間の第２電圧はPNPNスイツチ
と等価ダイオードのPN接合が直列動作となるた
め、前記TRIACのクランプ電圧より大きく設計
されている。
以上説明したように、従来装置（ホトSCR逆
並列接続による双方向性スイツチ）に比べ、受光
素子部が所定の１接合表面で形成された１チツプ
の双方向スイツチとなつていること、また２つの
交流電極の他には、常に交流印加電圧の極性に関
係なく共通したバイアスが可能な等価トランジス
タのエミツタ・ベースを電極として取り出したモ
ノリシツク集積回路構成となつていることから、
特に発光部を含むホト・カプル素子として製造す
る場合には、実装組立工程が簡単になるため、経
済的に多くの利点がある。また、ゼロクロス・ト
リガ機能およびdv／dt誤点弧防止機能回路も部
品点数が従来装置の２分の１以下に消滅され、経
済面のみならず高密度が要求される回路応用にお
いては非常に有利である。さらに、ゼロクロス・
トリガ用専用スイツチとして設計、製造する場合
には１つのMOS・FETを同一ペレツトチツプ内
にバイポーラ・トランジスタと同様な製造技術に
つて、漏れ電流の小さいゼロクロス・トリガ機能
を容易に造り込むことで可能となる利点もある。
並列接続による双方向性スイツチ）に比べ、受光
素子部が所定の１接合表面で形成された１チツプ
の双方向スイツチとなつていること、また２つの
交流電極の他には、常に交流印加電圧の極性に関
係なく共通したバイアスが可能な等価トランジス
タのエミツタ・ベースを電極として取り出したモ
ノリシツク集積回路構成となつていることから、
特に発光部を含むホト・カプル素子として製造す
る場合には、実装組立工程が簡単になるため、経
済的に多くの利点がある。また、ゼロクロス・ト
リガ機能およびdv／dt誤点弧防止機能回路も部
品点数が従来装置の２分の１以下に消滅され、経
済面のみならず高密度が要求される回路応用にお
いては非常に有利である。さらに、ゼロクロス・
トリガ用専用スイツチとして設計、製造する場合
には１つのMOS・FETを同一ペレツトチツプ内
にバイポーラ・トランジスタと同様な製造技術に
つて、漏れ電流の小さいゼロクロス・トリガ機能
を容易に造り込むことで可能となる利点もある。
第１図ａはTRIACのオン転化として主電極T1
とゲート電極Ｇ間に光点弧半導体スイツチを接続
した基本回路構成図、第１図ｂは従来のホト
SCR逆並列接続構造による光点弧双方向性半導
体スイツチを表した回路図である。第２図ａ、第
２図ｂはそれぞれ従来タイプの即ちホトSCR逆
並列接続半導体スイツチにゼロクロス・トリガ機
能を付加した回路図とdv／dt誤点弧防止機能を
付加した回路図である。第３図ａは本発明の実施
例による光点弧双方向性スイツチの等価回路図、
第３図ｂは本発明の実施例によるモノリシツク集
積回路の断面図、第３図ｃはイオン打ち込み抵抗
の構成モデル図、第４図ａ、第４図ｂはそれぞれ
本発明の実施例による双方向性スイツチにゼロク
ロス・トリガ機能回路図とdv／dt誤点弧防止用
コンデンサを付加した場合の回路図である。第５
図ａ、第５図ｂはゼロクロス・トリガ機能を同一
ウエーハ上にＮチヤンネル形MOS−FETで構成
した等価回路図と集積化回路の切断面を示したも
のである。 これらの図面に於いて、１……TRIAC、２，
３，４……TRIACのT1，ＧおよびT2電極、５…
…光点弧双方向性半導体スイツチ、６，７……光
点弧双方向性スイツチの２つの交流電極端子、
８，１３，２２，２３，２６，２７，２８，５
８，５９，６１……抵抗、９……負荷、１０……
交流電源、１１……発光ダイオード、１２，１２
ａ，１２ｂ……トリガ用光信号、１４……直流電
源、１５……スイツチ、１６，１７……ホト
SCR、１８，１９……ホトSCRのゲート端子、
２０，２１，６０……NPNトランジスタ、２４，
２５……ダイオード、２９，２９′……ゼロクロ
ス・トリガ機能ブロツク、３０，３１……コンデ
ンサ、３２，３２′……dv／dt誤点弧防止機能ブ
ロツク、３３，３４……等価PNPトランジスタ、
３５……等価NPNトランジスタ、３６，３７…
…等価ダイオード、３８，３９……等価NPNト
ランジスタのエミツタとベース電極、４０……打
ち込み等価抵抗、４１……Ｐ形シリコン基板、４
１−ａ，４１−ｂ，４６，４７，４８，５５，６
３……Ｐ形拡散層、４２……N+埋込層、４３，
４４，４５……Ｎ形エピタキシヤル拡散層、４
９，５０，５１，６４，６５，６６……N+形拡
散層、５２，５３，５４，５７，６８，６９，７
０，７１……配線金属担当部、５６……イオン打
ち込み抵抗層、６２……ＮチヤンネルMOS−
FET、６７……MOS−FETのゲート金属。
とゲート電極Ｇ間に光点弧半導体スイツチを接続
した基本回路構成図、第１図ｂは従来のホト
SCR逆並列接続構造による光点弧双方向性半導
体スイツチを表した回路図である。第２図ａ、第
２図ｂはそれぞれ従来タイプの即ちホトSCR逆
並列接続半導体スイツチにゼロクロス・トリガ機
能を付加した回路図とdv／dt誤点弧防止機能を
付加した回路図である。第３図ａは本発明の実施
例による光点弧双方向性スイツチの等価回路図、
第３図ｂは本発明の実施例によるモノリシツク集
積回路の断面図、第３図ｃはイオン打ち込み抵抗
の構成モデル図、第４図ａ、第４図ｂはそれぞれ
本発明の実施例による双方向性スイツチにゼロク
ロス・トリガ機能回路図とdv／dt誤点弧防止用
コンデンサを付加した場合の回路図である。第５
図ａ、第５図ｂはゼロクロス・トリガ機能を同一
ウエーハ上にＮチヤンネル形MOS−FETで構成
した等価回路図と集積化回路の切断面を示したも
のである。 これらの図面に於いて、１……TRIAC、２，
３，４……TRIACのT1，ＧおよびT2電極、５…
…光点弧双方向性半導体スイツチ、６，７……光
点弧双方向性スイツチの２つの交流電極端子、
８，１３，２２，２３，２６，２７，２８，５
８，５９，６１……抵抗、９……負荷、１０……
交流電源、１１……発光ダイオード、１２，１２
ａ，１２ｂ……トリガ用光信号、１４……直流電
源、１５……スイツチ、１６，１７……ホト
SCR、１８，１９……ホトSCRのゲート端子、
２０，２１，６０……NPNトランジスタ、２４，
２５……ダイオード、２９，２９′……ゼロクロ
ス・トリガ機能ブロツク、３０，３１……コンデ
ンサ、３２，３２′……dv／dt誤点弧防止機能ブ
ロツク、３３，３４……等価PNPトランジスタ、
３５……等価NPNトランジスタ、３６，３７…
…等価ダイオード、３８，３９……等価NPNト
ランジスタのエミツタとベース電極、４０……打
ち込み等価抵抗、４１……Ｐ形シリコン基板、４
１−ａ，４１−ｂ，４６，４７，４８，５５，６
３……Ｐ形拡散層、４２……N+埋込層、４３，
４４，４５……Ｎ形エピタキシヤル拡散層、４
９，５０，５１，６４，６５，６６……N+形拡
散層、５２，５３，５４，５７，６８，６９，７
０，７１……配線金属担当部、５６……イオン打
ち込み抵抗層、６２……ＮチヤンネルMOS−
FET、６７……MOS−FETのゲート金属。
Claims (1)
- １ 制御されるべき電源がその間に接続される第
１及び第２の端子と、第３の端子と、一導電型の
第１のエミツタ、他の導電型の第１のベース及び
前記一導電型の第１のコレクタとを有し、前記第
１のエミツタが前記第１の端子に接続された第１
のトランジスタと、前記一導電型の第２のエミツ
タ、前記他の導電型の第２のベース及び前記一導
電型の第２のコレクタとを有し、前記第２のエミ
ツタは前記第２の端子に接続され前記第２のベー
ス及び前記第２のコレクタは前記第１のベース及
び前記第１のコレクタにそれぞれ接続された第２
のトランジスタと、前記他の導電型の第３のエミ
ツタと、前記一導電型の第３のベースと、前記他
の導電型の第３のコレクタとを有し、前記第３の
エミツタは前記第３の端子に接続され、前記第３
のベースは前記第１及び第２のコレクタに接続さ
れ、前記第３のコレクタは前記第１及び第２のベ
ースに接続された第３のトランジスタと、前記一
導電型の第１の半導体領域と前記他の導電型の第
２の半導体領域によりPN接合を形成し、前記第
１の半導体領域が前記第３の端子に接続され、前
記第２の半導体領域が前記第１の端子に接続され
た第１のダイオードと、前記一導電型の第３の半
導体領域と前記他の導電型の第４の半導体領域に
よりPN接合を形成し、前記第３の半導体領域が
前記第３の端子に接続され、前記第４の半導体領
域が前記第２の端子に接続された第２のダイオー
ドを有することを特徴とする双方向性サイリス
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9857480A JPS5723266A (en) | 1980-07-18 | 1980-07-18 | Photocontrol semiconductor switch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9857480A JPS5723266A (en) | 1980-07-18 | 1980-07-18 | Photocontrol semiconductor switch |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5723266A JPS5723266A (en) | 1982-02-06 |
| JPH0222569B2 true JPH0222569B2 (ja) | 1990-05-21 |
Family
ID=14223435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9857480A Granted JPS5723266A (en) | 1980-07-18 | 1980-07-18 | Photocontrol semiconductor switch |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5723266A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5943630A (ja) * | 1982-09-02 | 1984-03-10 | Sharp Corp | ソリツドステ−トリレ− |
-
1980
- 1980-07-18 JP JP9857480A patent/JPS5723266A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5723266A (en) | 1982-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4967256A (en) | Overvoltage protector | |
| JP3180831B2 (ja) | 絶縁ゲート制御半導体装置 | |
| JPH0693512B2 (ja) | 縦形ｍｏｓｆｅｔ | |
| US8338855B2 (en) | Voltage-controlled bidirectional switch | |
| KR920010314B1 (ko) | 반도체 장치 | |
| US4994884A (en) | Gate-controlled bi-directional semiconductor switching device | |
| US4286279A (en) | Multilayer semiconductor switching devices | |
| JP2766071B2 (ja) | 複合半導体装置及びそれを使つた電力変換装置 | |
| US4939564A (en) | Gate-controlled bidirectional semiconductor switching device with rectifier | |
| JPH08502858A (ja) | 電界効果により制御される半導体素子 | |
| JPH0654796B2 (ja) | 複合半導体装置 | |
| JPH04170815A (ja) | ハイサイド・スイッチ回路及び半導体装置 | |
| US4190853A (en) | Multilayer semiconductor switching devices | |
| JPS637471B2 (ja) | ||
| JPH0222569B2 (ja) | ||
| JPH04280670A (ja) | スイッチ回路およびゲート電圧クランプ型半導体装置 | |
| JP2980106B2 (ja) | 集積ｍｏｓパワー・トランジスタを電圧勾配から保護するための構成部品 | |
| JPS623987B2 (ja) | ||
| JPS6211787B2 (ja) | ||
| JP2604628B2 (ja) | 双方向性スイツチング装置 | |
| US20240186316A1 (en) | Scr structure with high noise immunity | |
| JP2557984B2 (ja) | 半導体装置の入力保護回路 | |
| JPH06291320A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| US6624502B2 (en) | Method and device for limiting the substrate potential in junction isolated integrated circuits | |
| JP3130219B2 (ja) | 半導体装置 |