JPH02226076A - 半導体集積回路装置のモニタダイナミックバーンインテスト装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体集積回路装置（以下、Ｉｃ）のモニタダ
イナミックバーインテスト装置（以下、バーインテスト
装置はＢＴ装置という）に間し、特にマイクロコンピュ
ータＩＣのモニタダイナミックＢＴ装置に関する。

［従来の技術］ ＢＴ装置とは、被試験ＩＣ（以下ＤｔＪＴという）を高
温度の炉内で電源電圧や信号を印加することにより、Ｄ
ＵＴの特性の劣化を促進し、ＤＵＴの初期不良を除去す
るための装置である。特に、ＤＵＴに信号を印加し、Ｄ
ＵＴ内部の回路を動作させながらバーインテスト（以下
ＢＴという）することをダイナミックＢＴといい、その
装置をダイナミックＢＴ装置という。また、ダイナミッ
クＢＴ中のＤＵＴの出力信号を観察（モニタ）し、それ
等ＤＵＴの動作が良か否か判定可能な装置をモニタダイ
ナミックＢＴ装置という。

第３図、第４図、第５図は従来のモニタダイナミックＢ
Ｔ装置の概要を示し、第４図、第５図はそれぞれ第３図
中の制御ボード、ドライバボードの概要図である。第３
図、第４図、第５図中、２０゛１は主制御部、２０３は
制御部、２０４はアドレス発生部、２０５はパターンメ
モリ、２０９はドライバ部、２１０は判定部、２２１は
ＤＵＴ、２１２．２２２，２３２及び２３２′は信号バ
ス、２５０は制御ボード、２５１及び２５２はケーブル
、２５３はドライバボード、２５４．２５６．２５６′
及び２５７はコネクタ、２５５はＢＴボードである。破
線Ｂ−Ｂの右側はＢＴ炉内部であり、左側はＢＴ炉内の
ＢＴボード２５５に電源電圧や信号等供給するＢＴ制御
側である。

第４図の制御ボード２５０はケーブル２５２を介して、
ドライバボード２５３に対してＢＴボード２δ５に印加
すべき電源電圧や信号等の情報を送出する。ドライバボ
ード２５３は上述の情報に基づいて電源電圧や信号等を
作り出し、対応するＢＴボード２５５に対しコネクタ２
５４を介して印加する。

制御ボード２５０を更に詳細に説明すると、ＢＴ装置全
体の主副＃部２０１よりケーブル２５１を介して制御部
２０３に対し、電源電圧や信号等の情報の送出指示が出
ると、制ｍ部２０３はアドレス発生部２０４に対し発生
すべきアドレス値を設定し、アドレス発生部２０４はパ
ターンメモリ２０５に対しアドレスを発生する。このパ
ターンメモリ２０５は、あらかじめＤＵＴに印加する信
号の基本となるデータが書き込まれていて、アドレス発
生部２０４の発生するアドレスに対応した番地のデータ
を信号バス２３２、コネクタ２５６、ケーブル２５２、
コネクタ２５６′　信号バス２３２′を介してドライバ
ボード２５３のドライバ部２０９及び判定部２１０に送
出する。

これ等データはＤＯＴの入力値に対する出力値つまり期
待値を人手で作成し、あるいは計算機等で論理的にシミ
ュレートして作成して得たものである。また、これ等デ
ータはＤＵＴの入出力の切り換え情報や、ＤＵＴのどの
出力を判定するか否かの情報も含んでいる。

ドライバ部２０９は制御部２０３の制御により、上述の
データを基に信号波形を生成し信号バス２１２、コネク
タ２５４、信号バス２２２を介してＢＴボード２５５の
ＤＵＴ２２１に印加する。

ＢＴボード２５５上のＤＵＴ２２１はそれ等信号により
動作する。また、判定部２１０はＤＵＴ２２１の動作が
正しいか否かの判定は、各ＤＵＴ２２１より信号を取り
込み、パターンメモリ２０５内の期待データと比較する
ことにより判定し、その結果を制御ボード２５０の制御
部２０３に送出し、制御部２０３はその結果を判断する
ことにより行われる。

［発明が解決しようとする問題点コ 上述した従来のモニタダイナミックＢＴ装置は、ＤＵＴ
の論理シミュレーションデータを用いたパターンメモリ
によるデータの発生方式であり、パターンメモリの容量
は、通常ＤＯＴの端子数（例えば６４，１２８ビン・・
・）毎に３２に、６４Ｉ（・・・と莫大な容量が必要で
あり、またＤＵＴの人出力の切パり換え情報や、ＤＵＴ
のどの出力を判定するか否かの情報等を要し、また、そ
れ等の制御は煩雑であり、汎用的ではあるのだが一般に
高価な装置であり、また、これ等のパターンメモリのデ
ータは人手では莫大な容量のデータを容易には作成不可
能であり、計算機による論理シミュレーションを用いて
作成しなければならず、いずれにしろパターンデータの
作成に要するコストも高くなり、全体のＢＴコストの増
大を招くといった欠点があった。

［発明の従来技術に対する相違点］ 上述した従来のモニタダイナミックＢＴ装置に対し、本
発明は安価な装置で且つ容易にモニタダイナミックＢＴ
できるという相違点を有する。

［問題点を解決するための手段及び作用］本発明の要旨
は半導体集積回路装置のモニタダイナミックバーインテ
スト装置において、制御ボードあるいはドライボードに
正常な機能の確認された半導体集積回路装置を搭載し、
該半導体集積回路装置と被試験集積回路装置とをテスト
モードに設定しクロックレベルの動作で同期をとる同期
回路と、双方の集積回路装置を動作させる命令コードを
格納するメモリと、上記同期回路の出力信号と上記メモ
リからの出力信号とを選択し双方の集積回路装置を駆動
するドライバ部に出力するための手段と、正常な機能の
確認された半導体集積回路装置からの出力信号と被試験
集積回路装置からの出力信号とを比較するための比較手
段とを有することである。

本発明のモニタダイナミックＢＴ装置は、制御ボードあ
るいはドライバボードに良品ＩＣを搭載し、これ等良品
ＩＣとＤＵＴをテストモードにしクロックレベルで動作
の同期をとりつつ、これ等良品ＩＣとＤＵＴの内部の回
路を動作させる命令コードをメモリから読み出し、上記
同期回路の出力信号とメモリからの出力信号とを選択し
てドライバ部に供給し、良品ＩＣからの出力信号とＤＵ
Ｔの出力信号を比較してＤＵＴの良否を判定する。

［実施例コ 次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の第１実施例の概要図である。

図中の１は主制御部、２はドライバーボード、３は制御
部、４はアドレス発生部、５及び６はメモリ、７は正常
な機能の確認された半導体集積回路装置（以下、良品Ｉ
Ｃ）、８は選択部、９はドライバ部、１０は判定部、１
１はアドレス・データバス、１２及び２２は信号バス、
１３はコネクタ、１４はクロック発生器、１５および１
６は切り換え部、２０はＢＴボード、２１はＤＵＴであ
る。

ＢＴ装置全体の主制御部１はドライバボード２上の制御
部３に対しＢＴの開始を指示し、制御部３は良品ＩＣ？
及び各ＤＵＴ２１に電源電圧、クロック信号を印加し、
またアドレス発生部４に対し開始アドレスを設定しアド
レス発生の指示を行い、アドレス発生部４はメモリ５に
アドレスデータを送出する。

このメモリ５には良品ＩＣ７とＢＴボード２゜上の各Ｄ
ＵＴ２１をテストモードにするためのデータがあらかじ
め書き込まれている。

このテストモードのデータとは、ＩＣ内部の回路例えば
カウンタやレジスタ等のデータを初期化したり、あるい
はあらかじめ内部に搭載しているテストのための回路を
動作させてテスト環境を実現するものであり、通常はｆ
ｃテスターを用いてＩＣをテストする際、ＩＣテスター
の動作とＤＵＴの動作とを同期を取るために用いられる
ものである。このテストモードによる良品ＩＣ７と各０
ＵＴ２１との同期の目的は後述する。

各ＤＵＴ２１の動作が正しいか否かを判定する際、良品
ＩＣ７の出力を判定の基準つまり期待値として用いるた
め、これ等良品ＩＣ７と各ＤＵＴ２１とはクロックレベ
ルで動作が一致している必要があるからである。

このテストモードにするためには、ＩＣの特定端子への
入力信号１１１　ｊｌ　　　“′０′′の鞘合せであっ
たり、高電圧を印加したりする。前者はそれ等のデータ
をメモ゛す５にあらかじめ書き込むことにより対処し、
後者はドライバ９で対処する。

ここで使用するメモリとしては、例えば２５６にピッ）
　（３２ＫＸ８ビツト）のプログラマブル読み出し専用
メモリ（ＦＲＯＭ）を使用すれば、デバイスの８つの端
子に３２にの容量のテストモードのデータを発生するこ
とが可能であり、必要に応じてメモリの容量やビット構
成を可変する。

このメモリ５はアドレス発生部４で発生するアドレスデ
ータに対応したデータを選択部８及び８′に送出する。

これ等選択部８および８′は後述するメモリ６のデータ
とメモリ５のデータと制御部３の制御により選択し、ド
ライバ部９にそれ等を送出し、ドライバ部９は制御部３
の制御により所定の波形信号に変換し、切り換え部１５
を介して良品ＩＣ７に印加し、また信号バス１２、コネ
クタ１３、ＢＴボード２ｏの信号バス２２を介して各Ｄ
ＵＴ２１に印加する。これにより良品ＩＣ７と各ＤＵＴ
２１とはテストモードになり、同期がとれるようになる
。

このテストモードの最後にメモリ５より良品ｆＣ７と各
ＤｔＪＴ２１のリセット端子に対し、リセット信号を発
生するようにメモリ５にデータを書き゛込んでおき、選
択部８、ドライバ部９及び切り換え部１６を介して良品
ＩＣ７に人力し、また選択部８、ドライバ部９及び信号
バス１２を介して各ＤＵＴ２１に入力する。

制御部３はこのリセット信号を受けて、切り換え部１６
にて良品ＩＣ７への信号バス１２を切り離し、切り換え
部１５にてアドレス・データバス１１を接続するように
制御する。

良品ＩＣ？はこのリセット信号によりメモリ６をアクセ
スするモードになり、メモリ６に対しアドレスを出力し
、メモリ６内のデータを引き取り、そのデータにより動
作する。この場合ＢＴボード２０の各ＤＵＴ２１も同様
に外部のメモリをアクセスするモードになるが、各０Ｕ
Ｔ２１にはそれぞれ外部にメモリはなく、良品ＩＣ７が
引き取るデータを各ＤＵＴ２１に選択部８、ドライバ＃
９、信号バス１２．１３を介して与えることにより同等
の動作をさパせる。

この際ドライバ部９の入出力の切り換え制御は、良品Ｉ
Ｃ７とメモリ６との入出力制御信号、例えばリード（Ｒ
Ｄ）やライト（ＷＲ）等を用いることにより容易に行え
、ドライバ部９の出力信号と各ＤＵＴ２１の出力信号と
の衝突を避けることが可能である。各ＤＵＴ２１の動作
が正しいか否かは、良品ＩＣ７と各ＤＵＴ２１より同等
の端子の出力信号をドライバボード２の判定部１０に取
り込んで、クロックに同期した信号でサンプリングする
ことにより比較し、その結果を制御部３に送出し、制御
部３がその結果を判断することにより行う。

第２実施例としては、第２図に示すように１つの制御ボ
ードで複数のドライバボードに対しＤＵＴに印加する信
号の基になるデータを送出し、これ等ドライバボードで
データを所定の信号波形を生成し、これ等ドライバボー
ドに対応するＢＴボードのＤＵＴに印加し、また、ＤＵ
Ｔの動作の確認は各ドライバボードの比較部で比較し、
その結果を制御ボードに送出し制御ボードの制御部で良
・不良を判断するモニタダイナミックＢＴ装置の例であ
る。図中の５０は制御ボード、５１及び５２′はケーブ
ル、５３はドライバボード、５４はコネクタ、５５はＢ
Ｔボードである。

制御ボード５０に制御部、テストモード用のメモリ、そ
のアドレス発生部、良品ＩＣ及び命令コードを格納した
メモリ等を実装し、各ドライバボード５３にはドライバ
部と判定部を実装し、上記制御ボード５０より各ＤＵＴ
に印加する信号を送出し、１つの良品ＩＣにより大量の
ＤＵＴを同時にモニタダイナミックＢＴできモニタダイ
ナミックＢＴ装置も考え得る。

［発明の効果］ 以上説明したように本発明は、制御ボードあるいはドラ
イバボードに良品ＩＣを搭載し、これ等ＩＣとＤＵＴを
テストモードにしクロックレベルで動作の同期を取るた
めの回路と、これ等ＩＣとＤＵＴの内部の回路を動作さ
せる命令コードを格納するためＣ，メモリと、上記回路
の出力信号とメモリからの出力信号を選択しドライバ部
に出力するための手段と、良品ＩＣからの出力信号とＤ
ＵＴの出力信号を比較するための手段とを有することに
より、安価なモニタダイナミックＢＴ装置を実現できる
という効果がある。

【図面の簡単な説明】

第１図、第２図は本発明の第１．第２実施例をそれぞれ
示すブロック図、第３図は従来のモニタダイナミックＢ
Ｔ装置の概要を示すブロック図、第４図、第５図はそれ
ぞれ第３図中の制御ボード。 ドライバボードの概要を示すブロック図である。 １．２０１・・・・・・・・主制御部、５０．２５０・
・・・・・・制御ボード、２．５３，２５３・・・・・
ドライバボード、５１．５２゜ ２５１，２５２・・・争・・ケーブル、１２、　２２．
　２１２゜ ２２２、＝’２３２，２３２’　　・・・・・・信号バ
ス。 ３．２０３・・・・・・・・制御部、 ４．２０４・・・・・・・・アドレス発生部、°特許出
願人 日本電気株式会社 １３、　５４．　２５４゜

Claims (1)

【特許請求の範囲】
1. 半導体集積回路装置のモニタダイナミックバーインテス
   ト装置において、制御ボードあるいはドライボードに正
   常な機能の確認された半導体集積回路装置を搭載し、該
   半導体集積回路装置と被試験集積回路装置とをテストモ
   ードに設定しクロックレベルの動作で同期をとる同期回
   路と、双方の集積回路装置を動作させる命令コードを格
   納するメモリと、上記同期回路の出力信号と上記メモリ
   からの出力信号とを選択し双方の集積回路装置を駆動す
   るドライバ部に出力するための手段と、正常な機能の確
   認された半導体集積回路装置からの出力信号と被試験集
   積回路装置からの出力信号とを比較するための比較手段
   とを有することを特徴とするモニタダイナミックバーイ
   ンテスト装置。