JPH0222608B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、雷サージなどの過電圧から装置を防
護するためのサージ電圧制限回路に関するもので
ある。

従来、雷サージ防護素子としては放電形避雷器
が使用されてきた。しかし、放電形避雷器は放電
電圧にばらつきがあることから、これに伴つて線
間に高電圧の横サージが発生することがあり、電
子化された装置では、横サージによつて破壊、誤
動作が問題になる。このため横サージを吸収すべ
く、本発明者らは、先に、ダイオードブリツジと
電圧制限素子とサイリスタを主たる構成要素とす
る防護回路を発明した（特願昭55−086499号）。

第１図は、前記発明の一実施例である。図にお
いて、１−１〜１−４は線路、２−１，２−２は
放電形避雷器、３−１，３−２はダイオードブリ
ツジ、４はバリスタなどの電圧制限素子、５はサ
イリスタ、６，７，８はコンデンサ、９は定電圧
ダイオード、１０は抵抗、１１は通信装置、１２
は電圧制限回路である。動作原理を簡単に説明す
ると、任意の線間に発生した横サージは、３−
１，３−２で極性が一定化され、電圧制限回路１
２に印加される。電圧制限回路１２は、横サージ
が印加されると、まず、コンデンサ６がサージ波
形の立上りをわずかに鈍らせ、電圧制限素子４の
動作電圧まで上昇する。ここで、コンデンサ６は
信号には影響のない静電容量の小さなものであ
る。電圧制限素子４が動作すると大きな静電容量
のコンデンサ７によつて波形の立上りは大きく鈍
り、電圧制限素子４の動作電圧と定電圧ダイオー
ド９の動作電圧の和の電圧まで上昇する。ここ
で、定電圧ダイオード９が動作するとコンデンサ
８に電流が流れ、この電流がサイリスタ５のゲー
トトリガ電流より大きい場合にサイリスタ５は点
弧し、サージ電圧は電圧制限素子４の動作電圧に
まで低下する。第２図にサージ吸収波形例を示
す。図において、１３は印加サージ波形、１４は
サージ吸収波形、V_VRは電圧制限素子４の動作電
圧、V_ZDは、定電圧ダイオード９の動作電圧であ
る。

この回路では、コンデンサ７は波形の立上りを
鈍らせるために静電容量が大きなものを用いるの
で、波形の立上りが早く高電圧のサージの場合、
定電圧ダイオード９が動作するまでに電圧制限素
子４に流る流は数10Aと大きくなることがある。
一方、バリスタ、定電圧ダイオードなどの電圧制
限素子は動作領域で微分抵抗をもつので、コンデ
ンサ７に流れる電流によつて電圧制限素子４の動
作電圧は増大することになる。第３図は、代表的
なバリスタの動作抵抗を示すものである。電圧制
限素子４の動作電圧が増大すると、定電圧ダオー
ド９が動作するときの電圧制限回路１２の電圧も
増大することになる。第４図破線は、印加サージ
電圧に対する電圧制限回路１２の最大制限電圧特
性を示すものである。印加サージ電圧が増加する
と、すなわち、サージの立上りが速くなるとコデ
ンサ７に流れる電流は増大するので、これに伴い
最大制限電圧も上昇する様子がわかる。

この原因は、波形の立上りを鈍らせるコンデン
サ７の回路と、定電圧ダイオード９とコンデンサ
８から成るサイリスタのゲート回路が、共に電圧
制限素子４に接続されているため、コンデンサ７
に流れる電流によつて、電圧制限素子４の動作電
圧が上昇すると、その上昇分だけ定電圧ダイオー
ド９の動作が遅れることにある。

本発明は、サージの立上りを鈍らせるコンデン
サを直列に含む回路とサイリスタのゲートにトリ
ガ電流を供給する回路を別々構成し、これらを並
例に接続することによつて、立上り峻度抑制回路
に流れる電流が変化しても、サイリスタのゲート
回路には、ほぼ一定の電圧でゲートトリガ電流が
供給され、低く安定した最大制限電圧特性が得ら
れるようにしたものである。

第５図は、本発明の一実施例である。同図にお
いて、４は第１の電圧制限素子で、サージ電流耐
量の大きいバリスタ等が用いられる、４の動作電
圧は電話の直流電圧である48Vを僅かに超える電
圧である。５はサイリスタである。４と５で主サ
ージ吸収回路を構成する。１５は第２の電圧制限
素子である定電圧ダイオードで、動作電圧は電話
の直流電圧である48Vを僅かに超える電圧であ
る。１６は0.5μF程度のコンデンサである。１５
と１６でサーザ電圧立ち上がり峻度抑制回路を構
成する。９は定電圧ダイオードで、８はコンデン
サ0.1μF程度である。４と２５と９と８の直列回
路がサイリスタのゲート点弧回路を構成する。４
と９の直列回路の動作電圧は、電話のハウラ信号
音電圧である約140Vを僅かに超えるものとする。
１７は静電容量の小さなコンデンサである。１８
はサイリスタ５が動作しなかつたとき、コンデン
サ８および１６の電荷を放電させるための抵抗
で、電話の絶縁試験に影響しないように、1MΩ
以上の抵抗値のものである。２１はダイオード、
２２は抵抗である。２１，２２は本発明において
無くてもよい。

回路の動作の詳細な説明に先立つて、本実施例
のねらいについて述べる。本発明は、前述のよう
に、雷サージ等の過電圧から主とし電子化された
電子機器を防護するための回路である。電子機器
は過電圧に対して破壊されやすいため、電話で使
用する信号電圧以外の電圧はできるだけ低い電圧
に制限することが望ましい。電話には、従来より
知られているように次の信号がある。

通話信号：電圧48V以下、周波数は数ｋHz。

ハウラ信号：電圧は140V、周波数は400Hz。

回線絶縁試験電圧：電圧は250V、直流で引
加され1MΩ以上の抵抗値が必要。

一方、回線に侵入するサージは雷サージに代
表されるが、電圧は数kV、時間は数μs〜1ms
（周波数に換算して約1000Hz以上）である。従
つて、信号に影響せずサージのみを効率より吸
収するための回路の目標としては、 400Hz以上の電圧に対しては、できれば140V
以上でかつできるだけ低い電圧で動作するこ
と。

直流に対しては、250V以下で動作しないこ
と。

である。本実施例がこの条件を満たすことを、従
来の回路（第１図）との比較において、以下に説
明する。

第５図において、発明の主たる部分は、４と５
から成る主サージ吸収回路と、定電圧ダイオード
１５，コンデンサ１６から成る立ち上がり峻度制
限回路である。なお、従来の回路第１図では立ち
上がり峻度制限回路が、バリスタ４とコンデンサ
７より構成される。

第５図の動作について、第１図と比較して以下
に述べる。

ゲート回路４，２５，９，８には直列コンデン
サ８が入つているため、サージ吸収回路の両端に
直流が印加されてもサイリスタ５は動作せず、回
路は不導通である。従つて、上記の直流250Vの
絶縁試験は問題ない。一方サージが加わつた場合
には、コンデンサ８に変位電流が流るため、この
流がサイリスタのゲートオン電流以上であればサ
イリスタ５は導通する。サイリスタのターンオン
時間は従来から良く知られているようにゲート電
流に依存する。即ち、ゲート電流が大きくなる程
高速にオンする。サージ吸収用サイリスタでは高
速な動作が望ましいためゲート電流は比較的高く
なる。本実施例の場合には、100mA程度の流が
必要である。サージが印加されたとき、このゲー
ト電流を加何にして速やかに供給できるか、及び
ゲート電流が供給された後、サイリスタが動作す
るまでの遅れ時間にサージ電圧の上昇を如何に抑
えることができるかがサージ吸収回路の特性を決
める重要な要素である。本実施例では、ゲート回
路は従来と同様であるが、立ち上がり峻度抑制回
路に定電圧ダイオード１５とコンデンサ１６があ
ることにより、サイリスタのゲートに電流が流れ
た後、サイリスタが点弧するまでの遅れ時間に、
電圧の上昇を少なくしている点に特徴がある。

以下、第６図に示すサージ吸収波形の例を用い
て説明する。同図において、１３はサージ電圧で
ある。サージが加わると、先ず第５図においてコ
ンデンサ１７と１６の直列回路が動作し波形を少
し鈍らせる。サージ電圧が定電圧ダイオード１５
の動作電圧（48Vを僅かに超える電圧）に達する
と、定電圧ダイオード１５と静電容量の大きなコ
ンデンサ１６の直列回路が動作し波形を大きく鈍
らせる。更に電圧が上昇し、ゲート回路に加わる
電圧が140Vを僅かに超えるとサイリスタのゲー
トに電流が流れ、少し遅れの時間の後サイリスタ
５は点弧する。本実施例では、主サージ吸収回路
とは別の立ち上がり峻度抑制回路がサイリスタが
点弧するまで動作して波形を鈍らせるため、サイ
リスタが点弧するまでの遅れ時間に電圧の上昇が
少ない点に特徴がある。即ち、定電圧ダイオード
１５は動作電圧付近のサージインピーダンスは低
いため動作的に制限電圧の上昇は少ない。従つ
て、立ち上がり峻度抑制回路は、定電圧ダイオー
ドの制限電圧に、コンデンサの充電電圧を加えた
電圧として徐々に上昇する。第６図において、定
電圧ダイオード１５は48Vを僅かに超えた電圧
（V_ZD′）で動作し、波形はコンデンサ１６により
大きく鈍り、徐々に上昇する様子がわかる。この
ため、ゲート回路が動作しサイリスタが点弧する
までの遅れ時間の上昇も少ない。

一方、従来の回路では、立ち上がり峻度抑制回
路に主サージ吸収回路のバリスタ４を用いている
点に問題がある。バリスタは動作電圧付近のサー
ジインピーダンスが第３図のように高いため、ゲ
ート電流が流れた後サイリスタが点弧する間に、
上昇するサージ電流によつて電圧降下を生じ、制
限電圧が上昇してまう。このため、印加電圧が高
くなるに従つて、即ち、サージの立ち上がりが急
峻になるにつれて、第４図の破線のように制限電
圧は上昇する。

なお、第４図で本発明の回路の特性が2000〜
500Vで下がつている点については以下の理由に
よる。サージ電圧が高くなるに従つて立ち上がり
が急峻になる。このため、ゲート電流にはコンデ
ンサ８により大きな変位電流が流れ、サイリスタ
が高速で動作する。このため、ゲート電流が流れ
た後、オンするまでの遅れ時間が少なく、140V
に近い電圧まで下げる。第１図の従来例でも、同
様に遅れ時間は少くなるが、バリスタの上昇の方
が高いので相殺されて全体として上昇する。

第５図において、２１はサイリスタの動作が大
きく遅れ、立ち上がり峻度抑制回路のサージ耐量
が定電圧ダイオード１５だけで不足する場合に、
電圧制限素子４を介してサージをバイパスさせる
ための回路である。

また、サイリスタが導通すると、コンデンサ８
に充電された電荷は９，２５，５の経路が放電さ
れる。更に、コンデンサ１６に充電された電荷は
１５，４，５の経路で放電される。サージが去る
と、本回路に印加される電圧は電話の直流電圧の
みとなる。即ち、48V程度となるため、バリスタ
はオフ状態になる。従つて、サイリスタに電流が
流れなくなり、サイリスタもオフ状態に戻る。

本発明における第１の電圧制限素子の制限電圧
とは、第６図の１９の電圧のことを意味する。即
ち第３図からわかるように、動作電圧V_VR1の数
10％ないし２倍程度上昇した電圧（例えばV_VRZ）
を意味する。従つて、第２の電圧制限素子の動作
電圧が第１の電圧制限素子の制限電圧より低いと
言う意味は、V_VRZより低いことである。

上記のように、本発明では、主サージ吸収回路
に動作電圧近傍のサージインピーダンスは高い
が、サージ耐量の大きな第１の電圧制限素子バリ
スタを用い、立ち上がり峻度抑制回路の第２の電
圧制限素子には、サージ耐量は小さいが、動作電
圧近傍のインピーダンスの小さな定電圧ダイオー
ドを用いる点が異なる。

本発明は、サージの立上りを低い電圧で鈍らせ
ることができ、また、印加サージ電圧が上昇して
も最大制限電圧を低く抑えることができるため、
低い電圧でサージ電圧を制限する必要がある
PNPNスイツチを使用する通信装置へ適用した
場合、信頼性向上に効果がある。

【図面の簡単な説明】

第１図は従来のサージ防護回路、第２図は第１
図のサージ吸収波形、第３図はバリスタの電圧・
電流特性、第４図は最大制限電圧特性、第５図は
本発明の一実施例、第６図は第５図のサージ吸収
波形である。 １−１〜１−４……線路、２−１，２−２……
放電形避雷器、３−１，３−２……ダイオードブ
リツジ、４……電圧制限素子（バリスタ）、５…
…サイリスタ、６，７，８，１６，１７……コン
デンサ、９，１５……電圧制限素子（定電圧ダイ
オード）、１０，１８，２２，２５……抵抗、１
１……通信装置、１２……電圧制限回路、１３…
…印加サージ波形、１４，１９……サージ吸収波
形、２０……コンデンサ充電電荷放電用素子、２
１……ダイオード。

Claims (1)

【特許請求の範囲】
1. １ 第１の電圧制限素子４と該素子に直列に接続
   されたサイリスタ５と該サイリスタの点弧回路
   （例えば４，９，８）とを有する主サージ吸収回
   路と、前記第１の電圧制限素子の制限電圧よりも
   低い電圧で動作する第２の電圧制限素子１５と該
   素子に直列に接続されたコンデンサ１６とを有す
   るサージ電圧立ち上がり峻度抑制回路と、を有
   し、前記主サージ吸収回路の両端を前記サージ電
   圧立ち上がり峻度抑制回路の両端に接続したこと
   を特徴とするサージ電圧制限回路。