JPH02226231A - Mim部品を用いた活性マトリクスフラットスクリーンとramメモリの実現方法 - Google Patents
Mim部品を用いた活性マトリクスフラットスクリーンとramメモリの実現方法Info
- Publication number
- JPH02226231A JPH02226231A JP1336829A JP33682989A JPH02226231A JP H02226231 A JPH02226231 A JP H02226231A JP 1336829 A JP1336829 A JP 1336829A JP 33682989 A JP33682989 A JP 33682989A JP H02226231 A JPH02226231 A JP H02226231A
- Authority
- JP
- Japan
- Prior art keywords
- film
- matrix
- oxidizable
- mim
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
Landscapes
- Liquid Crystal (AREA)
- Glass Compositions (AREA)
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Semiconductor Memories (AREA)
- Steroid Compounds (AREA)
- Nitrogen And Oxygen Or Sulfur-Condensed Heterocyclic Ring Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(発明の分野)
本発明の目的は、MIM構成部品を用いて活性マトリク
ス・フラットスクリーンとRAMメモリを具体化する方
法を提供することである。
ス・フラットスクリーンとRAMメモリを具体化する方
法を提供することである。
(発明の背景)
本発明は特に、活性マトリクス型液晶フラットスクリー
ンの実施例に関する表示装置に適用でき、またデータ処
理用業務におけるダイナミックRAM型メモリ(直接ア
クセスメモリ)の組立に用いられる。
ンの実施例に関する表示装置に適用でき、またデータ処
理用業務におけるダイナミックRAM型メモリ(直接ア
クセスメモリ)の組立に用いられる。
本発明で解決できる問題の例として、先ず活性マトリク
ス液晶表示スクリーンが挙げられる。いうまでもな(、
この例は限定的なものではないので、RAM型メモリは
本発明から除外されてはいない。
ス液晶表示スクリーンが挙げられる。いうまでもな(、
この例は限定的なものではないので、RAM型メモリは
本発明から除外されてはいない。
多種類の液晶表示スクリーンが現在使われている。本発
明で具体化しようとしているスクリーンは活性マトリク
ス型スクリーンである。有効な具体化方法の1つに、資
料PR−A−2533072に引用しである2マスキン
グ・レベル法がある。この方法は、グリッドがアドレス
・ラインと接続している薄膜トランジスタ(TPT)と
画素とを関連づけ、ソースをコラムと接続し、ドレイン
を画素の電極と接続するようにできる。
明で具体化しようとしているスクリーンは活性マトリク
ス型スクリーンである。有効な具体化方法の1つに、資
料PR−A−2533072に引用しである2マスキン
グ・レベル法がある。この方法は、グリッドがアドレス
・ラインと接続している薄膜トランジスタ(TPT)と
画素とを関連づけ、ソースをコラムと接続し、ドレイン
を画素の電極と接続するようにできる。
活性マトリクス表示スクリーンは、1986年2月2日
発行のIEEE Electron Device L
etters第EDL−7巻134−136頁にミムラ
・アキオ氏他が発表した°“直接接触ITOのあるSO
I薄膜トランジスダ°と題する記事にも述べられている
。
発行のIEEE Electron Device L
etters第EDL−7巻134−136頁にミムラ
・アキオ氏他が発表した°“直接接触ITOのあるSO
I薄膜トランジスダ°と題する記事にも述べられている
。
スイッチ素子がTPTでなく非線形素子である他のスク
リーンも現在使用されている。このスクリーンの一般図
を第1図に示す。この図にアドレス・コラムCjおよび
第1接極子、即ち電極e(の付いているコンデンサC1
jが示してあり、この電極は非線形素子SiJを通って
近くのコラムに接続され、これらすべては第1プレート
(図示していない)に配置されている。第2接極子、即
ち対電極Cejは、第2プレート(図示していない)に
配置されたアドレス・ラインLiに接続されている。
リーンも現在使用されている。このスクリーンの一般図
を第1図に示す。この図にアドレス・コラムCjおよび
第1接極子、即ち電極e(の付いているコンデンサC1
jが示してあり、この電極は非線形素子SiJを通って
近くのコラムに接続され、これらすべては第1プレート
(図示していない)に配置されている。第2接極子、即
ち対電極Cejは、第2プレート(図示していない)に
配置されたアドレス・ラインLiに接続されている。
選択された電圧をラインLiとコラムCjに加えると、
コンデンサC1jが素子Sijを経由して充電されたり
放電できる。その結果生じた電界が、2つのプレートの
間にある液晶の光学状態を制御し、従って像の1点(“
画素°°)を表示する。
コンデンサC1jが素子Sijを経由して充電されたり
放電できる。その結果生じた電界が、2つのプレートの
間にある液晶の光学状態を制御し、従って像の1点(“
画素°°)を表示する。
資料GB−A−2091468に、このようなスクリー
ンおよび非線形素子SijがMIM構成部即ち金属/絶
縁物/金属の積層である場合の具体化方法が示されてい
る。
ンおよび非線形素子SijがMIM構成部即ち金属/絶
縁物/金属の積層である場合の具体化方法が示されてい
る。
この資料では、第1の金属膜を析出させ、陽極処理によ
って酸化膜を作り、次に酸化物の上に第2の金属膜を析
出させてMIM構成部品を作っている。
って酸化膜を作り、次に酸化物の上に第2の金属膜を析
出させてMIM構成部品を作っている。
(発明が解決しようとする課題)
この技術には、次のような多(の欠点がある。
−先ず、この技術では4マスキング・レベルと写真平板
型彫が必要で、これは生産効率に著しく不利な影響を与
え、レベルの数が増えると指数関数的に低下する。
型彫が必要で、これは生産効率に著しく不利な影響を与
え、レベルの数が増えると指数関数的に低下する。
一次に、陽極酸化現像を利用するので、支持プレートの
処理が必要で、均質絶縁物厚さ約lO〜1100nのも
のを作る場合には重大な問題が生ずる。これは、上記資
料で推奨されているショットキーやプール・フレンケル
の熱イオン効果を利用する場合にそうである。実際に、
厚さの均質性、誘電性の品質と物理的品質の均一性およ
び陽極酸化膜の有孔率の均質性は、陽極酸化中の電流密
度の均一性に依存している。この電流密度自身は、下側
の膜の浮き上り(点効果)、使用電解液、その不純物、
その温度、PH1撹拌および浴のエージングの関数であ
る。特に、電解液の電気化学的不純物、主として洛中の
陰イオンは酸化物中に捕えられ易い。この結果、電気的
破壊が生じたり伝導性が不安定になる危険が生ずる。
処理が必要で、均質絶縁物厚さ約lO〜1100nのも
のを作る場合には重大な問題が生ずる。これは、上記資
料で推奨されているショットキーやプール・フレンケル
の熱イオン効果を利用する場合にそうである。実際に、
厚さの均質性、誘電性の品質と物理的品質の均一性およ
び陽極酸化膜の有孔率の均質性は、陽極酸化中の電流密
度の均一性に依存している。この電流密度自身は、下側
の膜の浮き上り(点効果)、使用電解液、その不純物、
その温度、PH1撹拌および浴のエージングの関数であ
る。特に、電解液の電気化学的不純物、主として洛中の
陰イオンは酸化物中に捕えられ易い。この結果、電気的
破壊が生じたり伝導性が不安定になる危険が生ずる。
−最後に、厚い(10〜1100n )酸化膜における
ショットキーやプール・フレンケル効果に関連する伝導
機構は、指数関数的に温度の影響を受けるので、最終デ
バイスを性格に熱的調節する必要があり、この調節は慎
重さを要し費用がかさむ。
ショットキーやプール・フレンケル効果に関連する伝導
機構は、指数関数的に温度の影響を受けるので、最終デ
バイスを性格に熱的調節する必要があり、この調節は慎
重さを要し費用がかさむ。
本発明の目的はこれらの欠点を解決することである。
(課題を解決するための手段)
そのために本発明は、特に簡単なMIM構成部品で、表
示スクリーンを具体化する場合には、2マスキング・レ
ベルしか必要としないものの製造方法を提供する。この
方法により陽極処理に関連するすべての難点が解決し、
温度と光度の影響をほとんど受けない伝導現象が得られ
る。
示スクリーンを具体化する場合には、2マスキング・レ
ベルしか必要としないものの製造方法を提供する。この
方法により陽極処理に関連するすべての難点が解決し、
温度と光度の影響をほとんど受けない伝導現象が得られ
る。
本発明の方法は、お互いに接する2つの材料を相互に酸
化・還元することによって行われる。
化・還元することによって行われる。
さらに正確に述べると、本発明の目的は、アドレス・コ
ラムを支えている透明な絶縁基板、電極のマトリクスお
よびスイッチ素子のマトリクスを含む表示スクリーンの
具体化方法の提供であり、各スイッチ素子は、アドレス
・コラム1個と電極1個の間に配置されたMIM構成部
品1ヶ以上によって構成されている。この方法は、MI
M構成部品を組込むために行う下記事項によって特徴づ
けられている。
ラムを支えている透明な絶縁基板、電極のマトリクスお
よびスイッチ素子のマトリクスを含む表示スクリーンの
具体化方法の提供であり、各スイッチ素子は、アドレス
・コラム1個と電極1個の間に配置されたMIM構成部
品1ヶ以上によって構成されている。この方法は、MI
M構成部品を組込むために行う下記事項によって特徴づ
けられている。
一基板上のMIM構成部を作る予定のところに積層を作
る。この積層には、第1の材料即ち酸化性導体と第2の
材料即ち酸化できる導体が含まれる。
る。この積層には、第1の材料即ち酸化性導体と第2の
材料即ち酸化できる導体が含まれる。
−この積層を200〜700°Cの間に加熱し、両材料
間に酸化膜を生成させる。
間に酸化膜を生成させる。
一積層を周囲温度まで冷却する。
このような方法は従来技術の欠点を避けていて、下記の
ような多くの利点がある。
ような多くの利点がある。
−絶縁性界面膜の厚さは、2つの材料間の酸化・還元工
程の温度と時間を単に制御するという再現性のある方法
で管理されている。
程の温度と時間を単に制御するという再現性のある方法
で管理されている。
生じた界面酸化膜は、得られる効果がもはやショットキ
ーやプール・フレンケル型効果でなくトンネル型効果に
なるような、約5〜10nmの厚さに容易に調節できる
。このような条件では、電流は事実上温度の影響を受け
ない。更に光の影響も受けない。従って本発明の方法で
得られるフラット・スクリーンは、過酷な環境で使用で
き、例えば大型像の投影に使用できる。
ーやプール・フレンケル型効果でなくトンネル型効果に
なるような、約5〜10nmの厚さに容易に調節できる
。このような条件では、電流は事実上温度の影響を受け
ない。更に光の影響も受けない。従って本発明の方法で
得られるフラット・スクリーンは、過酷な環境で使用で
き、例えば大型像の投影に使用できる。
゛°トンネルバリア°°の高さは、材料の選定により調
節できる。数個のMIMを直列に並べると、バリアの相
当幅を調節できる。トンネルバリアの高さと全幅を調節
すると、MIMの電流/電圧特性を制御でき、制御電流
と制御電圧を最善状態にする。
節できる。数個のMIMを直列に並べると、バリアの相
当幅を調節できる。トンネルバリアの高さと全幅を調節
すると、MIMの電流/電圧特性を制御でき、制御電流
と制御電圧を最善状態にする。
−MIM構成部品を直列に並べることは非常に簡単であ
り、このデバイスの電圧/電流特性を完全に均整化する
ことができる。
り、このデバイスの電圧/電流特性を完全に均整化する
ことができる。
一任意のMIM内やMIM間における酸化できる材料の
膜と酸化性材料の膜の厚さの均質性は重大なことではな
い。それは、酸化膜を生成させる現象は、2つの膜の界
面で生ずるのであって3次元的に起きるのではない。
膜と酸化性材料の膜の厚さの均質性は重大なことではな
い。それは、酸化膜を生成させる現象は、2つの膜の界
面で生ずるのであって3次元的に起きるのではない。
−MIMが自動的に作られるので、本発明の方法はスク
リーンの大きさに関係なく採用できる。特に、先に述べ
たTPTや電解液の方法では作れない非常に大型なスク
リーンに使える。用いる技術的方法は簡単であり、特に
クリーンルームを必要としない。言いかえれば、使用す
る科学技術は費用が安く、“°高度に複雑ではない°゛
といえる。
リーンの大きさに関係なく採用できる。特に、先に述べ
たTPTや電解液の方法では作れない非常に大型なスク
リーンに使える。用いる技術的方法は簡単であり、特に
クリーンルームを必要としない。言いかえれば、使用す
る科学技術は費用が安く、“°高度に複雑ではない°゛
といえる。
−生成する絶縁材による公害の危険は全(ない。
それは絶縁材が大気に全くさらされずに、本来あるべき
場所で作られるからである。酸化性要素は、2つの材料
系の中にある。
場所で作られるからである。酸化性要素は、2つの材料
系の中にある。
−MIM構成部品は、くまなく物理化学的に連続してい
て、従来技術に見られたような膜の重なり部分は全くな
い。従って、種々の材料の重なりに関連する欠点の多く
が避けられ、特に膜間の固着の問題を避けている。
て、従来技術に見られたような膜の重なり部分は全くな
い。従って、種々の材料の重なりに関連する欠点の多く
が避けられ、特に膜間の固着の問題を避けている。
酸化性導体と酸化できる導体との間に温度上昇によって
薄い酸化膜を生成させることは、それ自身新しい物理的
現象ではないというべきである。
薄い酸化膜を生成させることは、それ自身新しい物理的
現象ではないというべきである。
例えば、先に述べたミムラ・アキオ氏他の記事に書かれ
ている。しかし、この現象が、MIM構成構成部 品1使う活性マトリクス表示スクリーンの作成に用いら
れたことがなかったと強調すべきである。
ている。しかし、この現象が、MIM構成構成部 品1使う活性マトリクス表示スクリーンの作成に用いら
れたことがなかったと強調すべきである。
引用したこの記事で、問題の現象について述べたとして
も、この欠陥的性質を強調したに過ぎないし、著者の1
人は、これの使用を避けるよう強く勧めている。更に正
確に言うと、引用した記事で述べている構造はMIM構
造でなく TPT構造である。オーム接触は、TPTの
ドーピングしたシリコンソースnで起こさせる必要があ
り、この接触はITOの析出により得られる。この記事
の著者は、この接触を作るとき、 200℃を超える温
度で焼きなましを行い(次いで400℃や600℃で生
成させたとき) ITOとシリコンの間に酸化膜が生成
したと記述している。この膜が探し求めていた接触の抵
抗性を破壊するので、この破壊を避けるためには200
℃未満に保つ必要があった。これは、シリコンを絶縁基
板上に最初に析出させなければならない理由でもある。
も、この欠陥的性質を強調したに過ぎないし、著者の1
人は、これの使用を避けるよう強く勧めている。更に正
確に言うと、引用した記事で述べている構造はMIM構
造でなく TPT構造である。オーム接触は、TPTの
ドーピングしたシリコンソースnで起こさせる必要があ
り、この接触はITOの析出により得られる。この記事
の著者は、この接触を作るとき、 200℃を超える温
度で焼きなましを行い(次いで400℃や600℃で生
成させたとき) ITOとシリコンの間に酸化膜が生成
したと記述している。この膜が探し求めていた接触の抵
抗性を破壊するので、この破壊を避けるためには200
℃未満に保つ必要があった。これは、シリコンを絶縁基
板上に最初に析出させなければならない理由でもある。
それは、この析出が200℃を超えるかなり高い温度で
(例えば900℃で)行われるからである。そこで、I
TO膜は200℃未満で析出される。予定されるソース
接触を前もって構成するために先ずITOを析出し、次
いでシリコンを900℃で析出させることによって作業
順序を逆にすると、絶縁膜がITOとシリコンの間に生
成するであろう。このことが正に著者が避けようとして
いたものである。従って専門家は、未だにこの技術を用
いて温度を下げて絶縁膜の生成を避ける方法を探してい
る。従って本発明は、温度を上げたこの酸化膜の生成を
推奨して、この速断に逆っている。スクリーンはもはや
TPTスクリーンではなく、もっと利点のあるMIMス
クリーンである。
(例えば900℃で)行われるからである。そこで、I
TO膜は200℃未満で析出される。予定されるソース
接触を前もって構成するために先ずITOを析出し、次
いでシリコンを900℃で析出させることによって作業
順序を逆にすると、絶縁膜がITOとシリコンの間に生
成するであろう。このことが正に著者が避けようとして
いたものである。従って専門家は、未だにこの技術を用
いて温度を下げて絶縁膜の生成を避ける方法を探してい
る。従って本発明は、温度を上げたこの酸化膜の生成を
推奨して、この速断に逆っている。スクリーンはもはや
TPTスクリーンではなく、もっと利点のあるMIMス
クリーンである。
更に、析出類を逆にすること、即ち最初に伝導酸化物を
析出し、次に、時には有利になる半導体を析出すること
を禁するものは何もない。
析出し、次に、時には有利になる半導体を析出すること
を禁するものは何もない。
本発明には、更にスクリーンの制御時間に関連した利点
がある。出願者は、酸化できる導体がシリコンのような
半導体であった場合、酸化膜が生成するときに、半導体
/絶縁体界面に空間電荷領域が現われるのを観察した。
がある。出願者は、酸化できる導体がシリコンのような
半導体であった場合、酸化膜が生成するときに、半導体
/絶縁体界面に空間電荷領域が現われるのを観察した。
この空間電荷の目的は、絶縁膜に対応するコンデンサと
直列の第2のコンデンサを作り出すことであり、酸化で
きる導体が例えば金属製であったときに得られるであろ
う値に関しユニットの静電容量がかなり減少する結果と
なる。さて、活性マトリクス・スクリーンでは、表示を
制御している電界を定義づける電荷を、MIM構成部品
にではなく主として画素に現わしたい場合、MIM構成
部品の静電容量を通常画素の静電容量より小さくすべき
ことが知られている。現在までは、MIM構成部品の静
電容量は画素のそれの約1/3であった。本発明の方法
では、空間電荷があるので、MIM構成部品の静電容量
が画素のそれの約1710の値まで小さくなり、大変好
都合なことである。表示スクリーンの静電容量に最大の
貢献をしているのが画素であるのは明らかである。
直列の第2のコンデンサを作り出すことであり、酸化で
きる導体が例えば金属製であったときに得られるであろ
う値に関しユニットの静電容量がかなり減少する結果と
なる。さて、活性マトリクス・スクリーンでは、表示を
制御している電界を定義づける電荷を、MIM構成部品
にではなく主として画素に現わしたい場合、MIM構成
部品の静電容量を通常画素の静電容量より小さくすべき
ことが知られている。現在までは、MIM構成部品の静
電容量は画素のそれの約1/3であった。本発明の方法
では、空間電荷があるので、MIM構成部品の静電容量
が画素のそれの約1710の値まで小さくなり、大変好
都合なことである。表示スクリーンの静電容量に最大の
貢献をしているのが画素であるのは明らかである。
このため、好ましい変形として、本発明は、半導体を酸
化できる伝導材料として用いることを推奨する。この半
導体は、シリコン、ゲルマニウム、ガリウム・ヒ化物や
インジウム・リンのような2元化合物、3元化合物(G
aA1!As)または4元化合物でもよい。
化できる伝導材料として用いることを推奨する。この半
導体は、シリコン、ゲルマニウム、ガリウム・ヒ化物や
インジウム・リンのような2元化合物、3元化合物(G
aA1!As)または4元化合物でもよい。
酸化性伝導材料については、酸化インジウム(In20
a) 、酸化すず(SnO7)、インジウムとすずの酸
化物(ITO) 、 (In203+5n02)、酸化
亜鉛(ZnO)等の伝導性金属酸化物のグループから選
べる。
a) 、酸化すず(SnO7)、インジウムとすずの酸
化物(ITO) 、 (In203+5n02)、酸化
亜鉛(ZnO)等の伝導性金属酸化物のグループから選
べる。
半導体でない場合、酸化できる伝導材料は、An、Ti
、Ta、Ag、Cr、Cu、Mn、Mo等の金属の酸化
物混合物(VJS−P2ss) + (V20g’−P
bo−Fe20s)のグループから、または酸化できる
合金のグループから選べる。
、Ta、Ag、Cr、Cu、Mn、Mo等の金属の酸化
物混合物(VJS−P2ss) + (V20g’−P
bo−Fe20s)のグループから、または酸化できる
合金のグループから選べる。
すべての場合、酸化物生成に必要な温度は200℃を超
える必要があり、一般には700℃未満である。従って
これは、低温が並の温度の科学技術である。例えば、ア
ルミニウム/ITO/ガラスの基板ユニットでは、約3
50℃であることが好ましい。ポリシリコン/ITO/
ガラス/基板ユニットでは、約625℃である。チタン
/ITOベアリングでは、約520℃である。
える必要があり、一般には700℃未満である。従って
これは、低温が並の温度の科学技術である。例えば、ア
ルミニウム/ITO/ガラスの基板ユニットでは、約3
50℃であることが好ましい。ポリシリコン/ITO/
ガラス/基板ユニットでは、約625℃である。チタン
/ITOベアリングでは、約520℃である。
加熱段階は、真空下またはガス(アルゴン、酸素等)の
存在下で行ってよい。この段階の時間は絶縁膜の目標厚
さによるが、−船釣にいえば約3時間である。
存在下で行ってよい。この段階の時間は絶縁膜の目標厚
さによるが、−船釣にいえば約3時間である。
加熱段階は、積層が作られてから行うが、膜析出作業が
酸化・還元に必要な時間内に行われる場合は、この積層
形成中に行ってもよい。
酸化・還元に必要な時間内に行われる場合は、この積層
形成中に行ってもよい。
本発明の目的は、アドレス・ラインとアドレス・コラム
のある記憶コンデンサのマトリクスならびに1個のライ
ンまたは1個のコラムと各コンデンサとの間に配置した
スイッチ素子を含むダイナミックRAMメモリの具体化
方法を提供することでもある。この方法は、スイッチ素
子を組込むために行う下記事項によって特徴づけられる
。
のある記憶コンデンサのマトリクスならびに1個のライ
ンまたは1個のコラムと各コンデンサとの間に配置した
スイッチ素子を含むダイナミックRAMメモリの具体化
方法を提供することでもある。この方法は、スイッチ素
子を組込むために行う下記事項によって特徴づけられる
。
−積層が形成され、この積層には第1材料即ち酸化性導
体と第2材料即ち酸化できる導体が含まれる。
体と第2材料即ち酸化できる導体が含まれる。
−この積層は200〜700℃に加熱され、MIM構成
部品を生成する。
部品を生成する。
この温度から周囲温度に下げられる。
(実施例)
次の説明では、基板はガラス製、伝導材料はITO(す
すとインジウムの酸化物)および酸化できる材料はシリ
コンでドーピングしたものとしないものと仮定しである
。しかし、この仮定は、単に説明のために行ったことは
いうまでもなく、先に述べたように、他の材料や組合せ
た材料を用いることができる。
すとインジウムの酸化物)および酸化できる材料はシリ
コンでドーピングしたものとしないものと仮定しである
。しかし、この仮定は、単に説明のために行ったことは
いうまでもなく、先に述べたように、他の材料や組合せ
た材料を用いることができる。
空想してみると、MIM構成部品の絶縁膜には、シリコ
ンがITO膜で酸化されて生ずるシリカが適している。
ンがITO膜で酸化されて生ずるシリカが適している。
第2A図と第2B図に、酸化性膜を下層に、酸化できる
シリコン膜を上層にする第1実施例に従った、画素とM
IMのマトリクスを支持するプレートの実施例に関する
種々の段階を示す。この図から、配置状態が、前に引用
した資料に述べられたものと逆であることが分かるであ
ろう。その理由は既に述べた。
シリコン膜を上層にする第1実施例に従った、画素とM
IMのマトリクスを支持するプレートの実施例に関する
種々の段階を示す。この図から、配置状態が、前に引用
した資料に述べられたものと逆であることが分かるであ
ろう。その理由は既に述べた。
種々の作業と段階は次のとおりである。
第2A図:
a : ITOTa205明な絶縁膜上に析出させる。
b=第1接続パターン34のマトリクスおよび36に結
合した舌が付いている電極35のマトリクスの写真平板
型彫。
合した舌が付いている電極35のマトリクスの写真平板
型彫。
C:シリコン膜38(ドーピングしたものやしないもの
)をユニット上に625°Cで析出させる。
)をユニット上に625°Cで析出させる。
d:シリコンとITOとの間で酸化・還元を行わせて、
625℃でシリカ膜37を生成する加熱段階。
625℃でシリカ膜37を生成する加熱段階。
e:次に金属41 (AI!、W、Mo等)をシリコン
上に析出させる。電気抵抗が小さい場合は、この段階は
不要である。
上に析出させる。電気抵抗が小さい場合は、この段階は
不要である。
第2B図:
a:金属膜41、シリコン38およびシリカ37を写真
平板型彫し、第1パターン34の一部を横切って重なる
アドレス・コラム39を形成し、また第1パターン34
の一部と縦方向に重なり、かつ36と結合している舌を
横切って、重なる第2接続パターン40を形成する。型
彫されたものに、対電極のアドレス・ラインを遮へいす
る“ブラック・マトリクス°°として知られるブロック
42があってもよい。
平板型彫し、第1パターン34の一部を横切って重なる
アドレス・コラム39を形成し、また第1パターン34
の一部と縦方向に重なり、かつ36と結合している舌を
横切って、重なる第2接続パターン40を形成する。型
彫されたものに、対電極のアドレス・ラインを遮へいす
る“ブラック・マトリクス°°として知られるブロック
42があってもよい。
bとC:このようにして、MIMデバイス3個が、参照
番号48を付した位置に直列に作られる。金属41は、
シリコンの固有抵抗を短絡する目的のみに使用されてい
る。
番号48を付した位置に直列に作られる。金属41は、
シリコンの固有抵抗を短絡する目的のみに使用されてい
る。
この実施例で、シリコン析出温度が十分に高くなってか
ら初めて、シリコン・ITO間の酸化還元によってシリ
カが成長する。従って、後で形成されるMIM用の絶縁
は第2A図のC段階で行える。そこで、第2A図のd段
階は、MIM構造のエージングと均質化の段階である。
ら初めて、シリコン・ITO間の酸化還元によってシリ
カが成長する。従って、後で形成されるMIM用の絶縁
は第2A図のC段階で行える。そこで、第2A図のd段
階は、MIM構造のエージングと均質化の段階である。
このような方法は、2マスキング・レベルが必要なだけ
であり、特に大型のプレートでは非常に実施し易いこと
が分かる。
であり、特に大型のプレートでは非常に実施し易いこと
が分かる。
他の実施例では材料の順序を逆にし、先ず酸化できる導
体を析出し、次に酸化性導体を析出する。この例を第3
A図と第3B図に示す。この図では、酸化性材料がIT
Oで、酸化できる材料がタンタルである。この例の段階
と作業は次のとおりである。
体を析出し、次に酸化性導体を析出する。この例を第3
A図と第3B図に示す。この図では、酸化性材料がIT
Oで、酸化できる材料がタンタルである。この例の段階
と作業は次のとおりである。
第3A図:
a:タンタル膜をガラス基板50の上に析出させ、コラ
ム52、第1接続パターン54および°°ブラック・マ
トリクス°゛のブロック56を写真平板型彫する。
ム52、第1接続パターン54および°°ブラック・マ
トリクス°゛のブロック56を写真平板型彫する。
b : ITO膜の析出、およびコラム52と第1パタ
ーン54の一端に重なる第2接続パターン58を形成し
、60に結合した舌がありパターン54と重なっている
電極59のマトリクスを形成するための型彫。
ーン54の一端に重なる第2接続パターン58を形成し
、60に結合した舌がありパターン54と重なっている
電極59のマトリクスを形成するための型彫。
第3B図:
aとb=参照番号63のついた場所に酸化タンタル(T
ag)62を形成する約475℃の加熱段階。MIMデ
バイス3個の構造が、コラム52と電極59の各々の間
に直列に得られる。
ag)62を形成する約475℃の加熱段階。MIMデ
バイス3個の構造が、コラム52と電極59の各々の間
に直列に得られる。
この実施例の方法は、2写真平板型彫レベルが必要なだ
けである。
けである。
第2A図、第2B図、第3A図および第3B図に示した
作業により、電極マトリクスの支持プレートおよびアド
レス・コラムの列を形成できる。対電極とアドレス・ラ
インがあるバックプレートを具体化することのみが残っ
ている。このバックプレートは既知の方法で具体化でき
、例えば第4図に示すように、ガラスプレートにITO
膜を析出し、次に型彫してライン70と対電極72を作
る。
作業により、電極マトリクスの支持プレートおよびアド
レス・コラムの列を形成できる。対電極とアドレス・ラ
インがあるバックプレートを具体化することのみが残っ
ている。このバックプレートは既知の方法で具体化でき
、例えば第4図に示すように、ガラスプレートにITO
膜を析出し、次に型彫してライン70と対電極72を作
る。
スクリーンを完成させるには、オリエンテーション膜(
°°界面活性剤゛°)を2枚のプレート上に塗り、バッ
クプレート上にグルー・ウオールをセリグラフし、スペ
ーサを分散させ、バックプレートとプレートを組立て、
次に液晶を充填する。
°°界面活性剤゛°)を2枚のプレート上に塗り、バッ
クプレート上にグルー・ウオールをセリグラフし、スペ
ーサを分散させ、バックプレートとプレートを組立て、
次に液晶を充填する。
カラー表示スクリーンを作ることもでき、例えばマスク
を通してイオン化した着色粉末を電気めっきする方法で
、バックプレートに着色フィルタを析出させればよい。
を通してイオン化した着色粉末を電気めっきする方法で
、バックプレートに着色フィルタを析出させればよい。
ラインとコラムが2枚の異なったプレート上にあること
が分かり、これは、これら2つのアドレス・ネットワー
ク間の短絡の可能性を無くす。
が分かり、これは、これら2つのアドレス・ネットワー
ク間の短絡の可能性を無くす。
本発明は、表示スクリーンの具体例に限らない。ダイナ
ミックRAMメモリのような構成部品の具体化にも適用
できる。
ミックRAMメモリのような構成部品の具体化にも適用
できる。
第5A図と、第5B図に、このようなメモリを作る一例
を示す。アドレス・コラムとアドレス・ラインが同じ半
導性基板に組込まれている場合は、このようなデバイス
は第1図に示すのもと構造的に匹敵する。種々の膜がも
はや透明である必要がなければ、作業は、先に述べたも
のとほぼ同じである。
を示す。アドレス・コラムとアドレス・ラインが同じ半
導性基板に組込まれている場合は、このようなデバイス
は第1図に示すのもと構造的に匹敵する。種々の膜がも
はや透明である必要がなければ、作業は、先に述べたも
のとほぼ同じである。
種々の段階と作業は次のようになる。
第5A図:
シリコンのような半導体80に1組のライン82をドー
ピングする。
ピングする。
一絶縁膜を析出させ、独立コラム84を型彫する。
−酸化できる膜を析出させて型彫し、アドレス・コラム
86を残す。
86を残す。
第5B図:
a:酸化性材料の膜88を析出する。
b=型彫して、92と結合した舌がありコラム86と重
なっているパターン90のマトリクスを作る。
なっているパターン90のマトリクスを作る。
C:参照番号94が付いた場所に、即ちコラム86の上
にMIMを作り、ライン82の上にコンデンサ96を作
るための加熱段階。
にMIMを作り、ライン82の上にコンデンサ96を作
るための加熱段階。
まず自動的に作られるMIMスイッチ94およびコンデ
ンサ96ならびに次に非常に薄い絶縁膜のある即ち静電
容量の大きいドーピングしたシリコンの上に作られるコ
ンデンサ96が表面を小さ(し、集積度を高くすること
が分かる。
ンサ96ならびに次に非常に薄い絶縁膜のある即ち静電
容量の大きいドーピングしたシリコンの上に作られるコ
ンデンサ96が表面を小さ(し、集積度を高くすること
が分かる。
任意の数のMIMを直列に並べ、制御用電流・電圧の値
を調節できることが明らかである。
を調節できることが明らかである。
第1図は、既に説明しであるが、MIM型非線形素子を
含んだ活性マトリクス表示スクリーンの概略構造を示す
。 第2A図は、表示スクリーンの第1実施例の第1段階(
a、 b、 c、 d、 e)を示す。 第2B図は、この実施例の最終段階(a+ b、 c)
を示す。 第3A図は、表示スクリーンの第2実施例の第1段階(
a、b)を示す。 第3B図は、この第2実施例の最終段階(a、b)を示
す。 第4図は、バックプレートに刻んだトラックの加工を示
す。 第5A図は、ダイナミックRAMメモリの具体化方法の
ある段階を例示する。 第5B図は、第5A図の方法の他の段階を特徴する
含んだ活性マトリクス表示スクリーンの概略構造を示す
。 第2A図は、表示スクリーンの第1実施例の第1段階(
a、 b、 c、 d、 e)を示す。 第2B図は、この実施例の最終段階(a+ b、 c)
を示す。 第3A図は、表示スクリーンの第2実施例の第1段階(
a、b)を示す。 第3B図は、この第2実施例の最終段階(a、b)を示
す。 第4図は、バックプレートに刻んだトラックの加工を示
す。 第5A図は、ダイナミックRAMメモリの具体化方法の
ある段階を例示する。 第5B図は、第5A図の方法の他の段階を特徴する
Claims (9)
- (1)アドレスコラムを支持する透明絶縁基板、電極の
マトリクスおよびアドレスコラム1つと電極1つの間に
最低1つのMIM構成部品で作られているスイッチ素子
のマトリクスを含む表示スクリーンを具体化する次の構
成を有する方法; (a)基板上のMIM構成部品を作る予定のところに、
積層を形成し、この積層は、第1材料が酸化性導体で第
2材料が酸化できる導体であり;(b)この積層を20
0〜700℃に加熱し、両材料の間に酸化膜を形成し; (c)積層を周囲温度まで冷却する。 - (2)下記作業を含む請求項1による方法;(a)透明
な絶縁プレート上に、上記第1の酸化性材料の第1伝導
膜を析出させ; (b)この第1膜を型彫して、結合した舌の付いた電極
のマトリクスを形成し、またアドレス・コラムを作る予
定の場所に第1接続パターンのマトリクスを形成し; (c)上記第2の酸化できる材料の膜をユニット上に析
出させ; (d)ユニットを200〜700℃に加熱し、伝導膜と
酸化できる膜との間に酸化膜を作り; (e)第2の膜と酸化膜を型彫し、第1接続パターンに
重なるアドレスコラムを形成し、また第1パターンと電
極の舌に重なる第2接続パターンのマトリクスを形成し
; (f)ユニットを周囲温度まで下げる。 - (3)下記段階を含む請求項1による方法;(a)第1
の酸化できる伝導膜を、透明な絶縁プレート上に析出さ
せ、 (b)この第1膜を型彫して、コラムおよび第1接続パ
ターンのマトリクスを形成し、 (c)第2の酸化性伝導膜を、ユニット上に析出させ、 (d)この第2膜を型彫して、各第1接続パターンと各
コラムに重なる第2接続パターンのマトリクスを形成し
、また上記第1接続パターンに重なる舌付電極のマトリ
クスを形成し、 (e)ユニットを200〜700℃に加熱し、(f)ユ
ニットを周囲温度まで下げる。 - (4)第2の酸化性材料が半導体である場合の、請求項
1から3のいずれかによる方法。 - (5)半導体がシリコン、ゲルマニウムならびに2元、
3元および4元化合物を含むグループから選ばれた場合
の、請求項4による方法。 - (6)第2の酸化性材料がAl、Ti、Ta、Ag、C
r、Cu、Mnおよび酸化できる合金から成るグループ
から選ばれた場合の、請求項1から3のいずれかによる
方法。 - (7)第2の酸化性伝導材料が酸化インジウム、酸化す
ず、インジウムとすずの酸化物、酸化亜鉛のような伝導
性金属酸化物のグループから選ばれた場合の、請求項1
から6のいずれかによる方法。 - (8)アドレス・ラインとアドレス・コラムのある記憶
コンデンサのマトリクスならびに1個のラインまたは1
個のコラムと各コンデンサの間に配置したスイッチ素子
を含むダイナミックRAMメモリを作る方法で、スイッ
チ素子を組み込むために下記事項を行う; (a)積層を作る。この積層は酸化性伝導体である第1
材料と酸化できる伝導体である第2材料から成り、 (b)この積層を200〜700℃に加熱し、MIM構
成部品を生成させ、 (c)この積層を周囲温度に下げる。 - (9)下記作業を含む請求項8による方法;(a)1組
のアドレス・ラインを半導性基板へドーピングし、 (b)絶縁膜が析出し、この膜が型彫されて独立したコ
ラムが形成し、 (c)酸化できる膜が析出しこの膜が型彫されてアドレ
ス・コラムが形成され、 (d)酸化性材料の膜がユニット上に析出させ、(e)
この膜が型彫され、舌付でアドレス・コラムに重なって
いるアドレス・ラインに重なるパターンのマトリクスを
形成し、 (f)ユニットは200〜700℃に加熱され、パター
ンとアドレス・ラインに重なる部分および結合した舌と
アドレス・コラムと重なる部分に、MIM構成部品が生
成する。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8817246 | 1988-12-27 | ||
| FR8817246A FR2641645B1 (fr) | 1988-12-27 | 1988-12-27 | Procede de realisation d'un composant mim et application a la realisation d'un ecran plat ou d'une ram |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02226231A true JPH02226231A (ja) | 1990-09-07 |
Family
ID=9373472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1336829A Pending JPH02226231A (ja) | 1988-12-27 | 1989-12-27 | Mim部品を用いた活性マトリクスフラットスクリーンとramメモリの実現方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US5086009A (ja) |
| EP (1) | EP0376830B1 (ja) |
| JP (1) | JPH02226231A (ja) |
| AT (1) | ATE109925T1 (ja) |
| CA (1) | CA2006465A1 (ja) |
| DE (1) | DE68917450T2 (ja) |
| FI (1) | FI896139A7 (ja) |
| FR (1) | FR2641645B1 (ja) |
| IL (1) | IL92771A0 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9117680D0 (en) * | 1991-08-16 | 1991-10-02 | Philips Electronic Associated | Electronic matrix array devices |
| US5422293A (en) * | 1991-12-24 | 1995-06-06 | Casio Computer Co., Ltd. | Method for manufacturing a TFT panel |
| KR950008931B1 (ko) * | 1992-07-22 | 1995-08-09 | 삼성전자주식회사 | 표시패널의 제조방법 |
| JP3302187B2 (ja) * | 1994-08-18 | 2002-07-15 | キヤノン株式会社 | 薄膜トランジスタ、これを用いた半導体装置、液晶表示装置 |
| US6040201A (en) | 1996-09-17 | 2000-03-21 | Citizen Watch Co., Ltd. | Method of manufacturing thin film diode |
| JP4497601B2 (ja) * | 1999-11-01 | 2010-07-07 | シャープ株式会社 | 液晶表示装置の製造方法 |
| US7737357B2 (en) * | 2006-05-04 | 2010-06-15 | Sunpower Corporation | Solar cell having doped semiconductor heterojunction contacts |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4838656A (en) * | 1980-10-06 | 1989-06-13 | Andus Corporation | Transparent electrode fabrication |
| FR2505070B1 (fr) * | 1981-01-16 | 1986-04-04 | Suwa Seikosha Kk | Dispositif non lineaire pour un panneau d'affichage a cristaux liquides et procede de fabrication d'un tel panneau d'affichage |
| AT371388B (de) * | 1981-10-09 | 1983-06-27 | Voest Alpine Ag | Plattenkokille zum stranggiessen |
| JPS60149025A (ja) * | 1984-01-13 | 1985-08-06 | Seiko Epson Corp | 液晶表示装置 |
| US4689116A (en) * | 1984-10-17 | 1987-08-25 | L'etat Francais Represented By The Minister Of Ptt (Centre National D'etudes Des Telecommunications) | Process for fabricating electronic circuits based on thin-film transistors and capacitors |
| US4828370A (en) * | 1985-10-04 | 1989-05-09 | Seiko Instruments & Electronics Ltd. | Switching element with nonlinear resistive, nonstoichiometric material |
| JPH0754388B2 (ja) * | 1986-08-04 | 1995-06-07 | 株式会社リコー | Mimアクテイブマトリツクス液晶表示素子 |
| US4907040A (en) * | 1986-09-17 | 1990-03-06 | Konishiroku Photo Industry Co., Ltd. | Thin film Schottky barrier device |
| JP2816549B2 (ja) * | 1986-10-22 | 1998-10-27 | セイコーインスツルメンツ株式会社 | 電気光学装置 |
| JP2695635B2 (ja) * | 1987-04-10 | 1998-01-14 | シチズン時計株式会社 | 液晶表示装置 |
-
1988
- 1988-12-27 FR FR8817246A patent/FR2641645B1/fr not_active Expired - Fee Related
-
1989
- 1989-12-18 IL IL92771A patent/IL92771A0/xx not_active IP Right Cessation
- 1989-12-20 FI FI896139A patent/FI896139A7/fi not_active IP Right Cessation
- 1989-12-21 CA CA002006465A patent/CA2006465A1/en not_active Abandoned
- 1989-12-21 US US07/454,758 patent/US5086009A/en not_active Expired - Fee Related
- 1989-12-22 DE DE68917450T patent/DE68917450T2/de not_active Expired - Fee Related
- 1989-12-22 AT AT89403632T patent/ATE109925T1/de not_active IP Right Cessation
- 1989-12-22 EP EP89403632A patent/EP0376830B1/fr not_active Expired - Lifetime
- 1989-12-27 JP JP1336829A patent/JPH02226231A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0376830A1 (fr) | 1990-07-04 |
| FR2641645A1 (fr) | 1990-07-13 |
| ATE109925T1 (de) | 1994-08-15 |
| FI896139A0 (fi) | 1989-12-20 |
| US5086009A (en) | 1992-02-04 |
| FR2641645B1 (fr) | 1991-04-26 |
| CA2006465A1 (en) | 1990-06-27 |
| FI896139A7 (fi) | 1990-06-28 |
| EP0376830B1 (fr) | 1994-08-10 |
| DE68917450T2 (de) | 1995-03-30 |
| IL92771A0 (en) | 1990-09-17 |
| DE68917450D1 (de) | 1994-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100269095B1 (ko) | 반도체장치,액티브매트릭스기판및그의제조방법 | |
| US6323528B1 (en) | Semiconductor device | |
| JP2003016858A (ja) | インジウムスズ酸化膜の製造方法 | |
| JPH02226231A (ja) | Mim部品を用いた活性マトリクスフラットスクリーンとramメモリの実現方法 | |
| KR100505515B1 (ko) | 2단자형비선형소자와그제조방법및액정표시패널 | |
| WO2018223801A1 (zh) | 阻变器件及其制作方法、显示基板的制作方法、显示装置 | |
| US5994748A (en) | Two-terminal nonlinear device, method for manufacturing the same, and liquid-crystal display panel | |
| JP3306986B2 (ja) | 液晶装置の製造方法 | |
| JPH0345932A (ja) | アクティブマトリクス液晶表示パネルの製造方法 | |
| JP3384118B2 (ja) | 非線形抵抗素子の製造方法 | |
| JP3882863B2 (ja) | 2端子型非線形素子の製造方法 | |
| JPH0279027A (ja) | 多結晶シリコン薄膜トランジスタ | |
| KR20020076934A (ko) | 박막트랜지스터 액정표시장치 및 그 제조방법 | |
| JPH0716033B2 (ja) | 非線形抵抗素子の製造方法 | |
| JPH10142624A (ja) | 電気光学装置 | |
| JP2006269471A (ja) | 非線形素子、電気光学装置、及び非線形素子の製造方法 | |
| JPH01271728A (ja) | 液晶表示装置 | |
| JPH11112059A (ja) | アクティブマトリクス基板およびその製造方法ならびに液晶表示パネル | |
| JP3327146B2 (ja) | 液晶パネル及びその製造方法及びそれを用いた電子機器 | |
| JPH0720501A (ja) | 非線形抵抗素子及びその製造方法 | |
| JPH06289433A (ja) | Mim型非線形素子およびその製造方法 | |
| JPH0980486A (ja) | 非線形抵抗素子 | |
| JPS62183579A (ja) | Mimスイツチング素子 | |
| JPH0784288A (ja) | 調光窓ガラス及びその製造方法 | |
| JPH02158719A (ja) | 非線形抵抗素子 |