JPH0279027A - 多結晶シリコン薄膜トランジスタ - Google Patents
多結晶シリコン薄膜トランジスタInfo
- Publication number
- JPH0279027A JPH0279027A JP63229989A JP22998988A JPH0279027A JP H0279027 A JPH0279027 A JP H0279027A JP 63229989 A JP63229989 A JP 63229989A JP 22998988 A JP22998988 A JP 22998988A JP H0279027 A JPH0279027 A JP H0279027A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- insulating film
- thin film
- silicon thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は液晶表示パネル用の多結晶シリコン薄膜トラン
ジスタ（以下ＴＰＴと略記する）に係り。
ジスタ（以下ＴＰＴと略記する）に係り。
特に電荷保持用キャパシタ部の透明電極を失透させるこ
となく多結晶シリコン膜を選択的に水素化する構造及び
その製造方法に関する。
となく多結晶シリコン膜を選択的に水素化する構造及び
その製造方法に関する。
近年、アクティブマトリクス方式液晶デイスプレィがフ
ラットパネルデイスプレィの大面積化に適した方法とし
て注目されている。なかでも、薄膜半導体に多結晶シリ
コンを用いる多結晶シリコンＴＰＴは、キャリヤ移動度
が高く高速動作が可能なため周辺回路を内蔵できること
、また安定性に優れている等多くの利点があり、安価な
ガラス基板上に特性の良好な多結晶シリコンＴＰＴを形
成する技術研究が活発に行なりれ°〔いる・第２図及び
第３図を用いて従来構造を説明する。
ラットパネルデイスプレィの大面積化に適した方法とし
て注目されている。なかでも、薄膜半導体に多結晶シリ
コンを用いる多結晶シリコンＴＰＴは、キャリヤ移動度
が高く高速動作が可能なため周辺回路を内蔵できること
、また安定性に優れている等多くの利点があり、安価な
ガラス基板上に特性の良好な多結晶シリコンＴＰＴを形
成する技術研究が活発に行なりれ°〔いる・第２図及び
第３図を用いて従来構造を説明する。
この従来構造については、特開昭５８−１３０５６１中
第３図及び第４図と同じものである。第２図は、一画素
に相当する多結晶シリコンＴＰＴの等価回路を示す、第
２図中２０１及び２０１′はｉ行、ｉ十１行目のゲート
配線、２ｏ２はデータ線を、２０３はｉ行ｊ列目のスイ
ッチング用ＴＰＴを、２０４は電荷保持用キャパシタを
、２０５は液晶表示体に相当するキャパシタを示す。電
荷保持用キャパシタは、多結晶シリコンＴＰＴのオフ電
流の経時変化及び液晶抵抗の低下等により派生する画像
表示のむらを補償し、画質の良好なデイスプレィを得る
ためのものである。第３図は第２図に示した等価回路よ
り成る多結晶シリコンＴＰＴの断面構造図である。
第３図及び第４図と同じものである。第２図は、一画素
に相当する多結晶シリコンＴＰＴの等価回路を示す、第
２図中２０１及び２０１′はｉ行、ｉ十１行目のゲート
配線、２ｏ２はデータ線を、２０３はｉ行ｊ列目のスイ
ッチング用ＴＰＴを、２０４は電荷保持用キャパシタを
、２０５は液晶表示体に相当するキャパシタを示す。電
荷保持用キャパシタは、多結晶シリコンＴＰＴのオフ電
流の経時変化及び液晶抵抗の低下等により派生する画像
表示のむらを補償し、画質の良好なデイスプレィを得る
ためのものである。第３図は第２図に示した等価回路よ
り成る多結晶シリコンＴＰＴの断面構造図である。
第３図中３１２は、スイッチング用ＴＦＴ部、３１３
ｆｔ、電荷保持用キャパシタ部を示す。３０１は透明基
板、３０２，３０４は下地Ｓ ｉ Ｏｘ膜３０３は下部
ＴＴＯ（酸化インジウムスズ）膜、３０５は多結晶シリ
コン膜（チャネル部） 、３０６はゲート酸化膜、３０
７はゲート電極、３０８は不純物をドープした多結晶シ
リコン膜から成るソース・ドレイン領域、３０９は層間
絶縁膜（Ｓ ｉ Ｏｚ膜）、３１０はＡＱ電極、３１１
はＩＴＯ膜から成る画素電極を示す。
ｆｔ、電荷保持用キャパシタ部を示す。３０１は透明基
板、３０２，３０４は下地Ｓ ｉ Ｏｘ膜３０３は下部
ＴＴＯ（酸化インジウムスズ）膜、３０５は多結晶シリ
コン膜（チャネル部） 、３０６はゲート酸化膜、３０
７はゲート電極、３０８は不純物をドープした多結晶シ
リコン膜から成るソース・ドレイン領域、３０９は層間
絶縁膜（Ｓ ｉ Ｏｚ膜）、３１０はＡＱ電極、３１１
はＩＴＯ膜から成る画素電極を示す。
多結晶シリコンＴ Ｐ Ｔの特性を向上させるためには
半道体膜である多結晶シリコン膜中の欠陥準位密度を低
減することが重要となる。欠陥準位密度を低減する有力
な手段として、多結晶シリコン膜中に水素原子を導入し
てＳ ｉ Ｈ結合を作ることにより、膜中のダングリン
グボンドを封止する方法（水素化処理）がとられている
。水素化を行うことにより、多結晶シリコンＴＰＴのし
きい電圧、電界効果移動度、ＯＦＦ電流特性を大幅に改
善することができる。水素原子を導入する方法として、
通常多結晶シリコン膜を水素プラズマ中にさらして水素
化する方法がとられている。
半道体膜である多結晶シリコン膜中の欠陥準位密度を低
減することが重要となる。欠陥準位密度を低減する有力
な手段として、多結晶シリコン膜中に水素原子を導入し
てＳ ｉ Ｈ結合を作ることにより、膜中のダングリン
グボンドを封止する方法（水素化処理）がとられている
。水素化を行うことにより、多結晶シリコンＴＰＴのし
きい電圧、電界効果移動度、ＯＦＦ電流特性を大幅に改
善することができる。水素原子を導入する方法として、
通常多結晶シリコン膜を水素プラズマ中にさらして水素
化する方法がとられている。
しかしながら、電荷保持用キャパシタを付加した多結晶
シリコンＴＰＴにおいては、電荷保持用キャパシタ部の
下部透明電極が通常酸化インジウム、酸化スズ、ＩＴＯ
膜等の金属酸化物から成り、これらの金属酸化物は水素
化処理時の水素プラズマ雰囲気により還元させ、変質し
てしまい透明導電膜としての特性が得られなくな°って
しまい５問題であった。
シリコンＴＰＴにおいては、電荷保持用キャパシタ部の
下部透明電極が通常酸化インジウム、酸化スズ、ＩＴＯ
膜等の金属酸化物から成り、これらの金属酸化物は水素
化処理時の水素プラズマ雰囲気により還元させ、変質し
てしまい透明導電膜としての特性が得られなくな°って
しまい５問題であった。
上述の様に、電荷保持用キャパシタを付加した多結晶シ
リコンＴＰＴの水素化を行う際には、ＩＴＯ膜等から成
る下部透明電極が還元され、変質してしまうという問題
があった１本発明の目的は、電荷保持用キャパシタ部の
下部透明電極を変質させることなく多結晶シリコン膜を
選択的に水素化する、多結晶シリコンＴＰＴの製造方法
を提供することにある。
リコンＴＰＴの水素化を行う際には、ＩＴＯ膜等から成
る下部透明電極が還元され、変質してしまうという問題
があった１本発明の目的は、電荷保持用キャパシタ部の
下部透明電極を変質させることなく多結晶シリコン膜を
選択的に水素化する、多結晶シリコンＴＰＴの製造方法
を提供することにある。
上記問題点を解決する一手段として特開昭５９−９９６
２及び特開昭６２−８４５６３が挙げられる。いずれも
ＩＴＯ膜上に金属膜又は透明絶縁膜から成る保護膜を形
成して、プラズマＣＶＤ法でアモルファスシリコン膜及
びゲート絶縁膜を形成する際の水素プラズマ雰囲気から
該ＩＴＯ膜を保護する手段である。しかしながら、これ
らの手段ではＩＴＯ膜の保護膜を形成する工程が必要と
なる。一方、プラズマＣＶＤ法で被着形成した窒化シリ
コン膜は膜中に多くの活性水素が残留しており、熱処理
により水素が拡散して水素化が行なわれることが知られ
ティる。 （ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩ
ＣＥ ＬＥＴＴＥＲ３゜ＥＤＬ−５，（１１）Ｐ、４６
８〜（１９８４））。
２及び特開昭６２−８４５６３が挙げられる。いずれも
ＩＴＯ膜上に金属膜又は透明絶縁膜から成る保護膜を形
成して、プラズマＣＶＤ法でアモルファスシリコン膜及
びゲート絶縁膜を形成する際の水素プラズマ雰囲気から
該ＩＴＯ膜を保護する手段である。しかしながら、これ
らの手段ではＩＴＯ膜の保護膜を形成する工程が必要と
なる。一方、プラズマＣＶＤ法で被着形成した窒化シリ
コン膜は膜中に多くの活性水素が残留しており、熱処理
により水素が拡散して水素化が行なわれることが知られ
ティる。 （ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩ
ＣＥ ＬＥＴＴＥＲ３゜ＥＤＬ−５，（１１）Ｐ、４６
８〜（１９８４））。
よって、上記問題点は上述の知見より、電荷保持用キャ
パシタを付加した多結晶シリコンＴＰＴにおいて、窒化
シリコン膜等膜中に活性水素を含む檜縁膜を積極的に水
素化に利用し、ＴＰＴ構造及び製造方法を工夫すること
により達成される。
パシタを付加した多結晶シリコンＴＰＴにおいて、窒化
シリコン膜等膜中に活性水素を含む檜縁膜を積極的に水
素化に利用し、ＴＰＴ構造及び製造方法を工夫すること
により達成される。
具体的には多結晶シリコンＴＰＴのゲート電極形成後、
ｌＩ中に活性水素を含む絶縁膜を形成し、電荷保持用キ
ャパシタ部の該絶縁膜を除去した後下部透明電極を形成
し、次いで熱処理する構造とすることにより達成される
。
ｌＩ中に活性水素を含む絶縁膜を形成し、電荷保持用キ
ャパシタ部の該絶縁膜を除去した後下部透明電極を形成
し、次いで熱処理する構造とすることにより達成される
。
膜中に活性水素を含む絶縁膜を電荷保持キャパシタ以外
の部分に選択的に被着形成し、膜中の水素を熱拡散させ
て水素化を行うため、電荷保持キャパシタ部の下部透明
電極が水素プラズマ雰囲気にさらされない。よって、電
荷保持用キャパシタを付加した多結晶シリコンＴＰＴに
おいても、ＩＴＯ膜等から成る下部透明電極を変質させ
ることなく、多結晶シリコン膜を選択的に水素化するこ
とができる。
の部分に選択的に被着形成し、膜中の水素を熱拡散させ
て水素化を行うため、電荷保持キャパシタ部の下部透明
電極が水素プラズマ雰囲気にさらされない。よって、電
荷保持用キャパシタを付加した多結晶シリコンＴＰＴに
おいても、ＩＴＯ膜等から成る下部透明電極を変質させ
ることなく、多結晶シリコン膜を選択的に水素化するこ
とができる。
以下、本発明の詳細な説明する。第１図は本発明による
多結晶シリコンＴＰＴの一画素分の製造工程ごとの断面
構造図を示す、第１図（ｅ）が完成図であり、第１＠（
ｇ）中１１１がスイッチング用ＴＦＴ部１１２が電荷保
持用キャパシタ部である。まず第１図（ａ）のにように
ガラス基板１０１上にＣＶＤ法により多結晶シリコン膜
１０２を形成し、ホト・エツチングにより島状に加工す
る次に第１図（ｂ）の様にゲート酸化膜１０３、ゲート
電極となる多結晶シリコン膜１０４をそれぞれＣＶＤ法
で形成し、ホト・エツチングによりゲート酸化膜、ゲー
ト電極形状を形成する。次いで、イオン打ち込み、熱拡
散等によって不純物をドーブレ・ソース・ドレイン領域
１０５を形成する０本実施例においては、ゲート酸化膜
をＣＶＤ法で形成しているが、第３図に示した従来構造
の様に多結晶シリコン膜１０２を熱酸化して形成しても
よい。次に第１図（ｃ）の様に活性水素を含む窒化シリ
コン膜１０６をプラズマＣＶＤ法で全面に形成後１．ホ
ト・エツチングにょ°り電荷保持用キャパシタ部１１２
の部分だけ窒化シリコン膜１０６を除去する０次に、第
１図（ｄ）のようにスパッタ法でＩＴＯ膜１０７を形成
し、ホト・エツチングにより下部透明電極形状を形成す
る。次に第１図（ｅ）のように、層間絶縁膜としてＣＶ
Ｄ法により形成したＰＳＧ膜１０８を全面に形成する０
次に第１図（ｆ）のようにホト・エツチングによりソー
ス・ドレイン領域１０５上にコンタクトのためのスルー
ホールを形成し、ＡＱ電極１０９を形成する。次いで、
Ｎｚ雰囲気、４５０℃で熱処理を行い、窒化シリコン膜
１０６中の活性水素を電荷保持用キャパシタ部１１２を
除いたスイッチング用ＴＦＴ部１１１の多結晶シリコン
膜１０２中に熱拡散させ、選択的に水素化する。最後に
第１図（ｇ）のようにＩＴＯ膜１１０を形成し、ホト・
エツチングにより画素電極形状を形成する。
多結晶シリコンＴＰＴの一画素分の製造工程ごとの断面
構造図を示す、第１図（ｅ）が完成図であり、第１＠（
ｇ）中１１１がスイッチング用ＴＦＴ部１１２が電荷保
持用キャパシタ部である。まず第１図（ａ）のにように
ガラス基板１０１上にＣＶＤ法により多結晶シリコン膜
１０２を形成し、ホト・エツチングにより島状に加工す
る次に第１図（ｂ）の様にゲート酸化膜１０３、ゲート
電極となる多結晶シリコン膜１０４をそれぞれＣＶＤ法
で形成し、ホト・エツチングによりゲート酸化膜、ゲー
ト電極形状を形成する。次いで、イオン打ち込み、熱拡
散等によって不純物をドーブレ・ソース・ドレイン領域
１０５を形成する０本実施例においては、ゲート酸化膜
をＣＶＤ法で形成しているが、第３図に示した従来構造
の様に多結晶シリコン膜１０２を熱酸化して形成しても
よい。次に第１図（ｃ）の様に活性水素を含む窒化シリ
コン膜１０６をプラズマＣＶＤ法で全面に形成後１．ホ
ト・エツチングにょ°り電荷保持用キャパシタ部１１２
の部分だけ窒化シリコン膜１０６を除去する０次に、第
１図（ｄ）のようにスパッタ法でＩＴＯ膜１０７を形成
し、ホト・エツチングにより下部透明電極形状を形成す
る。次に第１図（ｅ）のように、層間絶縁膜としてＣＶ
Ｄ法により形成したＰＳＧ膜１０８を全面に形成する０
次に第１図（ｆ）のようにホト・エツチングによりソー
ス・ドレイン領域１０５上にコンタクトのためのスルー
ホールを形成し、ＡＱ電極１０９を形成する。次いで、
Ｎｚ雰囲気、４５０℃で熱処理を行い、窒化シリコン膜
１０６中の活性水素を電荷保持用キャパシタ部１１２を
除いたスイッチング用ＴＦＴ部１１１の多結晶シリコン
膜１０２中に熱拡散させ、選択的に水素化する。最後に
第１図（ｇ）のようにＩＴＯ膜１１０を形成し、ホト・
エツチングにより画素電極形状を形成する。
第１図（ｅ）の工程の熱処理雰囲気をＮｚ雰囲気とする
ことにより、多結晶シリコン膜１０２の水素化とへ〇電
極１０９のシンターを同時に行うことができる。また、
同然処理工程は、第１図（ｃ）の窒化シリコン膜形成後
であれば、いつでもよい。
ことにより、多結晶シリコン膜１０２の水素化とへ〇電
極１０９のシンターを同時に行うことができる。また、
同然処理工程は、第１図（ｃ）の窒化シリコン膜形成後
であれば、いつでもよい。
以上の様に本発明によれば、保護膜を形成しなくても、
酸化スズ、酸化インジウム、ＩＴＯＩＩ等から成る下部
透明電極を水素プラズマ雰囲気により還元、変質させる
ことなく、スイッチングＴＦＴ部の多結晶シリコン膜を
選択的に水素化できる。
酸化スズ、酸化インジウム、ＩＴＯＩＩ等から成る下部
透明電極を水素プラズマ雰囲気により還元、変質させる
ことなく、スイッチングＴＦＴ部の多結晶シリコン膜を
選択的に水素化できる。
また、上記実施例においては、スイッチングＴＦＴ部の
眉間絶ｌｌ１ｉ膜が窒化シリコン膜１０６とＰＳＧ膜１
０８の積層構造となるため、ゲート電極とソース・ドレ
イン電極のクロス部の耐圧は、窒化シリコン膜１０６が
ない場合に比較して有利となる。
眉間絶ｌｌ１ｉ膜が窒化シリコン膜１０６とＰＳＧ膜１
０８の積層構造となるため、ゲート電極とソース・ドレ
イン電極のクロス部の耐圧は、窒化シリコン膜１０６が
ない場合に比較して有利となる。
また、上記実施例において、窒化シリコン膜１０６は、
膜中に活性水素を含む絶縁膜であれば何でもよい。
膜中に活性水素を含む絶縁膜であれば何でもよい。
本発明によれば、電荷保持用キャパシタを付加した多結
晶シリコンＴＰＴにおいてもＩＴＯ膜等から成る下部電
極を変質させることなく、多結晶シリコン膜を選択的に
水素化することができる。
晶シリコンＴＰＴにおいてもＩＴＯ膜等から成る下部電
極を変質させることなく、多結晶シリコン膜を選択的に
水素化することができる。
よって、薄膜トランジスタ特性が良好で画質の優れた液
晶表示パネルが得られる。
晶表示パネルが得られる。
第１図は本発明の実施例を示す図、第２図及び第３図は
従来例の多結晶シリコンＴＰＴの等価回路及びその断面
構造図である。 １゛０１・・・ガラス基板、１０２・・・多結晶シリコ
ン膜、１０３・・・ゲート酸化膜、１０４・・・ゲート
電極、１０５・・・ソース・ドレイン領域、１０６・・
・窒化シリコン膜、１０７・・・下部透明電極（ＩＴＯ
膜）、１０８・・・層間絶縁膜、１０９・・・ＡＱ電極
、１１０・・・画素電極（ＩＴＯ膜）、１１１・・・ス
イッチング用ＴＦＴ部、１１２・・・電荷保持用キャパ
シタ部。 第１図 ＩＩＩ １１２
従来例の多結晶シリコンＴＰＴの等価回路及びその断面
構造図である。 １゛０１・・・ガラス基板、１０２・・・多結晶シリコ
ン膜、１０３・・・ゲート酸化膜、１０４・・・ゲート
電極、１０５・・・ソース・ドレイン領域、１０６・・
・窒化シリコン膜、１０７・・・下部透明電極（ＩＴＯ
膜）、１０８・・・層間絶縁膜、１０９・・・ＡＱ電極
、１１０・・・画素電極（ＩＴＯ膜）、１１１・・・ス
イッチング用ＴＦＴ部、１１２・・・電荷保持用キャパ
シタ部。 第１図 ＩＩＩ １１２
Claims (1)
- 【特許請求の範囲】 １、透明導電膜で絶縁膜を挟持した構造の電荷保持用キ
ャパシタを有する多結晶シリコン薄膜トランジスタにお
いて、ゲート電極形成後、膜中に活性水素を含む絶縁膜
を形成し、少なくとも電荷保持用キャパシタ部の該絶縁
膜を除去した後、電荷保持用キャパシタ部の下部透明電
極を形成し、次いで熱処理することを特徴とする多結晶
シリコン薄膜トランジスタ。 ２、第１項記載の多結晶シリコン薄膜トランジスタにお
いて、該絶縁膜としてプラズマＣＶＤ法により被着形成
した窒化シリコン膜を用いたことを特徴とする多結晶シ
リコン薄膜トランジスタ。 ３、第１項記載の多結晶シリコン薄膜トランジスタにお
いて、該透明電極として酸化インジウム、酸化スズ、酸
化インジウムスズ等の金属酸化物トランジスタ。 ４、第１項記載の多結晶シリコン薄膜トランジスタにお
いて、該絶縁膜をゲート電極とソース・ドレイン電極の
間の層間絶縁膜に用いたことを特徴とする多結晶シリコ
ン薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63229989A JPH0279027A (ja) | 1988-09-16 | 1988-09-16 | 多結晶シリコン薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63229989A JPH0279027A (ja) | 1988-09-16 | 1988-09-16 | 多結晶シリコン薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0279027A true JPH0279027A (ja) | 1990-03-19 |
Family
ID=16900858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63229989A Pending JPH0279027A (ja) | 1988-09-16 | 1988-09-16 | 多結晶シリコン薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0279027A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100399179C (zh) * | 2004-09-22 | 2008-07-02 | 中华映管股份有限公司 | 液晶面板的像素结构及其制造方法与驱动方法 |
| US7855106B2 (en) | 1991-08-26 | 2010-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| CN109155166A (zh) * | 2016-05-13 | 2019-01-04 | 株式会社钟化 | 透明导电性薄膜及其制造方法 |
| WO2019186924A1 (ja) * | 2018-03-29 | 2019-10-03 | シャープ株式会社 | 表示装置及び表示装置の製造方法 |
-
1988
- 1988-09-16 JP JP63229989A patent/JPH0279027A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7855106B2 (en) | 1991-08-26 | 2010-12-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| CN100399179C (zh) * | 2004-09-22 | 2008-07-02 | 中华映管股份有限公司 | 液晶面板的像素结构及其制造方法与驱动方法 |
| CN109155166A (zh) * | 2016-05-13 | 2019-01-04 | 株式会社钟化 | 透明导电性薄膜及其制造方法 |
| WO2019186924A1 (ja) * | 2018-03-29 | 2019-10-03 | シャープ株式会社 | 表示装置及び表示装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5712495A (en) | Semiconductor device including active matrix circuit | |
| JP3173854B2 (ja) | 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置 | |
| CN100559246C (zh) | 有源矩阵液晶显示装置 | |
| JP3224215B2 (ja) | 薄膜状絶縁ゲイト型半導体装置の作製方法 | |
| JPH0279027A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JPH10133233A (ja) | アクティブマトリクス型表示回路およびその作製方法 | |
| KR100543008B1 (ko) | 평판 표시 장치 및 그의 제조 방법 | |
| JPH0677252A (ja) | 薄膜状半導体装置およびその作製方法 | |
| JPH11265000A (ja) | 液晶表示装置およびその製造方法 | |
| JPH10256557A (ja) | 薄膜トランジスタおよび液晶表示装置 | |
| KR0155306B1 (ko) | 이중 게이트를 구비한 박막 트랜지스터 및 그 제조방법 | |
| JP2917925B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ | |
| JP2761496B2 (ja) | 薄膜状絶縁ゲイト型半導体装置およびその作製方法 | |
| JPH10133231A (ja) | 多層配線構造およびその製造方法と薄膜トランジスタアレイおよびその製造方法と液晶表示装置 | |
| JP3676289B2 (ja) | 逆スタガー型の薄膜トランジスタ及びそれを用いた液晶表示装置 | |
| JPH0697193A (ja) | 半導体装置とその製造方法 | |
| JPH06163580A (ja) | 薄膜トランジスタの製造方法 | |
| JP2002190604A (ja) | 薄膜トランジスタおよびそれを用いた液晶表示装置とエレクトロルミネッセンス表示装置 | |
| JP2003007718A (ja) | 薄膜トランジスタおよびそれを用いた表示装置 | |
| JP3084252B2 (ja) | 逆スタガ型絶縁ゲイト型半導体装置の作製方法 | |
| JP2003060210A (ja) | 薄膜半導体装置及びその製造方法 | |
| KR200161009Y1 (ko) | 다결정 실리콘 박막트랜지스터 액정표시판 | |
| JP3273592B2 (ja) | 逆スタガ型絶縁ゲイト型半導体装置の作製方法 | |
| JP3225231B2 (ja) | 半導体集積回路の作製方法 | |
| JP3285608B2 (ja) | 液晶表示装置の製造方法 |