JPH02226335A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH02226335A JPH02226335A JP1046773A JP4677389A JPH02226335A JP H02226335 A JPH02226335 A JP H02226335A JP 1046773 A JP1046773 A JP 1046773A JP 4677389 A JP4677389 A JP 4677389A JP H02226335 A JPH02226335 A JP H02226335A
- Authority
- JP
- Japan
- Prior art keywords
- binary
- character code
- numerical
- information processing
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は情報処理装置の数値キャラクタ・コードとバ
イナリ−数値データ間の相互の変換処理の高速化に関す
るものである。
イナリ−数値データ間の相互の変換処理の高速化に関す
るものである。
従来の情報処理装置の構成を第２図に示す。図において
、（１）は情報処理装置、（２）は中央情報処理装置、
（３）は中央情報処理装置（２）の実行プログラムが格
納される主メモＩＪ、（４）は中央情報処理装置（２）
と主メモリ（３）との間でデータ転送を行うメモリバス
である。
、（１）は情報処理装置、（２）は中央情報処理装置、
（３）は中央情報処理装置（２）の実行プログラムが格
納される主メモＩＪ、（４）は中央情報処理装置（２）
と主メモリ（３）との間でデータ転送を行うメモリバス
である。
次に従来の情報処理装置において、キャラクタコード体
系がパリティ−なしＡＳＣＩＩ（＾ｍｅｒｉｃａｎ Ｎ
ａｔｉｏｎａｌ ５ｔａｎｄａｒｄ Ｃｈａｒａｃｔｅ
ｒ ｆｏｒ Ｉｎｆｏｒｍａｔｉｏｎ Ｉｎｔｅｒｃｈ
ａｎｇｅ）コードにもとづく８ビツトの数値キャラクタ
・コードであるときの数値キャラクタ・コードを４ビツ
トのバイナリ数値データに変換する場合の変換処理動作
について述べる。ＡＳＣＩＩ コードの数値キャラクタ
・コードとバイナリ数値デ−夕との対応を第３図に示す
。従来装置においてこれらの数値キャラクタ・コードを
バイナリ数値データに変換する場合、第４図のアルゴリ
ズムに従った実行プログラムを主メモリ（３）内部に用
意する。数値キャラクタ・フード引き数として、中央情
報処理装置（２）が実行プログラムを実行し、出力の引
き数としてバイナリ数値データを得る。中央情報処理装
置（２）はこのとき、内部の演算器を資源として実行プ
ログラム中の命令を逐次実行していく。なお２入力引き
数であるキャラクタ・コードが数値キャラクタ・コード
でない場合、出力引き数であるバイナリ数値データは得
られず、不正なキャラクタ・コードとして不出入力処理
が実行される。
系がパリティ−なしＡＳＣＩＩ（＾ｍｅｒｉｃａｎ Ｎ
ａｔｉｏｎａｌ ５ｔａｎｄａｒｄ Ｃｈａｒａｃｔｅ
ｒ ｆｏｒ Ｉｎｆｏｒｍａｔｉｏｎ Ｉｎｔｅｒｃｈ
ａｎｇｅ）コードにもとづく８ビツトの数値キャラクタ
・コードであるときの数値キャラクタ・コードを４ビツ
トのバイナリ数値データに変換する場合の変換処理動作
について述べる。ＡＳＣＩＩ コードの数値キャラクタ
・コードとバイナリ数値デ−夕との対応を第３図に示す
。従来装置においてこれらの数値キャラクタ・コードを
バイナリ数値データに変換する場合、第４図のアルゴリ
ズムに従った実行プログラムを主メモリ（３）内部に用
意する。数値キャラクタ・フード引き数として、中央情
報処理装置（２）が実行プログラムを実行し、出力の引
き数としてバイナリ数値データを得る。中央情報処理装
置（２）はこのとき、内部の演算器を資源として実行プ
ログラム中の命令を逐次実行していく。なお２入力引き
数であるキャラクタ・コードが数値キャラクタ・コード
でない場合、出力引き数であるバイナリ数値データは得
られず、不正なキャラクタ・コードとして不出入力処理
が実行される。
次に、従来の情報処理装置において、４ビ・ソトのバイ
ナリ数値データをパリティ−なしのＡＳＣＩＩコードに
もとづく８ビツトの数値キャラクタ・コードに変換する
場合の変換処理動作について述べる。従来装置において
４ビツトのバイナリ数値データをパリティ−なしのＡＳ
ＣＩＩ コードの数値キャラクタ・コードに変換する場
合、第５図のアルコリズムに従った実行プログラムを主
メモリ（３）内部に用意する。変換するバイナリ数値デ
ータを弓き数として、中央情報処理装置（２）が実行プ
ログラムを実行し、出力の引き数として数値キャラクタ
コードを得、変換動作は完了する。
ナリ数値データをパリティ−なしのＡＳＣＩＩコードに
もとづく８ビツトの数値キャラクタ・コードに変換する
場合の変換処理動作について述べる。従来装置において
４ビツトのバイナリ数値データをパリティ−なしのＡＳ
ＣＩＩ コードの数値キャラクタ・コードに変換する場
合、第５図のアルコリズムに従った実行プログラムを主
メモリ（３）内部に用意する。変換するバイナリ数値デ
ータを弓き数として、中央情報処理装置（２）が実行プ
ログラムを実行し、出力の引き数として数値キャラクタ
コードを得、変換動作は完了する。
従来の情報処理装置は、数値キャラクタ・コードとバイ
ナリ数値データ間の変換処理を」二記のように行ってい
たため、頻繁に行われる数値キャラクタ・コードとバイ
ナリ数値データ間の変換処理の処理速度か遅いという課
題かあった。
ナリ数値データ間の変換処理を」二記のように行ってい
たため、頻繁に行われる数値キャラクタ・コードとバイ
ナリ数値データ間の変換処理の処理速度か遅いという課
題かあった。
この発明は−１−記のような課題を解決するためになさ
れたもので、数値キャラクタ・コードとバイナリ数値デ
ータ間の変換処理を高速に処理する情報処理装置を得る
ことを目的とする。
れたもので、数値キャラクタ・コードとバイナリ数値デ
ータ間の変換処理を高速に処理する情報処理装置を得る
ことを目的とする。
この発明にかかる情報処理装置は、数値キャラクタ・コ
ードとバイナリ数値データ間の変換器とその変換器に入
力するデータまたはコードを与えるレジスタを付加した
ものである。
ードとバイナリ数値データ間の変換器とその変換器に入
力するデータまたはコードを与えるレジスタを付加した
ものである。
この発明における情報処理装置は、数値キャラクタ・コ
ードとバイナリ数値データ間の変換処理を変換器によっ
て行う。
ードとバイナリ数値データ間の変換処理を変換器によっ
て行う。
第１図は本発明による情報処理装置の一実施例を示した
図である。図中、（１）〜（４）は従来装置と全く同一
のもの、（５）は数値キャラクタ・コード及びバイナリ
数値データを保持するレジスタ、（６）はレジスタ（５
）に保持されている数値キャラクタ・コードを入力とし
てその数値キャラクタ・コードに対するバイナリ数値デ
ータをメモリバス（４）にまた不正キャラクタ・コード
が入力されたことを中央情報処理装置（２）に通知する
ための信号を出力するロジック・アレイで構成されるキ
ャラクタバイナリ変換器、（７）はレジスタ（５）に保
持されているバイナリ数値データを入力としてそのバイ
ナリ数値データに対する数値キャラクタ・コードをメモ
リバス（４）に出力するロジック・アレイで構成される
バイナリ・キャラクタ変換器である。また、第６図にキ
ャラクタ・コード体系かＡＳＣＩＩコードにもとづく数
値キャラクタ・コードであるときのキャラクタ・バイナ
リ変換器（６）のロジック・アレイの構成図を、第７図
に同じくバイナリ・キャラクタ変換器（７）のロジック
・アレイの構成図を示す。図中（８）はＮＡＮＤアレイ
、（９）はＮＯＲアレイである。次に本発明の情報処理
装置においてキャラクタ・コード体系がパリティ−なし
ＡＳＣＩＩ コードに準じた数値キャラクタ・コードで
あるときの。
図である。図中、（１）〜（４）は従来装置と全く同一
のもの、（５）は数値キャラクタ・コード及びバイナリ
数値データを保持するレジスタ、（６）はレジスタ（５
）に保持されている数値キャラクタ・コードを入力とし
てその数値キャラクタ・コードに対するバイナリ数値デ
ータをメモリバス（４）にまた不正キャラクタ・コード
が入力されたことを中央情報処理装置（２）に通知する
ための信号を出力するロジック・アレイで構成されるキ
ャラクタバイナリ変換器、（７）はレジスタ（５）に保
持されているバイナリ数値データを入力としてそのバイ
ナリ数値データに対する数値キャラクタ・コードをメモ
リバス（４）に出力するロジック・アレイで構成される
バイナリ・キャラクタ変換器である。また、第６図にキ
ャラクタ・コード体系かＡＳＣＩＩコードにもとづく数
値キャラクタ・コードであるときのキャラクタ・バイナ
リ変換器（６）のロジック・アレイの構成図を、第７図
に同じくバイナリ・キャラクタ変換器（７）のロジック
・アレイの構成図を示す。図中（８）はＮＡＮＤアレイ
、（９）はＮＯＲアレイである。次に本発明の情報処理
装置においてキャラクタ・コード体系がパリティ−なし
ＡＳＣＩＩ コードに準じた数値キャラクタ・コードで
あるときの。
８ビツトの数値キャラクタ・コードを４ビットのバイナ
リ数値データに変換する場合の変換動作について述べる
。まず、中央情報処理装置は、レジスタ（５）に数値キ
ャラクタ・コードをメモリバス（４）を介して転送する
。転送された数値キャラクタ・コードはキャラクタ・バ
イナリ変換器（６）に送出され、８ビツトの入力キャラ
クタ・コードをもとにＩＩＡＮＤアレイ（８）でＮＡＮ
Ｄ論理をとる。 さらにＮＡＮＤ論理の出力をもとにＮ
ＯＲアレイ（９）でＮＯＲ論理をとり、４ビツトのバイ
ナリ数値データを生成する。
リ数値データに変換する場合の変換動作について述べる
。まず、中央情報処理装置は、レジスタ（５）に数値キ
ャラクタ・コードをメモリバス（４）を介して転送する
。転送された数値キャラクタ・コードはキャラクタ・バ
イナリ変換器（６）に送出され、８ビツトの入力キャラ
クタ・コードをもとにＩＩＡＮＤアレイ（８）でＮＡＮ
Ｄ論理をとる。 さらにＮＡＮＤ論理の出力をもとにＮ
ＯＲアレイ（９）でＮＯＲ論理をとり、４ビツトのバイ
ナリ数値データを生成する。
このとき、入力されたキャラクタ・コードが数値キャラ
クタ・コードが数値キャラクタ・コードでない場合、不
正入力検出信号が有意となり、中央情報処理装置（２）
へ通知され、中央情報処理装置は不正入力処理を実行す
る。
クタ・コードが数値キャラクタ・コードでない場合、不
正入力検出信号が有意となり、中央情報処理装置（２）
へ通知され、中央情報処理装置は不正入力処理を実行す
る。
入力されたキャラクタコードが数値キャラクタ・コード
であるときは、中央情報処理装置は、キャラクタ・バイ
ナリ変換器（６）によって生成された４ビツトのバイナ
リ数値データをメモリバス（４）を介して読み取り、変
換動作は完了する。
であるときは、中央情報処理装置は、キャラクタ・バイ
ナリ変換器（６）によって生成された４ビツトのバイナ
リ数値データをメモリバス（４）を介して読み取り、変
換動作は完了する。
次に本発明の情報処理装置において、キャラクタコード
体系がパリティ−なしのＡＳＣＩ Ｉ コードに準じた
数値キャラクタ・コードであるときの、４ビットのバイ
ナリ数値データを数値キャラクタ・コードに変換する場
合の変換動作について述べる。
体系がパリティ−なしのＡＳＣＩ Ｉ コードに準じた
数値キャラクタ・コードであるときの、４ビットのバイ
ナリ数値データを数値キャラクタ・コードに変換する場
合の変換動作について述べる。
まず、中央情報処理装置は、レジスタ（５）にバイナリ
数値データをメモリバス（４）を介して転送する転送さ
れたバイナリ数値データはバイナリ・キャラクタ変換器
（７）に送出され、４ビツトの入力バイナリ・データを
もとにＮＡＮＩ）アレイ（８）でＮＡＮＤ論理をとる。
数値データをメモリバス（４）を介して転送する転送さ
れたバイナリ数値データはバイナリ・キャラクタ変換器
（７）に送出され、４ビツトの入力バイナリ・データを
もとにＮＡＮＩ）アレイ（８）でＮＡＮＤ論理をとる。
ざらにＮＡＮＤ論理の出力をもとにＮＯＲアレイ（９）
でＮＯＲ論理をとり、８ビツトの数値キャラクタ・コー
ドを生成する。中央情報処理装置は、バイナリ・・キャ
ラクタ変換器（７）によって生成それた数値キャラクタ
・コードをメモリ・バス（４）を介して読み取り、変換
動作は完了する。
でＮＯＲ論理をとり、８ビツトの数値キャラクタ・コー
ドを生成する。中央情報処理装置は、バイナリ・・キャ
ラクタ変換器（７）によって生成それた数値キャラクタ
・コードをメモリ・バス（４）を介して読み取り、変換
動作は完了する。
なお、上記実施例では、キャラクタ・コード体系がＡＳ
ＣＩ Ｉ コードの場合について説明したが、 ＥＢＣ
ＤＩＣコード、ＪＩＳ８コード等の他のキャラクタ・コ
ード体系であってもよ＜、−１−記実施例と同様の効果
を奏する。
ＣＩ Ｉ コードの場合について説明したが、 ＥＢＣ
ＤＩＣコード、ＪＩＳ８コード等の他のキャラクタ・コ
ード体系であってもよ＜、−１−記実施例と同様の効果
を奏する。
また、上記実施例では、キャラクタ・バイナリ変換器（
６）とバイナリ・キャラクタ変換器（７）をＮＡＮｌ）
−１１０１？型のロジック・アレイで構成したが、 Ｒ
ＯＭ（Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ）で構成して
もよい。
６）とバイナリ・キャラクタ変換器（７）をＮＡＮｌ）
−１１０１？型のロジック・アレイで構成したが、 Ｒ
ＯＭ（Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ）で構成して
もよい。
以上のように、この発明によれば、数値キャラクタ・フ
ードとバイナリ数値データ間の相互の変換処理を変換器
によって処理するため、高速に変換することが可能であ
る。
ードとバイナリ数値データ間の相互の変換処理を変換器
によって処理するため、高速に変換することが可能であ
る。
第１図は本発明の一実施例による情報処理装置を示す図
、第２図は従来の情報処理装置の構成を示す図、第３図
はＡＳＣＩ Ｉ数値キャラクタコートとバイナリ数値デ
ータの対応を示した図、第４図は従来の情報処理装置に
おいて数値キャラクタ・コードからバイナリ数値データ
に変換する場合のアルゴリズムを示した図、第５図は従
来の情報処理装置においてバイナリ数値データから数値
キャラクタ・コードに変換する場合のアルゴリズムヲ示
した図、第６図は本発明の実施例による情報処理装置の
キャラクタ・バイナリ変換器のロジック・アレイの構成
を示した図、第７図は本発明の実施例による情報処理装
置のバイナリ・キャラクタ変換器のロジ、り・アレイの
構成を示した図である図中（１）は情報処理装置、（２
）は中央情報処理袋Ｆｆ、（３）は主メモリ、（４）は
メモリバス、（５）はレジスタ、（６）はキャラクタ・
バイナリ変換器、（７）はバイナリ・キャラクタ変換器
、（８）はＮＡＮＤアレイ、（９）はＮＯＲアレイであ
る。 図中、同一あるいは相当の部分には同一符号を付しであ
る。
、第２図は従来の情報処理装置の構成を示す図、第３図
はＡＳＣＩ Ｉ数値キャラクタコートとバイナリ数値デ
ータの対応を示した図、第４図は従来の情報処理装置に
おいて数値キャラクタ・コードからバイナリ数値データ
に変換する場合のアルゴリズムを示した図、第５図は従
来の情報処理装置においてバイナリ数値データから数値
キャラクタ・コードに変換する場合のアルゴリズムヲ示
した図、第６図は本発明の実施例による情報処理装置の
キャラクタ・バイナリ変換器のロジック・アレイの構成
を示した図、第７図は本発明の実施例による情報処理装
置のバイナリ・キャラクタ変換器のロジ、り・アレイの
構成を示した図である図中（１）は情報処理装置、（２
）は中央情報処理袋Ｆｆ、（３）は主メモリ、（４）は
メモリバス、（５）はレジスタ、（６）はキャラクタ・
バイナリ変換器、（７）はバイナリ・キャラクタ変換器
、（８）はＮＡＮＤアレイ、（９）はＮＯＲアレイであ
る。 図中、同一あるいは相当の部分には同一符号を付しであ
る。
Claims (2)
- （１）キャラクタ・コードを処理データとして扱う情報
処理装置において、数値キャラクタ・コードを格納する
レジスタと、上記レジスタに格納されている数値キャラ
クタ・コードを入力とし、その数値キャラクタ・コード
に対応したバイナリ数値データを出力する数値キャラク
タ・コードからバイナリ数値データへの変換を行う変換
器を備えたことを特徴とする情報処理装置。 - （２）キャラクタ・コードを処理データとして扱う情報
処理装置において、バイナリ数値データを格納するレジ
スタと、上記レジスタに格納されているバイナリ数値デ
ータを入力とし、そのバイナリ数値データに対応した数
値キャラクタ・コードを出力するバイナリ数値データか
ら数値キャラクタ・コードへの変換を行う変換器を備え
たことを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1046773A JPH02226335A (ja) | 1989-02-28 | 1989-02-28 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1046773A JPH02226335A (ja) | 1989-02-28 | 1989-02-28 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02226335A true JPH02226335A (ja) | 1990-09-07 |
Family
ID=12756648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1046773A Pending JPH02226335A (ja) | 1989-02-28 | 1989-02-28 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02226335A (ja) |
-
1989
- 1989-02-28 JP JP1046773A patent/JPH02226335A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4228498A (en) | Multibus processor for increasing execution speed using a pipeline effect | |
| US4503511A (en) | Computing system with multifunctional arithmetic logic unit in single integrated circuit | |
| JPS6124729B2 (ja) | ||
| JPH02226335A (ja) | 情報処理装置 | |
| GB2247547A (en) | Internal state monitoring in a microcomputer | |
| JPH0219870Y2 (ja) | ||
| JPS61138333A (ja) | 演算モジユ−ル | |
| JPS5953926A (ja) | 制御装置 | |
| KR930004423B1 (ko) | 한글 모드 변환장치 | |
| JPS62168260A (ja) | ワンチツプマイクロコンピユ−タ | |
| RU2040115C1 (ru) | Преобразователь четырехразрядного двоичного кода в двоично-десятичный код | |
| JPH0271326A (ja) | 演算処理方法 | |
| JPH0320864A (ja) | ファジィ計算用ベクトル命令セットを有する情報処理装置 | |
| JPH07325703A (ja) | データ変換装置及びデータ変換方法 | |
| JPH01177629A (ja) | キーボード処理方式 | |
| KR100259852B1 (ko) | 페이징 시스템을 위한 주파수 데이터 처리 방법 | |
| RU97107751A (ru) | Система диагностирования цифровых устройств | |
| JPH04316127A (ja) | 情報処理装置 | |
| JPH02158829A (ja) | デイジタル信号の論理演算処理方式 | |
| JPH03238922A (ja) | Ａ／ｄ変換器 | |
| JPH03129522A (ja) | ディジタル信号処理装置 | |
| JPH03255535A (ja) | 中央処理装置 | |
| JPH0343865A (ja) | ベクトル・データ処理装置 | |
| JPH03233619A (ja) | 数値入力方式 | |
| JPS6041772B2 (ja) | パリテイ作成回路 |