JPH02226833A - クロツク位相整合回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔章業上の利用分野〕 この発明は有線通信のインタフェース回路の受信データ
に同期し九クロック及びデータ再生に関するものである
。

〔従来の技術〕

第３図は列えば′１！ｆ浦昭６３−１７８０４２号公報
に示され九クロック位相整合装置であり１図においてｌ
３１１は両方向微分回路、（イ）は片方向微分回路。

ａけ多点サンプル中クロック発生１司路、ｌ３４Ｊはア
ンドゲート。（至）は計数回路、〜は制旬パルス発生回
路、（ロ）は比較回路、（至）は閾値。翰けＪ−にフリ
ップフロップ、晴はＫＸＯＲゲート、（４０けデータ信
号入力端子、（４３は連撮クロック信号入力端子物器は
位相整合クロック出力端子である。

次に動作について説明する。データ信号入力端子１４ｒ
Ｊから入力され九データ信号は両方向微分回路ａｎで微
分される。また、クロック信号入力端子物から入力され
九クロック信号は２片方同機分回路ので微分される。こ
の２つの微分パルス（Ｔ１．　Ｔ２）のアンドをとるこ
とで１位相のずれを倹士し、その数を計数（至）し。あ
る一定償になると制―信号（Ｔ４）を出力することで９
位相整合クロック信号噛をＫＸＯＲゲート＋４Ｑで反転
させ、データとクロックの位相の整合をとる口路嘴成で
ある。

〔発明が解決しようとする課題〕

従来のクロック位相整合回路は、ｕ上のように構成され
ているので、受信データがジッタなどを含んでいる様な
場合には、クロック七の位相が一致しているにもかかわ
らずジッタの九め位相が不一致であると判断してしまう
問題があつ九。

この発明は上記のような間趙点を薯消する九めになされ
ｔもので、ジッタを含んだ受信データに対しても受信ク
ロックとの位相関係を確実に検出できる回路を得るこさ
を目的とする。

〔課題を叫決するｔめの手段〕

この発明にイ系るクロック位相判定回路は、受信クロッ
クー−期を３つの領域に分は受信データがどの領域に存
在するかを検出し、受信クロックを制御するようにし士
ものである。

〔作用〕 との発明におけるクロック位相整合回路は、受信クロッ
クの一噂期を３つの領域（窓）に分け。

ジッタなどを含んだ受信データの立上りがクロックのど
の領域に存在するかを検出するこさで、受信クロックの
位相を開−するようにしｔもので。

受信データに対して良好な位相関係のクロックを得るこ
とができる。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図ないし第２１９Ｋ”おいて、（１）はパターンジ
エネレ−４，（２）は微分回路、　（３１，＋４１．　
＋５１はアントゲ−）、　＋６＋、　（７）けＲ−Ｒク
リップフロップ、（８）はアンドゲート、１９１はクロ
ック制倒何路、　ｆｉｎは受信データ入力端子、ｎυは
受信クロック入力端子、　７３２け受信クロック出力端
子である。

次に本発明の動作をセ明する５図において、受信クロッ
クの一嬰期け３領域（Ｗｌ、　Ｗｌ　、　Ｗｓｔ）に分
割される。このＷｌとＷｌは受信クロックの立上り前後
に位置する領域（窓）である、また受信データ入力端子
ＩＩＩより入力されたデータは微分回路（２）で立上り
エツジ（Ｓ４）を噴出し、受信クロックのどの領域に位
１するかを判別（５，４，５）する。もし、受信クロッ
ク立上りの前後をジッタをもってふらついているならば
９判別信号（Ｓ５）と（Ｓ６）の両方が論理″１″とな
り、この論理積をアンドゲート（８）でとることにより
、容易に受信データの位置を知ることができる。

検出信号（Ｓ７）によ抄受信クロックの位相を所定量シ
フトすることで、受信データを確実に再生できるクロッ
クをつくることができる。

なお、上記実施例では受信クロックの一周期を３つの領
域に分割し九が、領域の嫂を多くしてもよい。

マ九、伝送路インタフェース受信回路などで送信、受信
の周期がとれている場合などけ受信クロックのかわ秒に
送信クロックを用いてもよい。

さらにこの回路はジッタを含んだような信号の位相判別
に利１目してもよい。

〔発明の効果〕

以上のように、この発明によればジッタを含んだ受信デ
ータに対して容易に受信クロックとの位相関係を吃識で
きるためｒ−夕の再生誤りを減少させる効果がある。

まｔ分割領域を多数設けることにより、より正確な位相
を８３識することができる。

４、　図面のｆ！Ｐｌ牟な説明 第１図はこの発明の一実施例によるクロック位相整合〔
回路を示すブロック図、第２図は第１図を説明するタイ
ミングチャート、第３図は従来のクロック位相整合装置
を示すブロック層、第４図は第３図ｆＧ明するタイミン
グチャートであるっ図において、（１）はパターンジェ
ネレータ、（２）は微分回路、　＋３）、　１４）、　
＋５１．　＋８）はアンドゲート・、　１６）。

（））け８−Ｒフリップフロップ、（９）はクロック側
倒回路である。

なお、各図中、同一符号は同−又は相当部分を示す。

代印人大岩増雄 第 図 １！ 第 図 手 続 補 正 書 ３、補正をする者 名 称 （６０１）三菱電機株式会社 代表者　志　岐　守 哉 ４、代 理 人 翫 補正の対象 ＩＪ 明細書の発明の詳細な説明の欄 ６゜ 補正の内容 明細書をつぎのとおし補正する。

第２図の図面を別紙のとおり補正する。

Claims (1)

【特許請求の範囲】
1. 伝送路インタフェース回路において、受信クロックの一
   周期を３つの領域（窓）に分けるパターンジエネレータ
   と、受信クロックの立上りエッジを作る微分回路と、各
   領域と受信クロックエッジとの論理積をとるアンドゲー
   トと、領域通過を示すＳ−Ｒフリップフロップと、２つ
   の領域の通過を示すアンドゲートと、アンドゲートの出
   力によりクロックの位相を制御するクロック制御回路と
   を備えたことを特徴とするクロック位相整合回路。