JPH02226975A

JPH02226975A - 液晶ディスプレイ装置

Info

Publication number: JPH02226975A
Application number: JP4792089A
Authority: JP
Inventors: Toshiichi Maekawa; 敏一前川
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1989-02-28
Filing date: 1989-02-28
Publication date: 1990-09-10
Anticipated expiration: 2012-11-17
Also published as: JP2676882B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、例えば液晶表示素子をＸ−Ｙマトリクス状に
配置して画像の表示を行う液晶ディスプレイ装置に関す
る。

〔発明の概要〕

本発明は液晶ディスプレイ装置に関し、水平画素に対応
するパルス信号にて映像信号をサンプリングし、このサ
ンプリングされた信号を各軍１の信号線にロードする場
合に、サンプリングされた信号の極性を任意に反転でき
る手段を設け、サンプリング後の信号で交流化を行うこ
とによって、サンプリングまでの信号のダイナミックレ
ンジを小さくして、装置の構成を簡単にできるようにし
たものである。

〔従来の技術〕

例えば液晶を用いてテレビ画像を表示することが提案（
特開昭５９−２２０７９３号公報、特開昭６１−６９２
８４号公報等参照）されている。

すなわち第６図において、（１）はテレビの映像信号が
供給される入力端子で、この入力端子（１）からの信号
がそれぞれ例え％ｆＮチャンネルＦＥＴからなるスイッ
チング素子Ｍ１１Ｍ！　・・・Ｍ−を通じて垂直（Ｙ軸
）方向のラインＬｉ　、Ｌｍ　　・・・Ｌｍに供給され
る。なおｍは水平（Ｘ軸）方向の画素数に相当する数で
ある。さらにｍ段のシフトレジスタ（２）が設けられ、
このシフトレジスタ（２）に水平周波数のｍ倍のクロッ
ク信号Φ１．４．Φ２Ｈが供給され、このシフトレジス
タ（２）の各出力端子からのクロック信号Φ、、Φ２Ｈ
によって順次走査される駆動パルス信号φ□、φ、２・
・・φＮｍがスイッチング素子Ｍ、ｍＭｍの各制御端子
に供給される。

なおシフトレジスタ（２）には低電位（Ｖｓｓ）と高電
位（ＶＯｏ）が供給され、この２つの電位の駆動パルス
が形成される。

また各ラインＬ、〜Ｌｍにそれぞれ例えばＮチャンネル
ＦＥＴからなるスイッチング素子Ｍ、、。

Ｍ、、・１−Ｍ、、、Ｍ、、、Ｍ、！１　＊　ｅＭ、、
Ｉ　ｌ　・Ｍ１□Ｍ１・・・Ｍｎ−の一端が接続される
。なおｎは水平走査線数に相当する数である。このスイ
ッチング素子Ｍ、〜Ｍｎ−の他端がそれぞれ液晶セルＣ
ｒｒ、Ｃ□・・・Ｃｎｎ＋を通じてターゲット端子（３
）に接続される。

さらにｎ段のシフトレジスタ（４）が設けられ、このシ
フトレジスタ（４）に水平周波数のクロック信号Φ１７
．Φ７ｖが供給され、このシフトレジスタ（４）の各出
力端子からのクロック信号Φ１１．Φ２．によって順次
走査される駆動パルス信号φＶ、φＷＺ・・・φＶａが
、水平（Ｘ軸）方向のゲート線Ｃ，，Ｃよ・・・Ｇｎを
通じてスイッチング素子Ｍ、〜ＭｎｍのＸ軸方向の各列
（Ｍ、〜Ｍ＋−）、（Ｍ２．〜Ｍ２．）・・・　（Ｍ、
□〜Ｍｎｍ）ごとの制御端子にそれぞれ供給される。な
お、シフトレジスタ（４）にもシフトレジスタ（２）と
同様にＶＳＳと■。が供給される。

すなわちこの回路において、シフトレジスタ（２）。

（４）には第７図Ａ、Ｂに示すようなりロック信号Φｌ
Ｈ＋　Φ２１４．Φ６１．Φ２ｖが供給される。そして
シフトレジスタ（２）からは同図Ｃに示すように各画素
期間ごとにφＨ１〜φ８．．が出力され、シフトレジス
タ（４）からは同図りに示すように１水平期間ごとにφ
□〜φ１が出力される。さらに入力端子（１）には同図
已に示すような信号が供給される。

そしてφＶ、φ□が出力されているときは、スイッチン
グ素子Ｍ、とＭ、、％Ｍ、、がオンされ、入力端子（１
）→Ｍ、→Ｌｔ→Ｍ、１→ＣＬＩ→ターゲット端子（３
）の電流路が形成されて液晶セルＣ０に入力端子（１）
に供給された信号とターゲット端子（３）との電位差が
供給される。このためこのセルＣＩ＋の容量分に、１番
目の画素の信号による電位差に相当する電荷がサンプル
ホールドされる。この電荷量に対応して液晶の光透過率
が変化される。これと同様のことがセルＣｔ＊’＝Ｃｎ
ａについて順次行われ、さらに次のフィールドの信号が
供給された時点で各セルＣ＋＋−Ｃｎｍの電荷量が書き
換えられる。

このようにして、映像信号の各画素に対応して液晶セル
Ｃ０〜Ｃｎ−の光透過率が変化され、これが順次繰り返
されてテレビ画像の表示が行われる。

さらに液晶で表示を行う場合には、一般にその信鯨性、
寿命を長くするため交流駆動が用いられる。例えばテレ
ビ画像の表示においては、１フイールドまたはｌフレー
ムごとに映像信号を反転させた信号を入力端子（１）に
供給する。また液晶ディスプレイ装置においては表示の
垂直方向のシューテイング等を防止する目的で信号を１
水平期間ごとに反転することが行われている。すなわち
入力端子（１）には第７図已に示すように１水平期間ご
とに反転されると共に１フイールドまたは１フレームご
とに反転された信号が供給される。

ところでこのような装置において、シフトレジスタ（２
）から出力される駆動パルス信号φ旧〜φＩｔｓの時間
幅は水平有効画面期間の時間水平画素数で決められ、例えばＮＴＳＣ方式の場合には１００ｎｓ
ｅｃ程度ある。これに対して例えばハイビジョンに適用
した場合には、水平有効画面期間の時間が約□となり、
水平画素数が約３倍となるために、上述のパルスの時間
幅は約□に短縮されてしまう。

一方この駆動パルス信号φ□〜φ、の期間にスイッチン
グ素子Ｍ、〜Ｍａを通過された信号はラインＬｔｘＬｓ
＋を通じてスイッチング素子Ｍ、〜Ｍｎｍに供給される
が、この場合にラインＬｉ〜Ｌｍには１０〜数１０９Ｆ
の配線容量が存在し、従って信号はこの容量を充電して
スイッチング素子Ｍ、〜Ｍｎａ＋に供給されることにな
る。

そしてこの場合に、上述の充電は信号の供給時間が１０
０ｎｓｅｃ程度あれば信号電位まで立ち上げられるもの
の、この時間か　　　に短縮されると信号が高電位（白
または黒）のときに充電が充分に行われず、コントラス
ト等の不足した不鮮明な表示画像しか得られないおそれ
が生じた。なおハイビジョンの場合には配線容量もさら
に増大することになる。

〔発明が解決しようとする課題〕

これに対して、入力映像信号を駆動パルスφＨ１〜φＨ
１の冬期間ごとにサンプリングして並列化し、この並列
化された信号を任意のロード期間に一時にラインＬ、＋
＝Ｌｉｗに供給することによって、ラインＬ、〜Ｌｍの
充電が充分に行われるようにする方法が検討されている
。

すなわち第８図において、入力端子（１）に供給される
映像信号は水平サンプリング手段を構成するＣＭＯＳ素
子Ｍ素子ｌ＋　ＭＢ２・・・Ｍ、に共通に供給され、こ
れらの素子Ｍ□〜Ｍ、′の制御端子にそれぞれシフトレ
ジスタ（２）からの駆動パルス信号φＨ１〜φＩ及びＴ
−〜Ｔ−が供給される。

これらの素子Ｍ　＠　Ｉ”　Ｍ　＠　＠からの信号がそ
れぞれホールド手段を構成するバッファアンプＢ□＋Ｂ
ａｆｆ１・・・Ｂ　ａｓの非反転入力に供給され、これ
らのバッファアンプ８０〜Ｂ、の出力が反転入力に帰還
される。これらのバッファアンプＢ０〜Ｂ　ａｖａから
の信号がそれぞれ同時化手段を構成するＣＭＯ３素子Ｍ
、、Ｍ、、・・・Ｍ５．に供給され、これらの素子Ｍ０
〜Ｍ５．の制御端子にそれぞれ駆動パルス信号として端
子（５）からの水平ブランキングパルス（Ｈ，□及びＩ
（ＩＬＩＩ）が供給される。

これらの素子Ｍ、、％Ｍ、、からの信号がそれぞれバッ
ファアンプＢ　ｂ　ｌ　＋　Ｂ　ｂ　ｇ・・・Ｂｂａの
非反転入力に供給され、これらのバッファアンプ８０〜
Ｂｌｂｍの出力が反転入力に帰還される。これらのバッ
ファアンプＢ、〜Ｂ、からの信号がそれぞれ垂直（Ｙ軸
）方向のラインＬｌ−Ｌ１ｍに供給される。

さらに以下の構成は従来の技術で述べた装置と同様にさ
れる。

従ってこの装置において、例えば第９図Ａに示すような
映像信号が端子（１）に供給された場合に、素子Ｍ０〜
Ｍ□は同図Ｂに示すように導通され、この導通期間の映
像信号がサンプリングされてバッファアンプ８１〜Ｂ１
．でホールドされる。これに対して素子Ｍ、〜Ｍ、が同
図Ｃに示すような水平ブランキングのタイミングで導通
され、同時化された信号がそれぞれバッファアンプＢ、
〜Ｂ工を通じてラインＬ、〜Ｌ鴫に供給（ロード）され
る。以下従来と同様にして画像の表示が行われる。

ところがこの装置において、入力端子（１）に供給され
る信号は上述のように例えばｌ水平期間ごとに極性が反
転されている。このため入力端子（１）に信号を供給す
る外付の回路としては、この極性反転（交流化）された
信号の全振幅を通す充分なダイナミックレンジが必要で
あり、本来の映像信号（Ｖｓｉｇ　）の２倍以上の極め
て大きなダイナミックレンジが要求されて２回路設計上
の問題となっていた。

また素子Ｍ０〜Ｍ１．での映像信号のサンプリングにお
いても、このサンプリングを行うための駆動パルス信号
φ、〜φ、の電圧は第１０図に示すように極性反転され
た映像信号の最低レベル■、及び最高レベルｖ４を越え
るレベルが必要とされ、このような大振幅のパルスは特
にハイビジョンに適用する場合にパルス幅を狭くすると
形成が極めて困難になるものであった。

この出願はこのような点に鑑みてなされたものである。

なお上述の特開昭６１−６９２８４号公報においても同
様のダイナミックレンジを小さくする技術が示されてい
るが、この出願は同様の目的を他の手段で解決するもの
である。

〔課題を解決するための手段〕

本発明は、垂直方向に平行に配設された複数の第１の信
号線り、、Ｌ、　　・・・Ｌｍと、水平方向に平行に配
設された複数の第２の信号線Ｇ　ｒ　、　Ｇ　２・・・
Ｇｎとが設けられ、これらの第１．第２の信号線の各交
点にそれぞれ選択素子Ｍ、、、Ｍ、！・・・Ｍｎｓを介
して液晶セルＣＩ　ｌ　＋　　Ｃｌ　！・・・Ｃｎ＋＋
＋が設けられてなる液晶ディスプレイ装置において、上
記第１の信号線に相当する出力部を有する水平走査手段
（２）と、この水平走査手段の出力部に順次発生される
駆動信号によって順次駆動され入力映像信号がそれぞれ
供給される複数のサンプルホールド手段（ＣＭＯ３素子
Ｍ□１Ｍ、ｚ・・・Ｍ、、とバッファアンプＢ□＋Ｂａ
ｌ・・・Ｂｏ）と、このサンプルホールド手段からの信
号の極性をそれぞれ所定の周期（信号φｔ、φ。）で反
転または非反転に変換する極性反転手段（ＣＭＯＳ素子
Ｍ０〜ＭＣａ・・Ｍ２．〜Ｍ、、）とを有し、この極性
反転手段からの信号をそれぞれ上記第１の信号線に供給
するようにしたことを特徴とする液晶ディスプレイ装置
である。

〔作用〕

これによれば、サンプリング後の信号で極性反転（交流
化）を行うことによって、サンプリングまでの信号のダ
イナミックレンジを小さ（でき、外付及び内蔵の回路・
素子の負担を軽減して装置の構成を簡単にすることがで
きる。

〔実施例〕

第１図は全体のブロック図を示す。この図において、上
述のシフトレジスタ（２）からなる水平走査手段（１１
）の出力信号φ、１〜φ、が素子Ｍ０〜Ｍ。

からなるサンプリング手段（１２）に供給され、この手
段（１２）に入力端子（１）を通じて入力映像信号が供
給される。これによって入力映像信号は各画素ごとにサ
ンプリングされ、このサンプリングされた信号がバッフ
ァアンプＢ□〜Ｂ□からなるホールド手段（１３）に供
給される。

この手段（１３）からの信号が極性変換手段（１４）に
供給され、この手段（１４）からの信号及び基準電位が
それぞれ差動アンプ（１５）に供給される。

さらにアンプ（１５）からの信号が素子Ｍ　ｂ　ｌ−Ｍ
いからなる同時化手段（１６）に供給され、この手段（
１６）からの信号がそれぞれバッファアンプ（１７）（
Ｂｂ＋〜Ｂ工）及び差動アンプ（１８）を通じて、素子
ＭＩＩ〜Ｍｎｏ＋及び液晶セルＣ０〜Ｃｎｍを含む表示
パネル（１９）の垂直信号ラインＬ、〜Ｌｍに供給され
る。

またシフトレジスタ（４）からなる垂直走査手段（２０
）の出力信号φ９．〜φ１が表示パネル（１９）のゲー
ト線Ｇ　ｔ　”＝　Ｇ　ｎに供給される。

さらに第２図は要部の具体的な回路構成を示したもので
、この図において、上述の課題で示した装置と同一の部
分には同一符号を附して説明を省略する。

すなわち図において、バッファアンプＢ、〜Ｂ０の出力
信号がそれぞれＣＭＯＳ素子Ｍｃ、、　Ｍｃ、・・・Ｍ
ｃ、及びＭ、、Ｍ、、−・・Ｍ、、に供給される。また
端子（６）に供給される基準電圧Ｖ　ｒｅｆがＣＭＯ５
素子Ｍ　ｅｌ＋　Ｍｏ２　”　’　Ｍｍｍ及びＭ、ｌ＋
　Ｍｒｚ　”　’　Ｍｅｎに供給され、これらの素子Ｍ
ｃｌとＭ、、、Ｍｃ２とＭ、２・・ＭｃｌＩとＭ　、、
、　　Ｍ　、　、とＭａｌｌ　Ｍ４□とＭ、２−−・Ｍ
ｏとＭ□の出力がそれぞれ互いに接続される。

これらの出力がそれぞれ各抵抗器の値がＲで等しい分圧
回路Ｒａｌ＋　Ｒａｇ　”　・Ｒａｍ及びＲｂ　ｌ　＊
　Ｒｂ　２・・・Ｒｏに供給され、これらの分圧出力が
差動アンプＤ□＋Ｄａｆｆｉ・・・Ｄ、の非反転入力及
び反転入力に供給される。なお分圧回路Ｒ□〜Ｒ，，，
の他端は接地され、分圧回路Ｒ１〜Ｒｂ１Ｂの他端はア
ンプＤＩｌ〜Ｄ　ａｎの出力に接続される。このアンプ
Ｄ　ａｌ””Ｄａｍの出力信号が素子Ｍｂ、　％　Ｍ　
ｂ　ａに供給される。

さらにバッファアンプ８１〜Ｂｂａの出力信号が各抵抗
器の値がＲで等しい分圧回路ＲＣ１＋　ＲＣＺ・・・Ｒ
ｃｐｓに供給され、これらの分圧出力が差動アンプＤ、
、Ｄ、２・・・Ｄｋ＋ｓｉの反転入力に供給される。ま
た端子（７）には上述のターゲット端子（３）に供給さ
れるのと同じ電圧Ｖｃｏ■が供給され、この電圧Ｖ　ｃ
ｏｗが各抵抗器の値がＲで等しい分圧回路Ｒｘに供給さ
れ、この分圧出力が差動アンプＤ、〜Ｄ。

の非反転入力に供給される。このアンプＤ１〜ＤＩｒｓ
の出力信号がそれぞれ垂直信号ラインＬ、＝Ｌｍに供給
される。

そして上述の素子ＭＣ２〜Ｍ４、Ｍ４１〜Ｍ　４＠）　
Ｍ＠Ｈ〜Ｍ、□Ｍｔ、〜Ｍｆｓに対して極性の反転また
は非反転の変換を制御する制御信号φ。、φＥの供給さ
れる端子（８）が設けられ、この端子（８）からの信号
φ。が素子Ｍｃ、〜Ｍ（＠Ｉ　Ｍ、ｔ〜Ｍ、、のＮＭＯ
Ｓ素子のゲート及び素子Ｍ□〜Ｍｄ、、、Ｍ□〜Ｍｆ、
のＰＭＯ３素子のゲートに供給され、また端子（８）か
らの信号φ２は素子Ｍ　ＣＩ””Ｍｃｓｌ　Ｍａｔ〜Ｍ
ａｍのＰＭＯＳ素子のゲート及び素子Ｍ　ａ　ｌ−Ｍ　
ａ　ｗａ　＋　Ｍ　ｔ　ｒ　〜Ｍ　ｔ　ａのＮＭＯＳ素
子のゲートに供給される。他の構成及びライン上１〜Ｌ
Ｐａ以下の構成は課題で示した装置と同様にされる。

従ってこの装置において、入力端子（１）には例えば第
３図Ａに示すように本来の映像信号Ｖｓｉｇに例えば０
■の基準電圧Ｖｒｅｆを加算した入力映像信号が供給さ
れ、この入力映像信号に対して、上述のサンプリング手
段の素子Ｍａ、〜Ｍ、、の制？ｉｌ端子にはそれぞれ同
図Ｂに示すように上述のＶｓｉｇ＋Ｖｒｅｆの入力映像
信号に対してその最低レベルＶ　ＬＩ及び最高レベルＶ
　、　ｌを越えるレベルの駆動パルス信号φ、〜φ、が
供給されればよく、外付回路、素子Ｍ□〜Ｍ１．さらに
シフトレジスタ（２）等の負担が軽減され、回路設計等
の自由環が増大される。

そしてさらにこの装置において、端子（８）に供給され
る信号φ。が高電位、φ２が低電位のときには、素子Ｍ
　Ｃ１〜Ｍｃ＋＋１＋　Ｍｉｌｌ””Ｍｅｍがオンされ
、バッファアンプＢ□〜Ｂ、からの信号（Ｖｓｉｇ　十
Ｖｒｅｆ　）がアンプＤ□〜Ｄ、、の非反転入力に供給
され、端子（６）からの基準電圧Ｖ　ｒｅｆが反転入力
に供給される。また信号φ。が低電位、φ２が高電位の
ときは素子Ｍ□〜Ｍ、、、Ｍ、、〜Ｍｆ、がオンされ、
バッファアンプＢ　＆Ｌ”’　Ｂ　ａｌｌからの信号（
Ｖｓｉｇ十Ｖｒｅｆ）がアンプＤ　ｍｌ〜Ｄ　ａｍの反
転入力に供給され、端子（６）からの基準電圧Ｖｒｅｆ
が非反転入力に供給される。

すなわち例えば信号φ、が高電位のときには、第４図Ａ
に示すように素子Ｍ　ｃ１〜Ｍｃ、・・・Ｍ　１　。

〜ＭｆａからなるＡＣ化スイッチ回路（９）からの信号
（Ｖｓｉｇ　＋Ｖｒｅｆ　）がアンプＤａの反転入力に
供給され、基準電圧Ｖｒｅｆが非反転入力に供給され、
アンプＤａからは信号（−Ｖｓｉｇ）が取出される。

そしてこの信号（−Ｖｓｉｇ）が素子Ｍ　ｂＩ−Ｍ　＞
　＠からなるスイッチＭｂにて各水平期間の終りで同時
化されてアンプＤｂの反転入力に供給され、電圧Ｖ　ｃ
ｏｗが非反転入力に供給されることにより、このアンプ
Ｄｂから（Ｖｃｏｍ　＋Ｖｓｉｇ　）の信号が取出され
る。

また信号φ。が高電位のときは、同図Ｂに示すように信
号（Ｖｓｉｇ＋Ｖｒｅｆ　）がアンプＤａの非反転入力
に供給され、基準電圧Ｖ　ｒｅｆが反転入力に供給され
、アンプＤａ’から信号（Ｖｓｉｇ　）が取出され、こ
の信号（Ｖｓｔｇ　）がスイッチＭｂで同時化されてア
ンプＤｂの非反転入力に供給され、電圧Ｖ　ｃｏｍが反
転入力に供給されて、アンプＤｂから（Ｖｃｏｍ　　Ｖ
ｓｉｇ　）の信号が取出される。そしてこの信号φ。、
φ工に応じて交流化された信号（Ｖｃｏａ＋　十Ｖｓｉ
ｇ　＋　Ｖｃｏｍ　−Ｖｓｉｇ　）がラインし、〜Ｌ１
に供給される。

なお素子Ｍ　ｂ　Ｉ−Ｍ　ｂ　ａ　＋　Ｍ　Ｉ　Ｌ−Ｍ
　ｎ　ｍの駆動には従来同様の大振幅のパルス信号が必
要であるが、これらの素子は水平ブランキング期間また
は水平有効画面期間の比較的長い時間で駆動を行えばよ
いので、パルス信号の振幅が大きくても問題はない。

これによって液晶セルの電荷量の書き換えを例えば１水
平期間ごとの交流で行うことができ、シェーディング等
のない優れた良好な表示画像を得ることができる。

こうしてこの装置によれば、サンプリング後の信号で極
性反転（交流化）を行うことによって、サンプリングま
での信号のダイナミックレンジを小さくでき、外付及び
内蔵の回路・素子の負担を軽減して装置の構成を簡単に
することができるものである。

なお上述の装置において素子Ｍ　ａ　＋　＝　Ｍ　ａ　
ａ・・・Ｍｔ、〜Ｍｆ、は全てＣＭＯＳ素子で描いたが
、これらはＰあるいはＮＭＯＳ素子を用いてもよい。た
だしその場合に各駆動パルスの振幅には、素子のスレシ
ュルド電圧ｖｔｈを加算する必要がある。

また上述の装置においてアンプ８０〜Ｂ　ａｌｌ＋　Ｂ
ｂｌ〜Ｂ工＋Ｄ１１゜〜Ｄ、及びＤ１〜Ｄｂ、、は例え
ばＴＰＴにて第５図に示すように構成される。図におい
てＮｆｉＯ３素子Ｎ、、Ｎ、からなる差動アンプが設け
られ、この素子Ｎ、のゲートに反転入力ｅが接続され、
素子Ｎ２のゲートに非反転入力ｅが接続されると共に、
素子Ｎ、、Ｎ２のドレインがＰＭＯ３素子Ｐ、、Ｐ、の
カレントミラー回路を介して互いに接続されて■。。の
電源端子に接続される。この素子Ｎ！のドレインがＰＭ
ＯＳ素子Ｐ３のゲートに接続され、この素子Ｐ３のドレ
インが■。の電源端子に接続されると共に、素子Ｐ、の
ソースから出力端子が導出される。さらに素子Ｐ、のソ
ースがＮＭＯ３素子Ｎ３のゲートに接続され、この素子
Ｎ。

のドレインが■、の電源端子に接続されると共に、素子
Ｎ３のソースがコンデンサＣを介して素子Ｎ８のドレイ
ンに接続される。なお素子Ｎ４〜Ｎ、はバイアス電流源
であって、カレントミラー回路を構成する素子Ｎ、を介
して定電流源ｌの電流が流される。従ってこの回路にお
いて、素子Ｎ、ＮｍＮ６ＰＩＰ１にて初段の高ゲインア
ンプが構成され、素子Ｐ３Ｎ４にて出力バッファが構成
される。

なお素子ＮａＮ５とコンデンサＣは位相補償回路である
。このようにしてアンプＢ□〜８１□　８ｂｌ〜Ｂ　ｈ
ａ＋　　Ｄ　ａ　ｌ　”’　Ｄ　ｓｅａ及びＤ　ｂ　ｌ
−Ｄ工が構成される。

さらに上述の装置において、信号の極性の変換は１水平
期間ごとだけでな（、■フィールド期間あるいはｌフレ
ーム期間ごと等、任意の期間ごとの変換を行うことがで
きる。

なおこの装置は、サンプリング手段、ゲート回路、シフ
トレジスタ等をオンチップ化した単一の液晶ディスプレ
イ装置に適用されるものである。

（発明の効果〕この発明によれば、サンプリング後の信号で極性反転（
交流化）を行うことによって、サンプリングまでの信号
のダイナミックレンジを小さくでき、外付及び内蔵の回
路・素子の負担を軽減して装置の構成を簡単にすること
ができるようになった。

【図面の簡単な説明】

第１図は本発明の一例の構成図、第２図〜第５図はその
説明のため図、第６図〜第１０図は従来の装置の説明の
ための図である。Ｌ、〜ＬＩ１１は垂直信号線、Ｇ１〜Ｇｎはゲート線、
Ｍ、１〜Ｍ１．・・・Ｍ　ｆ　ｌ　’＝　Ｍ　ｆａｔ　
　Ｍ　＋　Ｉ〜Ｍｎｍはスイッチング素子、Ｂ□〜Ｂ　
ＡＭ＋　　Ｂ　ｈ　Ｉ　”’　Ｂ　ｂｅはバッファアン
プ、Ｄａｌ〜Ｄ□＋Ｄｂｌ〜Ｄ、は差動アンプ、Ｃ＋＋
＝Ｃｎｌ１１は液晶セル、（２）　（３）（５）　〜（
８）は端子、（２）　（４）はシフトレジスタである。

Claims

【特許請求の範囲】垂直方向に平行に配設された複数の第１の信号線と、水
平方向に平行に配設された複数の第２の信号線とが設け
られ、これらの第１、第２の信号線の各交点にそれぞれ
選択素子を介して液晶セルが設けられてなる液晶ディス
プレイ装置において、上記第１の信号線に相当する出力
部を有する水平走査手段と、この水平走査手段の出力部に順次発生される駆動信号に
よって順次駆動され入力映像信号がそれぞれ供給される
複数のサンプルホールド手段と、このサンプルホールド
手段からの信号の極性をそれぞれ所定の周期で反転また
は非反転に変換する極性反転手段とを有し、この極性反転手段からの信号をそれぞれ上記第１の信号
線に供給するようにしたことを特徴とする液晶ディスプ
レイ装置。