JPH0222703Y2 - - Google Patents
Info
- Publication number
- JPH0222703Y2 JPH0222703Y2 JP4113281U JP4113281U JPH0222703Y2 JP H0222703 Y2 JPH0222703 Y2 JP H0222703Y2 JP 4113281 U JP4113281 U JP 4113281U JP 4113281 U JP4113281 U JP 4113281U JP H0222703 Y2 JPH0222703 Y2 JP H0222703Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- base
- field effect
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005669 field effect Effects 0.000 claims 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【考案の詳細な説明】
本考案は広い電圧範囲にわたつて安定に動作す
る電圧比較器に関するものである。
る電圧比較器に関するものである。
一般に、オシロスコープの遅延掃引を行う時、
水平掃引信号の開始点は普通掃引を行う時の水平
掃引信号の開始点よりも遅らせており、この遅延
掃引用水平掃引信号の開始点を決める信号を得る
ために、電圧比較器が用いられる。
水平掃引信号の開始点は普通掃引を行う時の水平
掃引信号の開始点よりも遅らせており、この遅延
掃引用水平掃引信号の開始点を決める信号を得る
ために、電圧比較器が用いられる。
第1図は従来から用いられている電圧比較器の
一例を示す回路図である。同図において、第1の
トランジスタ1および第2のトランジスタ2のエ
ミツタには該トランジスタ保護用のダイオード3
およびダイオード4のアノードがそれぞれ接続さ
れ、該ダイオード3およびダイオード4のカソー
ドは共に定電流源としての作用をする抵抗5を介
して負電源−Vに接続されている。そして、トラ
ンジスタ1のベースは入力端子6に接続され、コ
レクタはトンネルダイオード7のカソードおよび
出力端子8に接続されている。また、トランジス
タ2のコレクタはトンネルダイオード7のアノー
ドと正電源+Vに接続され、ベースには正電源を
可変抵抗9によつて分圧する基準電圧が供給され
ている。
一例を示す回路図である。同図において、第1の
トランジスタ1および第2のトランジスタ2のエ
ミツタには該トランジスタ保護用のダイオード3
およびダイオード4のアノードがそれぞれ接続さ
れ、該ダイオード3およびダイオード4のカソー
ドは共に定電流源としての作用をする抵抗5を介
して負電源−Vに接続されている。そして、トラ
ンジスタ1のベースは入力端子6に接続され、コ
レクタはトンネルダイオード7のカソードおよび
出力端子8に接続されている。また、トランジス
タ2のコレクタはトンネルダイオード7のアノー
ドと正電源+Vに接続され、ベースには正電源を
可変抵抗9によつて分圧する基準電圧が供給され
ている。
このように構成された従来の回路の動作は次の
通りである。入力端子1に信号が供給されていな
い時、トランジスタ2は可変抵抗9によつて設定
される基準電圧がベースに供給されているために
導通しているが、トランジスタ1は入力信号が供
給されていないために非導通となつている。ここ
で、入力端子1に鋸波信号が供給されると、トラ
ンジスタ1のベース電圧は時間とともに上昇し、
トランジスタ1のベース電圧がトランジスタ2の
ベース電圧に近づくと、トランジスタ1には電流
が流れ初める。トランジスタ1のベース電圧が更
に上昇するとトランジスタ1は急激に電流が増加
し、エミツタ電圧が上昇するためにトランジスタ
2は非導通となる。
通りである。入力端子1に信号が供給されていな
い時、トランジスタ2は可変抵抗9によつて設定
される基準電圧がベースに供給されているために
導通しているが、トランジスタ1は入力信号が供
給されていないために非導通となつている。ここ
で、入力端子1に鋸波信号が供給されると、トラ
ンジスタ1のベース電圧は時間とともに上昇し、
トランジスタ1のベース電圧がトランジスタ2の
ベース電圧に近づくと、トランジスタ1には電流
が流れ初める。トランジスタ1のベース電圧が更
に上昇するとトランジスタ1は急激に電流が増加
し、エミツタ電圧が上昇するためにトランジスタ
2は非導通となる。
前記トランジスタ1の電流変化はトンネルダイ
オード7によつて立上りの鋭い方形波信号に変換
されて、出力端子8に供給される。
オード7によつて立上りの鋭い方形波信号に変換
されて、出力端子8に供給される。
しかしながら、この時のトランジスタ1のエミ
ツタ電圧は第2図に示すように変化をする。同図
においてVinは入力端子6に供給される鋸波信
号、VRは可変抵抗9によつて設定される基準電
圧、+Vは正電源電圧、太線部のVEはベース・エ
ミツタ間電圧を考慮しない時のトランジスタ1導
通時のエミツタ電圧である。
ツタ電圧は第2図に示すように変化をする。同図
においてVinは入力端子6に供給される鋸波信
号、VRは可変抵抗9によつて設定される基準電
圧、+Vは正電源電圧、太線部のVEはベース・エ
ミツタ間電圧を考慮しない時のトランジスタ1導
通時のエミツタ電圧である。
トランジスタ1のコレクタ電圧はほぼ正電源の
+Vであるため、第2図において+VとVEとの
差はトランジスタ1のエミツタ・コレクタ間電圧
を表わしている。このため第2図の斜線部の面積
はトランジスタ1の消費電力量、即ち発熱量を表
わしており、第2図から明らかなように比較電圧
VRが低い程、発熱量が多くなる。したがつて、
遅延時間調節のために比較電圧を調整すると発熱
量変化が発生し、これにともないトランジスタの
ベース・エミツタ間電圧が変動し、この電圧はト
ランジスタの温度が平衡状態に達するまで安定し
ない欠点を有していた。
+Vであるため、第2図において+VとVEとの
差はトランジスタ1のエミツタ・コレクタ間電圧
を表わしている。このため第2図の斜線部の面積
はトランジスタ1の消費電力量、即ち発熱量を表
わしており、第2図から明らかなように比較電圧
VRが低い程、発熱量が多くなる。したがつて、
遅延時間調節のために比較電圧を調整すると発熱
量変化が発生し、これにともないトランジスタの
ベース・エミツタ間電圧が変動し、この電圧はト
ランジスタの温度が平衡状態に達するまで安定し
ない欠点を有していた。
したがつて、本考案の目的は基準電圧の大幅な
変化に対して安定に動作する電圧比較器を提供す
るにある。
変化に対して安定に動作する電圧比較器を提供す
るにある。
このような目的を達成するため、本考案に係る
回路は差動接続したそれぞれのトランジスタのコ
レクタと直列に電界効果トランジスタを挿入した
ものである。以下図面を用いて本考案を詳細に説
明する。
回路は差動接続したそれぞれのトランジスタのコ
レクタと直列に電界効果トランジスタを挿入した
ものである。以下図面を用いて本考案を詳細に説
明する。
第3図は本考案に係る電圧比較器の一実施例を
示す回路図であつて、第1図と同一部分は同記号
を用いている。同図において、10および11は
Nチヤンネル形の電界効果トランジスタであつ
て、トランジスタ1のコレクタとトンネルダイオ
ード7との間および、トランジスタ2のコレクタ
と電源との間に電界効果トランジスタ10および
11のドレインおよびソースが接続されている。
そして、電界効果トランジスタ10のゲートはト
ランジスタ1のベースに接続し、電界効果トラン
ジスタ11のゲートはトランジスタ2のベースに
接続されている。なお、電界効果トランジスタ1
0および電界効果トランジスタ11の零バイアス
ドレイン電流IDssはトランジスタ1およびトラン
ジスタ2を流れるコレクタ電流よりも大きいもの
を選定する。
示す回路図であつて、第1図と同一部分は同記号
を用いている。同図において、10および11は
Nチヤンネル形の電界効果トランジスタであつ
て、トランジスタ1のコレクタとトンネルダイオ
ード7との間および、トランジスタ2のコレクタ
と電源との間に電界効果トランジスタ10および
11のドレインおよびソースが接続されている。
そして、電界効果トランジスタ10のゲートはト
ランジスタ1のベースに接続し、電界効果トラン
ジスタ11のゲートはトランジスタ2のベースに
接続されている。なお、電界効果トランジスタ1
0および電界効果トランジスタ11の零バイアス
ドレイン電流IDssはトランジスタ1およびトラン
ジスタ2を流れるコレクタ電流よりも大きいもの
を選定する。
このように構成された本考案に係る電圧比較器
の動作は次の通りである。入力端子6に鋸波信号
を供給すると、トランジスタ1のベース電圧がト
ランジスタ2のベース電圧よりも大きくなつた時
点において、トランジスタ1は急激に導通し、出
力端子8に出力信号を発生する。この場合、電界
効果トランジスタ10の零バイアスドレイン電流
IDssはトランジスタ1に流れるコレクタ電流Icよ
りも大きいものを選定してあるため、電界効果ト
ランジスタ10の特性は第4図に示すようなもの
となる。第4図は縦軸をドレイン電流Ibとして、
横軸をゲート・ソース間電圧VGsとして表示して
いる。そして、電界効果トランジスタ10にはト
ランジスタ1に流れるコレクタ電流Icと同じ大き
さの電流が流れ、この電流Icを流すための電界効
果トランジスタ10のゲート・ソース間電圧は第
4図よりVGs1となる。この電圧VGs1は一般的に1
〜2ボルト程度の低い値であるため、導通時にお
けるトランジスタ1のエミツタ・コレクタ間電圧
は前記VGs1の1〜2ボルトにトランジスタ1のベ
ース・エミツタ間電圧の0.7ボルト程度を加算し
た値となる。そして、トランジスタ1は定電流源
に接続されているので、コレクタ電流は一定とな
つて、トランジスタ1のエミツタ・コレクタ間電
圧も一定となる。
の動作は次の通りである。入力端子6に鋸波信号
を供給すると、トランジスタ1のベース電圧がト
ランジスタ2のベース電圧よりも大きくなつた時
点において、トランジスタ1は急激に導通し、出
力端子8に出力信号を発生する。この場合、電界
効果トランジスタ10の零バイアスドレイン電流
IDssはトランジスタ1に流れるコレクタ電流Icよ
りも大きいものを選定してあるため、電界効果ト
ランジスタ10の特性は第4図に示すようなもの
となる。第4図は縦軸をドレイン電流Ibとして、
横軸をゲート・ソース間電圧VGsとして表示して
いる。そして、電界効果トランジスタ10にはト
ランジスタ1に流れるコレクタ電流Icと同じ大き
さの電流が流れ、この電流Icを流すための電界効
果トランジスタ10のゲート・ソース間電圧は第
4図よりVGs1となる。この電圧VGs1は一般的に1
〜2ボルト程度の低い値であるため、導通時にお
けるトランジスタ1のエミツタ・コレクタ間電圧
は前記VGs1の1〜2ボルトにトランジスタ1のベ
ース・エミツタ間電圧の0.7ボルト程度を加算し
た値となる。そして、トランジスタ1は定電流源
に接続されているので、コレクタ電流は一定とな
つて、トランジスタ1のエミツタ・コレクタ間電
圧も一定となる。
このため、トランジスタ1のエミツタ電圧VE
およびコレクタ電圧Vcは第5図に示すような電
圧変化となり、斜線部がトランジスタ1の発熱量
となる。したがつて従来の方式による電圧比較器
において、第2図の斜線部で示すように、電源電
圧+Vとトランジスタ1のエミツタ電圧VEとに
よつて囲む面積が発熱量であつたものに比べる
と、本考案による電圧比較器は極めて小さな発熱
量となる。このことにより、遅延時間を調整する
ために可変抵抗9の設定電圧を変化させても、発
生する発熱量変化はわずかであつて、トランジス
タ1のベース・エミツタ電圧を変化させることは
ない。したがつて、広い電圧範囲にわたつて安定
に動作することができる。
およびコレクタ電圧Vcは第5図に示すような電
圧変化となり、斜線部がトランジスタ1の発熱量
となる。したがつて従来の方式による電圧比較器
において、第2図の斜線部で示すように、電源電
圧+Vとトランジスタ1のエミツタ電圧VEとに
よつて囲む面積が発熱量であつたものに比べる
と、本考案による電圧比較器は極めて小さな発熱
量となる。このことにより、遅延時間を調整する
ために可変抵抗9の設定電圧を変化させても、発
生する発熱量変化はわずかであつて、トランジス
タ1のベース・エミツタ電圧を変化させることは
ない。したがつて、広い電圧範囲にわたつて安定
に動作することができる。
なお、電界効果トランジスタの導電形はトラン
ジスタ1およびトランジスタ2がNPN形の時に
はNチヤネルを用いているがPNP形の時にはP
チヤネルとすれば良い。
ジスタ1およびトランジスタ2がNPN形の時に
はNチヤネルを用いているがPNP形の時にはP
チヤネルとすれば良い。
以上説明したように、本考案に係る電圧比較器
は、差動増幅器を構成するトランジスタのコレク
タ回路に電界効果トランジスタを直列に接続し
て、トランジスタのベースと電界効果トランジス
タのゲートを共通に接続したものであるから、ト
ランジスタによる発熱が極めて小さくなり、広い
電圧範囲にわたつて安定な電圧比較が行なえる優
れた効果を有する。
は、差動増幅器を構成するトランジスタのコレク
タ回路に電界効果トランジスタを直列に接続し
て、トランジスタのベースと電界効果トランジス
タのゲートを共通に接続したものであるから、ト
ランジスタによる発熱が極めて小さくなり、広い
電圧範囲にわたつて安定な電圧比較が行なえる優
れた効果を有する。
第1図は従来から用いられている電圧比較器の
一例を示す回路図、第2図は第1図の回路におけ
るトランジスタ1のエミツタ電圧の変化を示すグ
ラフ、第3図は本考案に係る電圧比較器の一実施
例を示す回路図、第4図は電界効果トランジスタ
の特性を示すグラフ、第5図は第3図の回路にお
けるトランジスタ1のエミツタおよびコレクタ電
圧の変化を示すグラフである。 1,2……トランジスタ、6……入力端子、8
……出力端子、9……可変抵抗、10,11……
電界効果トランジスタ。
一例を示す回路図、第2図は第1図の回路におけ
るトランジスタ1のエミツタ電圧の変化を示すグ
ラフ、第3図は本考案に係る電圧比較器の一実施
例を示す回路図、第4図は電界効果トランジスタ
の特性を示すグラフ、第5図は第3図の回路にお
けるトランジスタ1のエミツタおよびコレクタ電
圧の変化を示すグラフである。 1,2……トランジスタ、6……入力端子、8
……出力端子、9……可変抵抗、10,11……
電界効果トランジスタ。
Claims (1)
- 第1および第2のトランジスタからなる差動増
幅器によつて構成された電圧比較器において、前
記第1のトランジスタのコレクタ回路にソースお
よびドレインを直列に接続するとともに該第1の
トランジスタのベースにゲートを接続した第1の
電界効果トランジスタを設け、前記第2のトラン
ジスタのコレクタ回路にソースおよびドレインを
直列に接続するとともに該第2のトランジスタの
ベースにゲートを接続した第2の電界効果トラン
ジスタとを設けたことを特徴とする電圧比較器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4113281U JPH0222703Y2 (ja) | 1981-03-24 | 1981-03-24 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4113281U JPH0222703Y2 (ja) | 1981-03-24 | 1981-03-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57153268U JPS57153268U (ja) | 1982-09-25 |
| JPH0222703Y2 true JPH0222703Y2 (ja) | 1990-06-19 |
Family
ID=29838221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4113281U Expired JPH0222703Y2 (ja) | 1981-03-24 | 1981-03-24 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0222703Y2 (ja) |
-
1981
- 1981-03-24 JP JP4113281U patent/JPH0222703Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57153268U (ja) | 1982-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4399399A (en) | Precision current source | |
| JPH08288804A (ja) | 比較器回路 | |
| JPH0677741A (ja) | Mosパワートランジスタの最大電流を制御するための回路 | |
| US5543748A (en) | Flip-flop circuit with resonant tunneling diode | |
| CA1210090A (en) | Cascode current-source arrangement | |
| US4268789A (en) | Limiter circuit | |
| US4574233A (en) | High impedance current source | |
| US4533845A (en) | Current limit technique for multiple-emitter vertical power transistor | |
| US4194166A (en) | Differential amplifier with a current mirror circuit | |
| CN115793764A (zh) | 一种带高阶温度补偿的基准电压源电路 | |
| JPH0222703Y2 (ja) | ||
| JPH0680486B2 (ja) | 定電圧回路 | |
| JPS5922245B2 (ja) | テイデンアツバイアスカイロ | |
| EP0343731B1 (en) | Unity-gain current-limiting circuit | |
| US4345215A (en) | Audio frequency power amplifier circuit | |
| JPH077337A (ja) | 両極性電圧/電流変換回路 | |
| JPH0210677Y2 (ja) | ||
| JPH08314560A (ja) | 電流源回路 | |
| JP2687160B2 (ja) | スイッチ回路 | |
| JPH06250751A (ja) | 基準電圧回路 | |
| JPS645369Y2 (ja) | ||
| JP3526484B2 (ja) | 高入力インピーダンス回路 | |
| JPS5819880Y2 (ja) | ガンマ補正回路 | |
| JPS5914813Y2 (ja) | 定電流回路 | |
| KR930006836Y1 (ko) | 자동 이득 조절회로 |