JPH0464226A - 金属フッ化膜を備えた電子装置 - Google Patents

金属フッ化膜を備えた電子装置

Info

Publication number
JPH0464226A
JPH0464226A JP2177039A JP17703990A JPH0464226A JP H0464226 A JPH0464226 A JP H0464226A JP 2177039 A JP2177039 A JP 2177039A JP 17703990 A JP17703990 A JP 17703990A JP H0464226 A JPH0464226 A JP H0464226A
Authority
JP
Japan
Prior art keywords
film
electronic device
fluoride film
fluoride
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2177039A
Other languages
English (en)
Inventor
Tadahiro Omi
忠弘 大見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP2177039A priority Critical patent/JPH0464226A/ja
Priority to EP96106151A priority patent/EP0725429A3/en
Priority to EP91911738A priority patent/EP0537351A1/en
Priority to PCT/JP1991/000902 priority patent/WO1992001310A1/ja
Priority to US07/966,052 priority patent/US5352917A/en
Publication of JPH0464226A publication Critical patent/JPH0464226A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/68—Organic materials, e.g. photoresists
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
    • H10D64/027—Manufacture or treatment forming recessed gates, e.g. by using local oxidation by etching at gate locations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0181—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6923—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は金属フッ化膜を備えた電子装置に関する。
［従来の技術］ 従来の技術を、電子装置として半導体装置を例にとり説
明する。
従来、半導体装置としては、ＣＶＤ法により形成したシ
リコン酸化膜をその絶縁膜として用いたものが知られて
いる。絶縁膜が電極の間を絶縁分離するための絶縁膜の
場合、この絶縁膜は、シリコン原子を含むガス等と酸素
原子を含むガス等をシリコン基板上のシリコン、金属、
金属シリサイドもしくはシリコン酸化膜の表面に高温（
例えば４００℃以上の温度）で接触させることによりシ
リコン酸化膜を基板上に堆積して形成されている。
しかし、この絶縁膜は、形成するための温度が高く、低
温プロセスが実現できないという欠点がある。
以下にＭＯＳＬＳＩの絶縁膜の形成を例にとって、低温
プロセスの重要性を述べる。
ＬＳＩ技術の進歩発展はきわめて急速であり、ＩＭｂｉ
ｔ以上のＤＲＡＭがすでに実用化されている。こうした
高性能電子デバイス、すなわち微細で超高集積度のデバ
イスを製造するためには、当然のことながら不確定要素
に影響されることの少ない、より制御性のよい高性能な
製造プロセスが必要となる。高性能な製造プロセスとし
て、低温プロセスが挙げられる。
たとえば、絶縁膜の形成温度の低温化は、反応系を構成
する材料から放出される不純物量を少なくして不純物に
起因するゲート酸化膜中およびゲート酸化膜とシリコン
界面のトラップ密度を低減し、電気的に安定な半導体デ
バイスを実現するために必要である。
また、プロセスの低温化は、シリコン基板のそり、半導
体デバイス構成の材料中のひずみおよび欠陥密度を低減
するためにも有効である。
さらに、絶縁膜の形成温度が４００℃程度以下てあれば
、融点の低い金属あるいは合金（たとえはアルミニウム
金属）を形成した後に、絶縁膜を形成することも可能と
なり、種々の機能を有する半導体デバイスを実現できる
。特に４００℃以下であれは、例えばアルミニウム薄膜
の場合、ヒロックか形成されないため特に有効である。
以上述べたように、絶縁膜の形成温度の低温化は、超微
細化ＬＳＩの実現に不可欠である。
しかるに、従来の技術は、高温プロセスであるため超微
細化ＬＳＩひいては高性能半導体装置は実現されていな
かった。
また、従来の技術においては、例えば、ＭＯＳにおける
層間絶弄ぶ＠（シリコン酸化膜）を形成する場合、ＣＶ
Ｄ法により全面にシリコン酸化膜を形成している。しか
しなから、この絶縁膜の場合、コンタクトホールの形成
に際しては、マスキングを用いて所定の位置にコンタク
トホールの形成を行わざるを得す、従って、いわゆるセ
ルファラインによる加工ができず、加工精度が悪い装置
しか実現し得ない。
［発明が解決しようとする課題］ 本発明の目的は、低温プロセスにより作成可能であり、
また高い加工精度を有する金属フッ化膜を備えた電子装
置を提供することにある。
［課題を解決するための手段］ 本発明の要旨は、絶縁膜の少なくとも一部に金属フッ化
膜が用いられていることを特徴とする電子装置に存在す
る。
［実施態様例コ ここで、電子装置としては、例えば半導体装置、ジョセ
フソン接合を有する装置、その他各種目的をもって形成
されている絶縁膜を有する装置があげられる。
さらに、半導体装置としては、例えばＭＯＳ（電界効果
型トランジスタ）その他の装置があげられる。この場合
、絶縁膜は、例えば、層間絶縁膜、あるいは、ゲーＩ・
電極とソースおよび／またはドレイン電極の間を絶縁分
離する絶縁膜が例としてあげられる。
また、ジョセフソン接合を有する装置の場合、超伝導体
同士の接合部における絶縁膜があげられる。
金属フッ化膜における金属としては、例えば、Ａｎ、Ｎ
１．Ｃｒ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｎｂ等があげられる
。また、それぞれの金属を主成分とする合金であっても
よい。低温プロセスが可能であるということからは、こ
れら金属・合金のうち、特に低融点金属の場合、本発明
は特に顕著な効果を発揮する。
なお、ＡＪ２Ｍｇ合金の場合、Ｍｇ含有量が００２〜１
５重量％含有するものが好ましく、０．０２〜５重量％
含有するものがより好ましい。これら範囲のものは、腐
食性ガス、腐食性溶液に対する耐食性が特に良好であり
、該絶縁膜を後工程におけるマスキングとしても使用す
る場合に特に好ましい。
次に、金属フッ化膜の形成方法について説明する。
この絶縁膜は、例えば金属フッ化物よりなるターゲット
を用いてスパッタリング法により形成してもよいか、次
の方法（直接フッ化法）によることが好ましい。以下に
この方法を詳説する。
（金属層の形成） まず、金属フッ化膜を構成する金属を所望の位置に形成
する。この形成方法は特に限定されない。例えば、Ｎｉ
の場合無電解めっき法により行ってもよく、それぞれの
金属の性質あるいは電子装置作成上の都合等により適宜
の方法を選択すればよい。なお、Ｎ【の場合であって、
めっき法により形成するときは、めっき浴中にＰ（リン
）を含有せしめることにより良好なめっきか得られるが
、このようにして形成されるＮ１−Ｐ層をフッ化すると
、フッ化後における絶縁膜中からはＰは消失してしまう
。なぜ消失するかは明らかではないが、Ｐが消失するた
めに、この絶縁膜の耐食性が損なわれることがなく、マ
スキングとして使用することもできる。リンを含むＮｉ
＠のリン含有量には特に制限はないが、１〜２０重量％
であることが望ましく、６〜１２重量％がさらに望まし
い。
なお、前記無電解めっき法によるリンを含むＮ１膜の形
成は、例えば、Ａｊ２膜等の金属膜上に選択的にリンを
含むニッケル膜を形成するため、第２図（Ｃ）に示すよ
うに所定の領域をリアクティブイオンエツチングによっ
てエツチングした後でもよい。
（フッ化処理） 次に、フッ化手順を説明する。この手順は主として次の
２工程よりなる。
すなわち、フッ素及び／又はフッ素を含む分子を含有す
るガスを、フッ化膜を形成しようとする金属層の表面に
接触させて該金属層の表面にフッ化膜を形成する第１工
程、 不活性ガス中において、前記フッ化膜を例えば２０〜５
００℃の温度で熱処理することにより前記フッ化膜中の
基体表面を構成する少なくとも一種類の原子とフッ素の
結合を強くする第２工程、 である。
かかるフッ化処理を行うことにより、金属層の表面にの
みフッ化膜が形成される。従って、該金属層を例えはＭ
ＯＳの電極とする場合、フッ化膜は横方向にも成長する
ため、ゲート長を短くてきる。また、第２図（Ｃ）、第
２図（ｄ）に示すように、コンタクトホールの形成はセ
ルファラインにより行うことかできるため、極めて加工
精度の高いＭＯＳか得られる。
また、このフッ化膜は高い耐食性を有しているため後工
程におけるマスキングとしての作用をもたすこともてき
る。
（第１工程） 該方法の第１工程において、フッ素及び／又はフッ素を
含む分子を含有するガスとは、例えば、フッ素ガス、フ
ッ化水素ガス、フッ化窒素ガス、フッ化キセノンガス及
びこれらの混合ガス、及びこれらと不活性ガスとの混合
ガス等があげられる。
該方法の第１工程で使用される不活性ガスとしては、例
えば、窒素ガス、アルゴンガス、ヘリウムガス等があげ
られる。
なお、フッ化反応により絶縁属の特性（例えば、絶縁性
、耐食性）の−層の向上を図る上からはかかる気相中の
不純物（水分あるいはハイドロカーボン等）の濃度とし
ては、数＋ｐｐｂ以下とすることが好ましく、数ｐｐｂ
以下とすることがより好ましく、０．ＩＰＰｂＰＰ上す
ることがさらに好ましい。
第１工程の前記基体の温度は２０〜５００’Ｃが好まし
く、１００〜４００ｔがより好ましいが、４００ｔに近
い温度の方が、短時間で目的が達成されて実用的な意味
が大きいためさらに好ましい。前記気相の圧力は特に制
限はなく、減圧、常圧、加圧状態のいずれの圧力範囲で
もよい。
かかる手順によるフッ化膜の具体的な形成例を述へると
、 ■フッ素ガスと窒素ガスの混合ガス中でマグネシウムを
３．５重量％含むアルミニウム合金を３００℃に８０分
間加熱した場合、アルミニウム合金表面にアルミニウム
のフッ化物とマグネシウムのフッ化物の混合膜が膜厚１
０ｎｍで形成される。
窒素ガス中で３５０℃の温度で２時間熱処理（アニール
）したとぎのフッ化膜の厚さはその前後でかわりなく、
フン化膜の結合エネルギーは熱処理によって増加してい
る。従って、該方法では、例えば、シリコン基板上に形
成されたマグネシウムを含むアルミニウム合金膜をフッ
素カス中で加熱し、その後窒素ガス中で加熱すると、３
ｎｍ以上の厚さを有し、かつアルミニウムとフッ素、マ
グネシウムとフッ素との結合が強いフッ化膜が低温で形
成できることが明らかになった。
■フッ素ガスと窒素ガスの混合ガス中で無電解めっきに
よって形成されたリンを６重量％含むニッケル膜を３０
０℃に１００分間加熱した場合、ニッケル合金膜表面に
ニッケルのフッ化膜が膜厚で５５ｎｍ形成される。
窒素ガス中で３５０℃の温度で２時間熱処理（アニール
）したと幹のフン化膜の厚さはその前後でかわりなく、
フッ化膜の結合エネルギーは熱処理によフて増加してい
る。従りて、該方法では、例えば、シリコン基板上に形
成されたリンを含むニッケル合金膜をフッ素ガス中で加
熱し、その後窒素ガス中で加熱すると、３ｎｍ以上の厚
さを有し、かつニッケルとフッ素との結合が強いフッ化
膜が低温で形成できることが明らかになった。
（前処理、ベーキング、クリーニング）該第１工程では
フッ素および／またはフッ素を含む分子を含有するガス
を、フッ化膜を形成しようとする基体の表面に接触させ
て該基体の表面にフッ化膜を形成するが、前記第１工程
の前に基体の熱処理（ベーキング）を不活性ガス中もし
くは真空中あるいは減圧状態で行なうと、前記第１工程
でのフッ化膜の形成速度の増大効果が認められるため好
ましい。たとえば、マグネシウムを含むアルミニウム合
金をフッ素ガス中で３００℃に加熱してフッ化膜を形成
する前に、前記アルミニウム合金を不活性ガス中で４０
０℃に加熱（ベーキング）した場合のフン化膜の膜厚は
、２５０℃でベーキングした場合の膜厚の約１．６倍で
ある。
すなわち、■４００℃×２時間のベーキング、■２５０
℃×２時間のへ〜キング、■ベーキングなし、のそれぞ
れにつさ、３００ｔにおいて８０分間フッ化処理を行な
った所、■では１８ｎｍ、■ではｌｌｎｍ、■では１０
ｎｍのフッ化膜が形成される。
なお、ベーキングのかわりに、あるいはベーキングとと
もに、第１工程前に基体表面をクリーニングすると、フ
ッ化膜形成速度の一層の増大を図ることができるため、
クリーニングを行なうことが好ましい。クリーニングは
たとえば、基板あるいは形成されている膜にダメージを
与えないエネルギーの範囲で、スパッタクリーニング、
光照射クリーニング、電子ビーム照射クリーニング等に
より行なえばよい。
なお、ＭＯＳを例にとって説明すると、第１図の領域２
９，３０．３１の金属膜は、例えば、マグネシウムを含
むアルミニウム又はリンを含むＮｉニッケルをスパッタ
法あるいはＣＶＤ法等で形成する。また、例えば、アル
ミニウム、マグネシウムを含むアルミニウム、ＡｕＳｉ
。
Ａｊ２Ｃｕ　　ＡｆｌＣｕＳｉ等の金属膜を形成した後
、例えばリンを含むＮｉ膜等をスパッタ法、ＣＶＤ法、
もしくは無電解めっき法等で形成する。
なお、本発明における金属フッ化膜の膜厚については特
に限定はされず、各電子装置の必要に応じて適宜決定す
ればよい。ただ、本発明における金属フッ化膜は絶縁性
に優れているために、絶縁性を目的とする場合には、従
来の絶縁膜に比へ極めて薄く形成することも可能である
という利点を有している。
（実施例） 次に、本発明の実施例を半導体装置を例にとり図面を参
照しながら説明する。
第１図はその実施例を示す半導体装置の断面図である。
なお、ここでは半導体装置内に含まれる１対のＣＭＯ３
のみを示す。第１図で、１１は基板裏面の電極、１２は
ｐ＋基板、１３はｎ１埋め込み領域、１４は高抵抗ｐ−
領域、１５は高抵抗率ｎ−領域、１６は絶縁分離領域、
１７１８はｎ０領域、１９．２０はＰ＋領域、２１゜２
２．２３．２４はＭ　ＯＳ　１２．ＷＳ　１２ＴａＳｉ
２　、ＴｉＳｉ２もしくはＰｄ２Ｓｉ等の金属シリサイ
ド、２５．２６はシリコン酸化膜（ゲート絶縁膜）、２
７．２８はケート電極、２９．３０．３１はＡｆｌＭｇ
もしくはＮｉＰ等の金属電極、３２，３３．３４は、電
極２７２８．２９，３０．３１を絶縁分離するための上
記の方法により形成された金属フッ化膜３５はパッシベ
ーション用ＰＳＧ膜もしくは窒化膜である。
第１図で、ゲート絶縁膜２５と領ｆｌｃ１４の界面は領
域１７．１８と領域１４の界面より領域１４側に形成さ
れており、ゲート絶縁膜２６と領域１５の界面は領域１
９．２０と領域１５との界面より領域１５側に形成され
ている。この構造では、チャネル部のソースとドレイン
の間の電界強度が軽減されるため短チヤネル効果が起こ
りにくい。
第１図で、ゲート電極２７．２８の材料は、ｎ＋領域１
７．１８とｐ＋領域１９．２０の両方の領域に対して高
い拡散電位をもつものが望ましい。たとえば、ＡＪ２Ｍ
ｇもしくはＮＬＰにすると、高い拡散電位が得られる。
ＡＩＬＭｇでは、ｎ＋領領域対して０．７Ｖ程度、ｐ゛
領域対して０．４Ｖ程度の拡散電位を持つことになる。
もちろん、ゲート電極は仕事関数の値がｎ″領域、ｎ１
領域のいずれに対しても高いバリアを持つものであれば
よく、高融点金属や金属シリサイドでもよい。したがっ
て、ゲート電極の抵抗は小さい。また、この構造では、
ｎゝソース領域に対するｐ３基板１２とゲート電極２７
の拡散電位によって、およびｐ９ソース領域に対するｎ
９埋め込み領域１３とゲート電極２８の拡散電位によっ
て、チャネル中に電位障壁を生じさせ、チャネル領域１
４．１５の不純物密度が１０１４〜１０１１０ｌ６”程
度でＭＯＳｌ−ランジスタでのノーマリオフ特性を実現
している。すなわち、領域１４および領域１５は高抵抗
傾城であって、不純物濃度は低く保たれている。したが
って、電子やホールが流れるチャネル幅が広く保たれ、
チャネルを走るキャリアのわ動か低下することなく短チ
ャネルか実現できる。すなわち、変換コンダクタンスｇ
。
の大きなＭＯＳｌ−ランジスタとなる。
第１図で、ｎ０領域１７と領域１４との接合面、ｎ＋領
域１８と領域１４との接合面、ｐ“領域１９と領域１５
との接合面、およびｐ゛領域２０と領域１５との接合面
は平面であり、接合面の面積が小さいためフリンジ効果
が少なく、ソース領域とトレイン領域間およびソース領
域と基板間、ドレイン領域と基板間の容量が小さい。
第１図において、電極２９，３０．３１の材料は、たと
えばＡｆｌＭｇ、ＮｉＰであり、ソース電極及びドレイ
ン電極の抵抗が小さい。ソース抵抗、ドレイン抵抗、ゲ
ート抵抗が小さく、また、ソース、ドレイン容量も小さ
い上に、変換コンダクタンスｇ。が大きいから、高速性
能に優れたトランジスタとなる。もちろん、ソース電極
およびトレイン電極はたとえばＭｏ、Ｗ、Ｔａ、Ｔｉ等
の金属でもよい。
このように、本方法で形成された金属フッ化膜を僅えた
構造の半導体装置により、超高速性に優れたトランジス
タを用いた半導体集積回路を実現できる。
第１図で、基板としてｎ＋埋め込み領域１３を備えてい
るｐ゛基板１２について説明したか、以上述べた半導体
装置の動作はサファイア、スピネル、石英、ＡｆｌＮも
しくはＳｉＣ等の絶縁物基板を用いても実現される。
次に第１図の半導体装置を製作するための製造工程の一
例を第２図に示す。基板１２にｐ＋基板を用いた場合に
つき説明する。ｐ９基板１２の領域１３に、たとえばＣ
ＶＤ法で堆積したＰＳ（ＪｊからＰの熱拡散でｎ゛埋め
込み領域を形成する。
もちろん領域１３はＰもしくはＡｓのイオン注入及び活
性化アニールで形成してもよい。分離領域１６、ｐ−領
域１４、ｎ−領域１５はたとえば次のように形成する。
埋め込み領域１３を有する基板１２の表面を数１０ｎｍ
程度熱酸化した後、ＰＳＧ膜あるいはＢＰＳＧ膜を所定
の厚さにＣＶＤ法で成膜する。領域１４．１５に相当す
る部分の熱酸化膜及びＰＳＧ膜あるいはＢＰＳＧ膜をリ
アクティブイオンエツチングにより除去する。続いて、
５ＩＨ４、Ｓｉ２　Ｈａあるいは５ｉＨ２Ｃｊ２２を用
いたＣＶＤ法により、領域１４．１５を選択エピタキシ
ャル成長させる。
このようにして第２図（ａ）に示す構造が形成されるが
、以上の方法に限らず他のいかなる方法で形成してもよ
い。なお、領域１４．１５の厚さは、作るデバイスによ
り適宜選択すればよいが、たとえば、０．０３〜０．５
μｍ程度の値に遭べはよい。
次に、領域１４．１５の表面上に選択的に１０〜２０ｎ
ｍの厚さの金属層、たとえばＷ１丁ａ。
Ｔｉ、Ｍｏ等よりなる層を成長させる。その後、これら
の金属層をスルーするイオン注入によって、領域１４に
たとえばＡｓを、領域１５にたとえばＢとＳｉを選択的
に打ち込み、ついで活性化アニールを施すことによって
、第２図（ｂ）に示すように、領域２１，２２，２３．
２４のシリサイド層と０１領域１７．１８およびｐ３領
域１９．２０を形成する。次に、スパッタ法もしくはＣ
ＶＤ法等で、０．２〜１．０μｍ程度のたとえはＡλＭ
ｇ膜を形成し、第２図（ｃ）に示すように所定の領域を
リアクティブイオンエッチグによってエツチングする。
領域２９，３０．３１の表面を、超高純度Ｆ２ガスを用
いてたとえば１００℃、４時間径度フッ化し、ついで、
不活性ガス（たとえばＮ２ガス）中で１５０℃、５時間
のアニールを行い、ＡＩＬＭｇｅｆｆ域表面にフッ化ア
ルミニウムとフッ化マグネシウムの混合物の絶縁層（第
２図（ｄ）の領域３２，３３．３４）を形成する。次に
第２図（ｄ）に示すように、領域３２，３３．３４をマ
スクとして、金属シリサイド層、ｎ＋領領域ｐ”領域の
所定の領域をリアクティブイオンエツチングによりエツ
チングし、コンタクトホールを形成する。
次に、前述の方法による処理を行えば、コンタクトホー
ルから露出している面に酸化膜が形成される。すなわち
、第：２図（ｅ）に示すように、シリサイド層、ｎ°領
領域ｐ゛領域ｎ−領域に、酸化により酸化膜が形成され
る。
さらに、第１図に示す半導体装置の構造は、ゲート電極
２７．２８の形成および所定領域のエツチング、バッシ
ヘーション層３５の形成、そして電極１１の形成によっ
て作成できる。
［発明の効果］ 本発明の金属フッ化膜は、優れた絶縁性を有しているた
め、必要に応して極めて薄くすることも可能であり、従
って、微細化電子装置を実現された。
セルファラインによる作成が可能であるため微細な加工
が可能となり、従って、微細加工された高集積度の電子
装置が得られる。
なお、電子装置がＭＯＳの場合、この金属フッ化膜を備
えた半導体装置は、高い変換コンダクタンスを有し、短
チャンネルであり高速性能に優れている。
【図面の簡単な説明】
第１図は本発明の実施例の半導体装置の断面構造図であ
る。第２図は本発明の半導体装置の製造工程を示す断面
図である。 （符号の説明） １１・・・基板裏面の電極、１２−・・ｐ＋基板、１３
・・・ｎ４埋め込み領域、工４・・・高抵抗領域、１５
・・・高抵抗率ｎ−領域、工６・・・絶縁分離領域、１
７゜１８−−−　ｎ＋領領域１９．２０−ｐ”領域、２
１゜２２．２３．２４・・・金属シリサイド、２５．２
６・・・シリコン酸化膜（ケート絶縁＠）、２７．２８
・・・ゲート電極、２９，３０．３１・・・金属電極、
３２．３３．３４・・・金属フッ化物、３５・・・ＰＳ
Ｇ膜、窒化膜。

Claims (12)

    【特許請求の範囲】
  1. （１）絶縁膜の少なくとも一部に金属フッ化膜が用いら
    れていることを特徴とする電子装置。
  2. （２）前記電子装置は半導体装置であることを特徴とす
    る請求項１記載の電子装置。
  3. （３）前記絶縁膜はＭＯＳの層間絶縁膜であることを特
    徴とする請求項２記載の電子装置。
  4. （４）前記絶縁膜はゲート電極とソースおよび／または
    ドレイン電極の間を絶縁分離する絶縁膜であることを特
    徴とする請求項２記載の電子装置。
  5. （５）前記電子装置はジョセフソン接合を有する装置で
    あることを特徴とする請求項１記載の電子装置。
  6. （６）前記金属フッ化膜はエッチングのマスク用フッ化
    膜であることを特徴とする請求項１ないし５のいずれか
    １項に記載の電子装置。
  7. （７）前記金属フッ化膜はマグネシウムフッ化物とアル
    ミニウムフッ化物の混合膜であることを特徴とする請求
    項１ないし６のいずれか１項に記載の電子装置。
  8. （８）前記金属フッ化膜はマグネシウムを含むアルミニ
    ウムの直接フッ化によって形成された膜であることを特
    徴とする請求項７記載の電子装置。
  9. （９）前記マグネシウムを含むアルミニウムのマグネシ
    ウム含有量は０．０２〜５重量％であることを特徴とす
    る請求項８記載の電子装置。
  10. （１０）前記金属フッ化膜はリンを含むニッケルのフッ
    化物よりなることを特徴とする請求項１ないし６のいず
    れか１項に記載の電子装置。
  11. （１１）前記金属フッ化膜はリンを含むニッケル膜の直
    接フッ化によって形成された膜であることを特徴とする
    請求項１０記載の電子装置。
  12. （１２）前記リンを含むニッケル膜は無電解メッキ法に
    よつて形成されたものであることを特徴とする請求項１
    １記載の電子装置。
JP2177039A 1990-07-04 1990-07-04 金属フッ化膜を備えた電子装置 Pending JPH0464226A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2177039A JPH0464226A (ja) 1990-07-04 1990-07-04 金属フッ化膜を備えた電子装置
EP96106151A EP0725429A3 (en) 1990-07-04 1991-07-04 Process for making a layer of metal fluoride for an electronic device
EP91911738A EP0537351A1 (en) 1990-07-04 1991-07-04 Electronic device provided with metal fluoride film
PCT/JP1991/000902 WO1992001310A1 (fr) 1990-07-04 1991-07-04 Dispositif electronique comprenant un film au fluorure de metal
US07/966,052 US5352917A (en) 1990-07-04 1991-07-04 Electronic device provided with metal fluoride film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2177039A JPH0464226A (ja) 1990-07-04 1990-07-04 金属フッ化膜を備えた電子装置

Publications (1)

Publication Number Publication Date
JPH0464226A true JPH0464226A (ja) 1992-02-28

Family

ID=16024079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2177039A Pending JPH0464226A (ja) 1990-07-04 1990-07-04 金属フッ化膜を備えた電子装置

Country Status (4)

Country Link
US (1) US5352917A (ja)
EP (2) EP0725429A3 (ja)
JP (1) JPH0464226A (ja)
WO (1) WO1992001310A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07184652A (ja) * 1993-09-27 1995-07-25 Becton Dickinson & Co 固相抽出によるｄｎａ精製に有用なフッ素化表面
WO2017175562A1 (ja) * 2016-04-05 2017-10-12 関東電化工業株式会社 材料、この材料を用いた保存容器、この保存容器に取り付けられるバルブ、並びに、ＣｌＦの保存方法、ＣｌＦの保存容器の使用方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208001B1 (en) * 1994-05-19 2001-03-27 The United States Of America As Represented By The Secretary Of The Navy Gallium arsenide semiconductor devices fabricated with insulator layer
US5419787A (en) * 1994-06-24 1995-05-30 The United States Of America As Represented By The Secretary Of The Air Force Stress reduced insulator
JP3581900B2 (ja) * 1994-10-28 2004-10-27 三菱アルミニウム株式会社 フロロカーボン膜が形成された金属材料、その製造方法並びにその材料を用いた装置
JP3844561B2 (ja) * 1997-06-10 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5897358A (en) * 1997-11-28 1999-04-27 Advanced Micro Devices Semiconductor device having fluorine-enhanced transistor with elevated active regions and fabrication thereof
US6351036B1 (en) 1998-08-20 2002-02-26 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with a barrier film and process for making same
US6465887B1 (en) * 2000-05-03 2002-10-15 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with diffusion barrier and process for making same
AUPR436901A0 (en) * 2001-04-11 2001-05-17 Technological Resources Pty Limited Apparatus for injecting gas into a vessel
US7445976B2 (en) * 2006-05-26 2008-11-04 Freescale Semiconductor, Inc. Method of forming a semiconductor device having an interlayer and structure therefor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5023595A (ja) * 1973-06-29 1975-03-13
JPS60105285A (ja) * 1983-11-12 1985-06-10 Nippon Telegr & Teleph Corp <Ntt> ジヨセフソン集積回路作製用基板
JPS60237500A (ja) * 1984-05-11 1985-11-26 日本電気株式会社 マルチパルス型ボコ−ダ
JPS60239444A (ja) * 1984-05-15 1985-11-28 Honsyu Kagaku Kogyo Kk シクロヘキシルアミンの製造法
JPS6299456A (ja) * 1985-10-25 1987-05-08 Hitachi Ltd 金属フツ化物薄膜の形成方法
JPS62145843A (ja) * 1985-12-20 1987-06-29 Nec Corp 半導体装置
JPS62288719A (ja) * 1986-06-05 1987-12-15 Ebara Res Co Ltd 動圧スラスト軸受
JPS63268518A (ja) * 1987-04-24 1988-11-07 Mitsubishi Heavy Ind Ltd ロ−ラレベラ
US4998710A (en) * 1987-05-22 1991-03-12 Union Carbide Industrial Gases Technology Corporation Apparatus for holding and refining of molten aluminum
JPS6431475A (en) * 1987-07-28 1989-02-01 Univ Tokyo Superconducting device and forming method thereof
JP2954716B2 (ja) * 1990-03-08 1999-09-27 三菱アルミニウム株式会社 フッ化不働態膜を形成した工業材料およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07184652A (ja) * 1993-09-27 1995-07-25 Becton Dickinson & Co 固相抽出によるｄｎａ精製に有用なフッ素化表面
WO2017175562A1 (ja) * 2016-04-05 2017-10-12 関東電化工業株式会社 材料、この材料を用いた保存容器、この保存容器に取り付けられるバルブ、並びに、ＣｌＦの保存方法、ＣｌＦの保存容器の使用方法
JPWO2017175562A1 (ja) * 2016-04-05 2019-02-14 関東電化工業株式会社 材料、この材料を用いた保存容器、この保存容器に取り付けられるバルブ、並びに、ＣｌＦの保存方法、ＣｌＦの保存容器の使用方法
US10982811B2 (en) 2016-04-05 2021-04-20 Kanto Denka Kogyo, Co., Ltd. Material, storage container using the material, valve attached to the storage container, method of storing ClF and method of using ClF storage container

Also Published As

Publication number Publication date
US5352917A (en) 1994-10-04
EP0725429A3 (en) 1997-01-29
EP0725429A2 (en) 1996-08-07
WO1992001310A1 (fr) 1992-01-23
EP0537351A4 (ja) 1994-01-19
EP0537351A1 (en) 1993-04-21

Similar Documents

Publication Publication Date Title
US5221853A (en) MOSFET with a refractory metal film, a silicide film and a nitride film formed on and in contact with a source, drain and gate region
JPH02230739A (ja) 耐火金属の付着方法
JPS63301548A (ja) 半導体装置の製造方法
JPH0464226A (ja) 金属フッ化膜を備えた電子装置
US5202287A (en) Method for a two step selective deposition of refractory metals utilizing SiH4 reduction and H2 reduction
JP3122125B2 (ja) 酸化膜の形成方法
JPH088347B2 (ja) 室温で生成しうる銅−半導体複合体及びその形成方法
JPH0246731A (ja) 半導体装置の製造方法
JPH0194657A (ja) 半導体装置用電極・配線
JPS609160A (ja) 半導体装置およびその製造方法
WO1990013912A1 (fr) Pellicule d&#39;oxyde de silicium et semi-conducteur pourvu de cette pellicule
JPH08255770A (ja) 半導体装置の製造方法
JPH0147012B2 (ja)
JP3998937B2 (ja) 銅金属化プロセスにおけるＴａＣＮバリア層の製造方法
KR100395912B1 (ko) 반도체소자의 게이트전극 형성방법
JPH06120355A (ja) 半導体装置の製造方法
JPS61135156A (ja) 半導体装置およびその製造方法
JP2538664B2 (ja) 半導体装置の製造方法
JPS62118525A (ja) 半導体装置の製造方法
TW202610452A (zh) 具有金屬氮化物源極/汲極之薄膜電晶體與相關製造方法
JP2594702B2 (ja) シリコン酸化膜及びそれを備えた半導体装置
JPH0232537A (ja) 半導体装置の製造方法
JPH03154332A (ja) 半導体装置の製造方法
JPH0377661B2 (ja)
JPH03266466A (ja) 半導体装置およびその製造方法