JPH02228142A - スペクトラム拡散受信機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はスペクトラム拡散通信（以下本明細書において
はＳＳＣと略記する。）で使用される受信機に関する。

［発明の概要］ 受信信号に含まれる受信擬似雑音（以下本明細書におい
てはＰＮ　と略記する。）符号と受信側で発生される基
準ＰＮ符号との相関を取る相関器を備え、該相関器から
出力される相関スパイクより生成される相関パルスの時
間的に前後にサンプリングパルスを発生させ、これによ
り相関パルスをサンプリングして、そのずれ方向および
ずれ量を検出し、これに対応する位相制御パルスにより
基準ＰＮ符号の位相を制御して上記両符号の同期を保持
し、データ復調するようにしたＳＳＣ受信機において、
上記両サンプリングパルスのうち時間的に前方に位置し
ているサンプリングパルスの立上がりエツジから、時間
的に後方に位置しているサンプリングパルスの立下がり
エツジまでの間隔に等しいウィンドウパルスを生成する
手段と、上記進みあるいは遅れのずれ量を示すパルスの
出方回数を計数する手段と、この計数値の差が所定の値
に達した時に、ウィンドウパルスを生成するトリガのタ
イミングを変化させる手段と、ウィンドウパルスによっ
て上記相関パルスを抽出してデータを復調する手段とを
備えたＳＳＣ受信機。

［従来の技術］ 従来方式としては１本出願人が昭和６２年１１月１１日
付けで提出した特願昭６２− ２８３０５６号がある。

上記方式では、受信信号に含まれる受信ＰＮ符号と受信
側で発生される基準ＰＮ符号との相関を取る相関器を備
え、該相関器から出力される相関スパイクより生成され
る相関パルスの時間的に前後にサンプリングパルスを発
生させ、これにより相関パルスをサンプリングして、そ
のずれ方向およびずれ量を検出し、これに対応する位相
制御パルスにより基準ＰＮ符号の位相を制御して上記両
符号の同期を保持し、上記両サンプリングパルスのうち
時間的に前方に位置するサンプリングパルスの立上がり
エツジから、時間的に後方に位置するサンプリングパル
スの立下がりエツジまでの間に、上記相関パルスを抽出
してデータ復調を行なう。

［発明が解決しようとする課題］ しかしながら、上記両符号の符号クロック周波数の誤差
が著しい場合、相関パルスは両サンプリングパルスのう
ちいずれかの方向にずれが生じるようになる。したがっ
て、上記両サンプリングパルスの間での抽出が不安定に
なる問題がある。

［発明の目的］ 本発明の目的は、前記両符号の符号クロック周波数の誤
差が著しい場合であっても、上記相関パルスを安定に抽
出してデータ復調を行なうことができる　ＳＳＣ受信機
を提供することである。

［課題を解決するための手段］ 上記目的を達成するために５本発明による、受信信号に
含まれる受信ＰＮ符号と受信側で発生される基準ＰＮ符
号との相関を取る相関器を備え、該相関器から出力され
る相関スパイクより生成される相関パルスの時間的に前
後のタイミングにサンプリングパルスを発生させ、上記
相関パルスと上記サンプリングパルスに基づいてそれら
のずれ方向およびずれ量を示すずれ信号を検出し、この
ずれ信号に対応する位相制御パルスにより上記基準ＰＮ
符号の位相を制御して上記両符号の同期を保持するとと
もに、データ復調するスペクトラム拡散受信機は、上記
サンプリングパルスに基づき、上記相関パルスの時間的
に前のタイミングから立ち上がり、後のタイミングで立
ち下るようなウィンドウパルスを生成する手段を備える
とともに、上記ずれ信号の出力回数を計数する計数手段
と、前記計数手段に基づいて、上記ウィンドウパルスの
生成タイミングを変化させるウィンドウパルス変更手段
と、該ウィンドウパルスに基づき、上記相関パルスを抽
出してデータ復調する手段とを具備することを要旨とす
る。

［作用］ 上記両サンプリングパルスのうち時間的に前方に位置し
ているサンプリングパルスの立上がりエツジから、時間
的に後方に位置しているサンプリングパルスの立下がり
エツジまでの間隔に等しいウィンドウパルスを生成し、
上記進みあるいは遅れのずれ量を示すパルスの出力回数
を計数し、この計数値の差が所定の値に達した時に、ウ
ィンドウパルスを生成するトリガのタイミングを変化さ
せ、ウィンドウパルスによって上記相関パルスを抽出し
てデータを復調する。

［実施例］ 以下に１図面を参照しながら、実施例を用いて本発明を
一層詳細に説明するが、それらは例示に過ぎず１本発明
の枠を越えることなしにいろいろな変形や改良があり得
ることは勿論である。

第１図は本発明による　ＳＳＣ受信機の一実施例で、１
　は相関器、２は２値化回路、　３　は第１の整合フィ
ルタ、４　はアップダウンカウンタ、５　は基準ＰＮ符
号発生器、６はサンプリングパルスおよびウィンドパル
ス発生器、　７はディジタル位相ロックループ回路、　
８　はＰＮ符号位相制御パルス生成回路、　９は復調回
路、１０は第２の整合フィルタ、４１　は比較回路であ
る。

第１図において、　２値化回路２は受信ＰＮ符号と基準
ＰＮ符号（チ）が相関器１　において一致した時および
その近傍に現われる相関スパイク（ニ）を、その極性の
正側および負側に分離した相関パルス（ホ）を生成する
。第１の整合フィルタ　３は２値化回路２　から出力さ
れる相関パルス（ホ）のパターンが所定の判定パターン
に一致した時、パルス（へ）（初期同期検出信号）を出
力する。

アップダウンカウンタ　４は基準ＰＮ符号発生器５　か
ら出力されるストローブパルス（す）によって初期化さ
れ、例えばマイクロプロセッサ等の外部回路から設定さ
れるオフセット値（イ）よりアップカウントを行なうが
、第１の整合フィルタ　３　からパルス（へ）が出力さ
れると、これによりトリガされてダウンカウントを行な
いボローパルス（ト）を発生する。

基準ＰＮ符号発生器５は外部回路から設定される基準Ｐ
Ｎ符号の初期情報（ハ）に基づいて基準ＰＮ符号（チ）
およびその先頭ビットを示すストローブパルス（す）を
出力する。

サンプリングおよびウィンドパルス発生器６は２値化回
路２　から出力される相関パルス（ホ）をサンプリング
し、かつ抽出するためのサンプリングパルス（ヌ）およ
びウィンドパルス（ル）を出力する。ディジタル位相ロ
ックループ回路７は相関器１　に入力される受信信号（
ロ）に含まれる受信ＰＮ符号と基準信号に含まれる基準
ＰＮ符号（チ）の同期保持を行なう。

ＰＮ符号位相制御パルス生成回路８　はアップダウンカ
ウンタ　４　およびディジタル位相ロックループ７　か
ら出力されるパルス（ト）および（ヲ）によりトリガさ
れて、基準ＰＮ符号（チ）の位相制御パルス（ヨ）を出
力する。復調回路９　は２値化回路２　から出力される
相関パルス（ホ）およびサンプリングおよびウィンドパ
ルス発生器６　から出力されるウィンドパルス（ル）に
よって２値データに復調を行なう、第２の整合フィルタ
１ｏは復調回路９　から出力される２値データ（り）が
所定のパターンに一致した時にパルス（し）を出力する
。

なお上記各回路は図示されていない外部回路から出力さ
れる受信動作起動パルスによりトリガされてそれぞれの
動作を開始する。

次に上述した本発明の実施例の動作をより詳細に説明す
るが、その説明を容易にするため、ＰＮ符号の１周期と
データ・ビットの長さが等しく、相関器　１　による積
分区間と　ＰＮ符号１周期が等しい場合を例にとる。

外部回路から受信動作起動パルスが出力されると、基準
ＰＮ符号発生器５　は外部回路により設定されたＰＮ符
号の初期情報（ハ）に基づいて基準信号に含まれる基準
ＰＮ符号（チ）を相関器　１　に与える。　ＳＳＣ信号
が受信され、受信信号（ロ）に含まれる受信ＰＮ符号と
基準ＰＮ符号（チ）が一致、すると、相関器　１　から
相関スパイク（ニ）が２値化回路２　に出力される。２
値化回路２　は第２図に示す、ように相関スパイク（ニ
）を正側と負側に分離し、相関パルス（ホ）を生成し、
第１の整合フィルタ３、ディジタル位相ロックループ７
　および復調回路９　に与える。

さて、前述したように相関器　１　において前記両ＰＮ
符号がどのような位置で一致しているか不明であり１両
符号の一致する位置が正しく設定されなければ受信デー
タを正しく復調することができないので、最終的には所
定の位置で一致するように初期同期を行な′う必要があ
り、本発明では下記のようにしてこの初期同期の動作を
行なう。

送信されてくるデータは第１０図（ａ）に示すようにプ
リアンプルデータおよび情報データより構成される。

送信されてくるデータには第１Ｏ図（ｂ）に示すように
初期同期のための所定のパターン（初期同期用パターン
）が含まれており、　２値化回路　２　から出力される
相関パルス（ホ）は第１の整合フィルタ　３　に入力さ
れる。第１の整合フィルタ　３　は相関パルス（ホ）の
パターンが設定されている所定のパターンに一致した時
、パルス（へ）をアップダウンカウンタ　４　に出力す
る。

アップダウンカウンタ　４　は第３図に示すように第１
の整合フィルタ　３　からパルス（へ）が出力されるま
で、基準ＰＮ符号発生Ｉ１５　から出力される基準ＰＮ
符号（チ）の先頭ビットを示すストローブパルス（す）
によって初期化され、外部回路から設定されるオフセッ
ト値（イ）よりアップカウントを繰り返す、第１の整合
フィルタ３　からパルス（へ）が出力されると、アップ
ダウンカウンタ　４は該パルスのタイミングでアップカ
ウントからダウンカウントに切り換わり、カウンタ　４
　のカウント値が０　になった時、ボローパルス（ト）
を　ＰＮ符号位相制御パルス生成回路８　に出力する。

ＰＮ符号位相制御パルス生成回路８は上記ボローパルス
（ト）によりトリガされて基準ＰＮ符号（チ）の位相制
御パルス（ヨ）を基準ＰＮ符号発生器５．サンプリング
パルスおよびウィンドパルス発生器６　およびディジタ
ル位相ロックループ回路に出力する。

上述した一連の動作により受信ＰＮ符号と基準ＰＮ符号
（チ）が一致するに至る。

第４図、第５図および第６＠は第１の整合フィルタ　３
の一構成例を示す。

第４図において、１１　はシフトレジスタ。

１２　はパルス計数器、１３　は比較器である。

シフトレジスタ　１１　は第５図に示すように複数のシ
フトレジスタ　ＳＲ，〜ＳＲ，が直列に接続されており
、各々は符号クロックにより駆動され、一定の長さごと
に出方端子が設定されており、それぞれの出力はパルス
計数器１２　に与えられる。

パルス計数器　１２　は各シフトレジスタから並列に出
力されるパルスの総数をカウントし、そのカウントを２
進データに変換して比較器　１３　に出力する。このパ
ルス計数器　１２　は例えば、第６図に示すように複数
の半加算器１４　および全加算器１５　がら成る。

上記各シフトレジスタの並列出力は２個１組として各半
加算器１４　に入力され、半加算が行なわれる。その結
果得られた加算出力は２°位に。

またキャリー出方は２１位に割り当てることにより２進
データに変換する。

さらに、２進データに変換した各々を全加算器１５　に
入力して加算する。このようにしてシフトレジスタ　１
１　がら並列に出力されたパルスの総数は２進データに
変換される。

比較器１３はパルス計数器１２　がら出力される２進デ
ータと外部回路により設定される閾値を比較し、２進デ
ータが閾値に達した時にパルスを出力する。

上述した構成の第１の整合フィルタ　３　において１例
えば送信されてくる初期同期のためのデータのパターン
が全て“１″の場合には、相関スパイクが発生する。す
なわち、正側の相関スパイクは相ｙＲ器１　の積分区間
に相当する時間（以下遅延時間と称する。）Ｔの　１／
２の周期で発生し、負側の相関スパイクは発生しない、
したがって２値化回路２　に、よって相関スパイクと同
一周期で正側の相関スパイクが生成されるが、負側の相
関スパイクは生成されない。

この相関スパイクはシフトレジスタ　１１　に入力され
るが、このシフトレジスタ　１１　には第５図に示すよ
うに遅延時間Ｔの　１／２毎に出力端子が設定されてい
る。したがって正常に信号が受信されているなら、シフ
トレジスタ　１１　から遅延時間Ｔの　１／２毎にパル
スが増加しながら並列に出力されていき、パルス計数器
　１２　によって前述のように２通データに変換され、
その後比較器１３　に外部回路から設定された閾値に達
すると、比較器１３はパルスを出方する。

第１の整合フィルタ　３　の上述した構成によれば、雑
音などにより相関器　１　の出力に異常が生じても、正
常な相関パルスのみに整合を取ることが可能である。

なおシフトレジスタ　１１　を構成する複数のシフトレ
ジスタ　ＳＲ，〜　ＳＲ，に設定する出力端子の間隔は
送信されてくる初期同期のためのデータのパターンに対
応して変形される。

第７図および第８図は第２の整合フィルタ１０の一構成
例を示す、第７図において、　２１　はシフトレジスタ
、２２　はパルス計数器、２３は比較器である。

シフトレジスタ　２１　ば−第８図に示すように、複数
のシフトレジスタ　Ｓ　Ｒ１’〜ＳＲ，’　が直列に接
続されて成り、１データビツトの長さに等しい周期のク
ロックにより駆動され、各シフトレジスタには出力端子
が設定されている。

シフトレジスタ　２１　には復調データが入力され、第
１０図（ｂ）に示すようにプリアンプルデータに含まれ
ている情報データのスタートタイミングを検出するため
に設定されたパターンに上記復調データが一致した時、
全てのシフトレジスタＳ　Ｒ，’〜５Ｒ＝ｓ’からパル
スが出力されるように、各シフトレジスタの出力にはイ
ンバータＩＮＶ　が適宜接続されるようになっており、
各シフトレジスタの出力はパルス計数器２２　に出力さ
れる。

パルス計数器２２　および比較器２３　は前記のものと
同様に構成されており、パルス計数器２２　はシフトレ
ジスタ　２１　から出力されるパルスの総数をカウント
して２進データに変換し。

比較器２３　に出力する。比較器２３　はこの２進デー
タと外部回路から設定される閾値との比較を行ない、該
２進データが閾値に達した時にパルスを出力する。

さて、上述のようにして初期同期が成立し、所定の両符
号間の配置関係になる。

しかし両符号間の符号クロック周波数に誤差が有る場合
には、上記配置関係から徐々に両符号が一致する位置が
ずれてゆく。すなわち、初期同期が成立しても両符号間
の符号クロック周波数が異なると、両符号が一致する位
置は正常な位置から徐々にずれてしまう。

このため本発明においては上記ずれ、すなわち位相誤差
を補正して同期保持を行なうように下記の処置がとられ
ている。

ＰＮ符号位相制御パルス生成回路８　から出力された基
準ＰＮ符号（チ）の位相制御パルス（ヨ）によってサン
プリングパルスおよびウィンドパルス発生器６　および
ディジタル位相ロックループ回路７　は初期化される。

上記回路６　は第９図番こ示すように、正常な位置関係
で得られる相関パルス（ホ）に対しその時間的に前後に
サンプリングパルスＳ、、Ｓ２を発生し、上記回路　７
　に出力する。該回路７　はサンプリングパルスＳ１＊
Ｓ２によって相関パルス（ホ）を常時サンプリングし、
該相関パルスのずれ方向をモニタする。

上記回路７はサンプリングが行なわれる毎に、内部のカ
ウンタによってその回数をカウントし、両サンプリング
パルスによるサンプリング回数の差があると、この差が
所定値に達した時に進み、あるいは遅れのずれ量を示す
パルス（ヲ）を前記回路８　に出力する。

該回路８　は上記パルス（ヲ）でトリガされ。

両サンプリングパルスによる相関パルスのずれ検出量に
対応する基準ＰＮ符号（チ）の位相制御パルスを基準Ｐ
Ｎ符号発生器５　に与えその位相を制御する。これによ
り両符号間の位相誤差は補正され、同期を保持すること
ができる。

以上説明したようにして受信ＰＮ符号および基準ＰＮ符
号の相関器１　における初期同期およびその同期保持が
行なわれることにより、復調回路９　により下記のよう
にして正確なデータ復調を行なうことができる。

第９図に示すように、相関パルス（ホ）とサンプリング
パルスＳ１．Ｓ２の位置関係は常時保持される。

サンプリングパルスおよびウィンドパルス発生器６　は
、第９図に示すように、サンプリングパルスＳ１の立上
がりエツジからサンプリングパルスＳ２の立下がりエツ
ジまでの間隔に等しい幅を有するウィンドパルス（ル）
を発生し、上記回路９　に出力する。該回路９　はウィ
ンドパルス（ル）により相関パルス（ホ）を抽出し、正
確なデータ復調を行なう。

しかし、上記両符号の符号クロック周波数の誤差が著し
い場合、第９図に示す相関パルス（ホ）にサンプリング
パルスＳ１あるいはＳ２のいずれかの方向にずれが生じ
るようになり、ウィンドウパルス（ル）によって抽出が
不安定と成る範囲に位置する可能性がある。

以下に上記の場合における同期保持動作を、相関パルス
（ホ）とサンプリングパルス（ヌ）の時間的に正常な位
置関係（第３図のＡ）から。

サンプリングパルス（ヌ）に対し相関パルス（ホ）が時
間的に前方にずれた位置関係（第３図のＢ）を例に取っ
て説明する。

比較器４１　はディジタル位相ロックループ回路７　か
ら出力される進み、および遅れのずれ量を示すパルス（
ヲ）の出力回数を計数し、進み方向に出力回数が増加し
、計数値が外部回路から設定される閾値に達したとき、
ずれ方向検出パルスとして進み方向検出パルス（ソ）を
外部回路に出力する。外部回路は比較器４１　から出力
された進み傾向検出パルス（ソ）に対応するウィンドウ
パルス（ル）生成のためのトリガのタイミングを。

第３図のＣとＤに示すように時間Ｔだけ変化させ、同期
保持を安定に行なう。

第１１図は、比較回路４１　の−構成例を示す。

第１１図において、３１　および３２はカウンタ、３３
および３４はは比較器である。カウンタ　３１　および
３２　はディジタル位相ロックループ回路　７　から出
力される進みおよび遅れのずれ量を示すパルス（ヲ）が
入力される。そして、カウンタ　３１　および３２　か
ら計数値が比・較器３３　および３４　に出力される。

比較器３３および３４はカウンタ　３１　および３２か
ら出力された計数値が、外部回路から設定される閾値に
達すると、進みおよび遅れ傾向検出パルスをずれ方向検
出パルスとして外部回路に出力する。

［発明の効果］ 以上説明した通り１本発明によれば、符号クロック周波
数の誤差が著しい場合であっても、相関パルスを安定に
抽出してデータ復調が行なえるという利点が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
上記実施例における２値化回路の動作説明用タイミング
チャート、第３図は上記実施例の初期同期動作説明用タ
イミングチャート、第４図。 第５図および第６図は上記実施例における第１の整合フ
ィルタの一構成例を示すブロック図、第７図および第８
図は上記実施例における第２の整合フィルタの一構成例
を示すブロック図、第９図は上記実施例の同期保持動作
および復調説明用の波形図、第１０図は送信データおよ
びプリアンプルデータの構成図、第１１図は比較回路の
一構成例を示す図である。 １−・・・・・・・・相関器、２・・・・・・・・・２
値化回路、３・・・・・・・・・第１の整合フィルタ、
４　・・・・旧・・アップダウンカウンタ、５　・・・
・・・・・・基準ＰＮ符号発生器。 ６・・・・・・・・・サンプリングパルスおよびウィン
ドパルス発生器、７・旧・・・・・ディジタル位相ロッ
クループ回路、８　・・・・・・・・・ＰＮ符号位相制
御パルス生成回路、９・・・・・・・・・復調回路、１
０　・・・・・・・・・第２の整合フィルタ、４１　・
・・・・・・・・比較回路５特許出願人　クラリオン株
式会社

Claims (1)

1. 【特許請求の範囲】 受信信号に含まれる受信擬似雑音符号と受信側で発生さ
   れる基準擬似雑音符号との相関を取る相関器を備え、該
   相関器から出力される相関スパイクより生成される相関
   パルスの時間的に前後のタイミングにサンプリングパル
   スを発生させ、上記相関パルスと上記サンプリングパル
   スに基づいてそれらのずれ方向およびずれ量を示すずれ
   信号を検出し、このずれ信号に対応する位相制御パルス
   により上記基準擬似雑音符号の位相を制御して上記両符
   号の同期を保持するとともに、データ復調するスペクト
   ラム拡散受信機において、 上記サンプリングパルスに基づき、上記相関パルスの時
   間的に前のタイミングから立ち上がり、後のタイミング
   で立ち下るようなウィンドウパルスを生成する手段を備
   えるとともに、上記ずれ信号の出力回数を計数する計数
   手段と、 前記計数手段に基づいて、上記ウィンドウパルスの生成
   タイミングを変化させるウィンドウパルス変更手段と、 該ウィンドウパルスに基づき、上記相関パルスを抽出し
   てデータ復調する手段と を具備することを特徴とするスペクトラム拡散受信機。