JPH02226826A - スペクトラム拡散受信機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はスペクトラム拡散通信（以下本明細書において
はＳＳＣと略記する。）で使用される受信機に関する。

［発明の概要］ 受信信号に含まれる受信擬似雑音（以下本明細書におい
てはＰＮ　と略記する。）符号と受信側で発生される基
ＩＰＮ符号との相関を取る相関器を備え、該相関器から
出力される相関スパイクより生成される相関パルスの時
間的に前後にサンプリングパルスを発生させ、これによ
り相関パルスをサンプリングして、そのずれ方向および
ずれ量を検出し、これに対応する位相制御パルスにより
基準ＰＮ符号の位相を制御して上記両符号の同期を保持
するようにしたＳＳｃ受信機において、上記ずれ方向お
よびずれ量の検出回数を計数する手段と、この計数値の
差が所定値に達した時に上記位相制御パルスの位相制御
量を変化させる手段とを備えたＳＳＣ受信機。

［従来の技術］ 従来方式としては１本出願人が昭和６２年１１月１１日
付けで提出した特願昭６２− ２８３０５６号がある。

上記方式では、受信信号に含まれる受信ＰＮ符号と受信
側で発生される基準ＰＮ符号との相関を取る相関器を備
え、該相関器から出力される相関スパイクより生成され
る相関パルスの時間的に前後にサンプリングパルスを発
生させ、これにより相関パルスをサンプリングして、そ
のずれ方向およびずれ量を検出し、これに対応する位相
制御パルスにより基準ＰＮ符号の位相を制御して上記両
符号の同期保持動作を行なう。

［発明が解決しようとする課題］ しかしながら、上記両符号の符号クロック周波数の誤差
が著しい場合、上記両サンプリングパルスによるずれ方
向およびずれ量の検出に対応する位相制御パルスの位相
制御量が不適となり、正常な同期保持動作が行なわれな
いという問題がある。

［発明の目的］ 本発明の目的は、前記両符号の符号クロック周波数の誤
差が著しい場合であっても、正常な同期保持動作が行な
える　ＳＳＣ受信機を提供することである。

［課題を解決するための手段］ 上記目的を達成するために、本発明による、受信信号に
含まれる受信ＰＮ符号と受信側で発生される基準ＰＮ符
号との相関を取る相関器を備え、該相関器から出力され
る相関スパイクより生成される相関パルスの時間的に前
後のタイミングにサンプリングパルスを発生させ、上記
相関パルスと上記サンプリングパルスに基づいてそれら
のずれ方向およびずれ量を示すずれ信号を検出し、この
ずれ信号に対応する位相制御パルスにより上記基準ＰＮ
符号の位相を制御する位相制御手段を備え、上記両符号
の同期を保持するスペクトラム拡散受信機は、上記ずれ
信号の出力回数を計数する計数手段と、該計数手段に基
づいて上記位相制御手段の上記位相制御パルスに対する
　ＰＮ符号の位相制御量変更手段とを具備することを要
旨とする。

［作用］ 相関パルスのずれ方向およびずれ量の検出回数を計数し
、その計数値の差が所定値に達した時に上記位相制御パ
ルスの位相制御量を変化させる。

［実施例］ 以下に、図面を参照しながら、実施例を用いて本発明を
一層詳細に説明するが、それらは例示に過ぎず、本発明
の枠を越えることなしにいろいろな変形や改良があり得
ることは勿論である。

第１図は本発明による　ＳＳＣ受信機の一実施例で、１
　は相関器、２は２値化回路、　３は第１の整合フィル
タ、４　はアップダウンカウンタ、５は基準ＰＮ符号発
生器、６はサンプリングパルスおよびウィンドパルス発
生器、　７はディジタル位相ロックループ回□路、　８
　はＰＮ符号位相制御パルス生成回路、９　は復調回路
、１０は第２の整合フィルタ、４１　は比較回路、４２
は外部回路である。

第１図において、　２値化回路２　は受信ＰＮ符号と基
準ＰＮ符号（チ）が相関器１　において一致した時およ
びその近傍に現われる相関スパイク（ニ）を、その極性
の正側および負側に分離した相関パルス（ホ）を生成す
る。第１の整合フィルタ　３　は２値化回路２　から出
力される相関パルス（ホ）のパターンが所定の判定パタ
ーンに一致した時、パルス（へ）（初期同期検出信号）
を出力する。

アップダウンカウンタ　４　は基準ＰＮ符号発生器５　
から出力されるストローブパルス（す）によって初期化
され、例えばマイクロプロセッサ等の外部回路から設定
されるオフセット値（イ）よりアップカウントを行なう
が、第１の整合フィルタ　３　からパルス（へ）が出力
されると、これによりトリガされてダウンカウントを行
ないボローパルス（ト）を発生する。

基準ＰＮ符号発生器５は外部回路４２　から設定される
基ｉ！ｌ！ＰＮ符号の初期情報（ハ）に基づいて基準Ｐ
Ｎ符号（チ）およびその先頭ビットを示すストローブパ
ルス（す）を出力する。

サンプリングおよびウィンドパルス発生器６は２値化回
路２　から出力される相関パルス（ホ）をサンプリング
し、かつ抽出するためのサンプリングパルス（ヌ）およ
びウィンドパルス（ル）を出力する。ディジタル位相ロ
ックループ回路７　は相関器　１　に入力される受信信
号（ロ）に含まれる受信ＰＮ符号と基準信号に含まれる
基準ＰＮ符号（チ）の同期保持を行なう。

ＰＮ符号位相制御パルス生成回路８はアップダウンカウ
ンタ　４　およびディジタル位相ロックループ７　から
出力されるパルス（ト）および（ヲ）によりトリガされ
て、基準ＰＮ符号（チ）の位相制御パルス（ヨ）を出力
する。復調回路９　は２値化回路　２　から出力される
相関パルス（ホ）およびサンプリングおよびウィンドパ
ルス発生器６　から出力されるウィンドパルス（ル）に
よって２値データに復調を行なう、第２の整合フィルタ
　１０　は復調回路　９　から出力される２値データ（
り）が所定のパターンに一致した時にパルス（し）を出
力する。

なお上記各回路は外部回路４２　から出力される受信動
作起動パルスによりトリガされてそれぞれの動作を開始
する。

次に上述した本発明の実施例の動作をより詳細に説明す
るが、その説明を容易にするため、ＰＮ符号の１周期と
データ・ビットの長さが等しく、相関Ｗ！１　　による
積分区間と　ＰＮ符号１周期が等しい場合を例にとる。

外部回路４２　から受信動作起動パルスが出力されると
、基準ＰＮ符号発生６５　は外部回路４２　により設定
されたＰＮ符号の初期情報（ハ）に基づいて基準信号に
含まれる基＊ＰＮ符号（チ）を相関器　１　に与える。

　ｓｓｃ信号が受信され、受信信号（ロ）に含まれる受
信ＰＮ符号と基準ＰＮ符号（チ）が一致すると、相関Ｉ
ｌｌ　　から相関スパイク（ニ）が２値化回路２に出力
される。２値化回路２　は第２図に示すように相関スパ
イク（ニ）を正側と負側に分離し、相関パルス（ホ）を
生成し、第１の整合フィルタ３、ディジタル位相ロック
ループ７　および復調回路９　に与える。

さて、前述したように相関器　１　において前記両ＰＮ
符号がどのような位置で一致しているか不明であり、同
符号の一致する位置が正しく設定されなければ受信デー
タを正しく復調することができないので、最終的には所
定の位置で一致するように初期同期を行なう必要があり
、本発明では下記のようにしてこの初期同期の動作を行
なう。

送信されてくるデータは第１０図（ａ）に示すようにプ
リアンプルデータおよび情報データより構成される。

送信されてくるデータには第１０図（ｂ）に示すように
初期同期のための所定のパターン（初期同期用パターン
）が含まれており、　２値化回路２　から出力される相
関パルス（ホ）は第１の整合フィルタ　３　に入力され
る。第１の整合フィルタ　３　は相関パルス（ホ）のパ
ターンが設定されている所定のパターンに一致した時、
パルス（へ）ｔｉ−アップダウンカウンタ　４　に出力
する。

アップダウンカウンタ　４　は第３図に示すように第１
の整合フィルタ　３　からパルス（へ）が出力されるま
で、基準ＰＮ符号発生器５　から出力される基準ＰＮ符
号（チ）の先頭ビットを示すストローブパルス（す）に
よって初期化され、外部回路４２　から設定されるオフ
セット値（イ）よりアップカウントを繰り返す、第１の
整合フィルタ　３　からパルス（へ）が出力されると、
アップダウンカウンタ　４　は該パルスのタイミングで
アップカウントからダウンカラン１−に切り換わり、カ
ウンタ　４　のカウント値が０　になった時、ボローパ
ルス（ト）を　ＰＮ符号位相制御パルス生成回路８　に
出力する。

ＰＮ符号位相制御パルス生成回路８は上記ボローパルス
（ト）によりトリガされて基準ＰＮ符号（チ）の位相制
御パルス（ヨ）を基ｉｇＰＮ符号発生器Ｓ、サンプリン
グパルスおよびウィンドパルス発生器６およびディジタ
ル位相ロックループ回路に出力する。

上述した一連の動作により受信ＰＮ符号と基準ＰＮ　符
号（チ）が一致するに至る。

第４図、第５図および第６図は第１の整合フィルタ　３
　の−構成例を示す。

第４図において、１１　はシフトレジスタ、１２はパル
ス計数器、１３　は比較器である。

シフトレジスタ　１１　は第５図に示すように複数のシ
フトレジスタ　ＳＲ，〜Ｓ　Ｒ’ａが直列に接続されて
おり、各々は符号クロックにより駆動され、一定の長さ
ごとに出力端子が設定されており、それぞれの出力はパ
ルス計数器　１２　に与えられる。

パルス計数器　１２は各シフトレジスタから並列に出力
されるパルスの総数をカウントし、そのカウントを２進
データに変換して比較器１３　に出力する。このパルス
計数器１２は例えば、第６図に示すように複数の半加算
器　１４　および全加算器　１５　から成る。

上記各シフトレジスタの並列出力は２個１組として各半
加算器１４　に入力され、半加算が行なわれる。その結
果得られた加算出ρは２°位に、またキャリー出力は　
２１位に割り当てることにより２進データに変換する。

さらに、２進データに変換した各々を全加算器１５　に
入力して加算する。このようにしてシフトレジスタ　１
１　から並列に出力されたパルスの総数は２進データに
変換される。

比較器１３　はパルス計数器　１２　から出力される２
進データと外部回路により設定される閾値を比較し、２
進データが閾値に達した時にパルスを出力する。

上述した構成の第１の整合フィルタ　３　において、例
えば送信されてくる初期同期のためのデータのパターン
が全て“１″の場合には、相関スパイクが発生する。す
なわち、正側の相関スパイクは相関器　１　の積分区間
に相当する時間（以下遅延時間と称する。）Ｔの　１／
２　の周期で発生し、負側の相関スパイクは発生しない
。したがって２値化回路　２　によって相関スパイクと
同一周期で正側の相関スパイクが生成されるが、負側の
相関スパイクは生成されない。

この相関スパイクはシフトレジスタ　１１　に入力され
るが、このシフトレジスタ　１１　には第５図に示すよ
うに遅延時間Ｔの　１／２毎に出力端子が設定されてい
る。したがって正常に信号が受信されているなら、シフ
トレジスタ　１１　から遅延時間Ｔの　１／２毎にパル
スが増加しながら並列に出力されていき、パルス計数器
　１２　によって前述のように２進、データに変換され
、その後比較器　１３　に外部回路４２　から設定され
た閾値に達すると、比較器　１３　はパルスを出力する
。

第１の整合フィルタ　３　の上述した構成によれば、雑
音などにより相関器　１　の出力に異常が生じても、正
常な相関パルスのみに整合を取ることが可能である。

なおシフトレジスタ　１１　を構成する複数のシフトレ
ジスタ　ＳＲ，〜ＳＲ，に設定する出力端子の間隔は送
信されてくる初期同期のためのデータのパターンに対応
して変形される。

第７図および第８図は第２の整合フィルタ１゜の−構成
例を示す。第７図において、　２１　はシフトレジスタ
、２２　はパルス計数器、２３　は比較器である。

シフトレジスタ　２１　は、第８図に示すように。

複数のシフトレジスタ　ＳＲ，’〜　ＳＲ，’　が直列
に接続されて成り、１データビツトの長さに等しい周期
のクロックにより駆動され、各シフトレジスタには出力
端子が設定されている。

シフトレジスタ　２１　には復調データが入力され、第
１０図（ｂ）に示すようにプリアンプルデータに含まれ
ている情報データのスタートタイミングを検出するため
に設定されたパターンに上記復調データが一致した時、
全てのシフトレジスタＳＲｚ’　−ＳＲ，’　からパル
スが出力されるように、各シフトレジスタの出力にはイ
ンバータＩＮＶ　が適宜接続されるようになっており、
各シフトレジスタの出力はパルス計数器２２　に出力さ
れる。

パルス計数器２２および比較器２３は前記のものと同様
に構成されており、パルス計数器２２はシフトレジスタ
　２１　から出力されるパルスの総数をカウントして２
進データに変換し。

比較器２３　に出力する。比較器２３はこの２進データ
と外部回路４２　から設定される閾値との比較を行ない
、該２進データが閾値に達した時にパルスを出力する。

さて、上述のようにして初期同期が成立し、所定の両符
号間の配置関係になる。

しかし両符号間の符号クロック周波数に誤差が有る場合
には、上記配置関係から徐々に同符号が一致する位置が
ずれてゆく、すなわち、初期同期が成立しても両符号間
の符号クロック周波数が異なると、同符号が一致する位
置は正常な位置から徐々にずれてしまう。

このため本発明においては上記ずれ、すなわち位相誤差
を補正して同期保持を行なうように下記の処置がとられ
ている。

ＰＮ符号位相制御パルス生成回路８　から出力された基
準ＰＮ符号（チ）の位相制御パルス（ヨ）によってサン
プリングパルスおよびウィンドパルス発生器６　および
ディジタル位相ロックループ回路７は初期化される。

上記回路６は第９図に示すように、正常な位置関係で得
られる相関パルス（ホ）に対しその時間的に前後にサン
プリングパルスＳ、、Ｓ２を発生し、上記回路７　に出
力する。該回路７はサンプリングパルスＳｌ＋３２によ
って相関パルス（ホ）を常時サンプリングし、該相関パ
ルスのずれ方向をモニタする。

上記回路７はサンプリングが行なわれる毎に。

内部のカウンタによってその回数をカウントし、両サン
プリングパルスによるサンプリング回数の差があると、
この差が所定値に達した時に進み、あるいは遅れのずれ
量を示すパルス（ヲ）を前記回路８　に出力する。

該回路８は上記パルス（ヲ）でＩ−リガされ、両サンプ
リングパルスによる相関パルスのずれ検出量に対応する
基準ＰＮ符号（チ）の位相制御パルスを基準ＰＮ符号発
生器５　に与えその位相を制御する。これにより両符号
間の位相誤差は補正され、同期を保持することができる
。

しかし、前記両符号間の符号クロック周波数の誤差が著
しい場合、前記両サンプリングパルスによるずれ検出量
に対応する基準ＰＮ符号（チ）の位相制御パルスの位相
制御量の限界を越え、正常な同期保持動作が行なえなく
なる可能性がある。

以下に上記の場合における同期保持動作を、相関パルス
（ホ）とサンプリングパルス（ヌ）の時間的に正常な位
置関係（第３図のＡ）から。

サンプリングパルス（ヌ）に対し相関パルス（ホ）が時
間的に前方にずれた位置関係（第３図のＢ）を例に取っ
て説明する。

比較回路４１　はディジタル位相ロックループ回路７　
から出力される進みおよび遅れのずれ量を示すパルス（
ヲ）の出力回数を計数し、進み方向に出力回数が増加し
、計数値が外部回路４２から設定される閾値に達した時
、ずれ方向検出パルスとして進み方向検出パルス（ソ）
を外部回路４２　に出力する。外部回路４２は比較回路
４１　から出力された進み傾向検出パルス（ソ）に対応
する位相制御パルス（ヨ）の位相制御量（ツ）を、初期
に設定した１チツプから２チツプに変化させる。

すなわち、基準ＰＮ符号の位相制御パルス（ヨ）が制御
する位相量は、第３図のＣと　Ｄに示すように、１チツ
プから２チツプに変化する。

このようにして、サンプリングパルス（ヌ）に対する相
関パルス（ホ〕の進みあるいは遅れのずれ方向の傾向を
検出することによって、基準ＰＮ符号の位相制御量を変
化させ同期保持を安定に行なう。

第１１図は、比較回路４１　の−構成例を示す。

第１１図において、３１　および３２はカウンタ、３３
および３４　はは比較器である。カウンタ　３１　およ
び３２はディジタル位相ロックループ回路　７　から出
力される進みおよび遅れのずれ量を示すパルス（ヲ）が
入力される。そして、カウンタ　３１　および３２　か
ら計数値が比較器３３　および３４　に出力される。比
較器３３および３４　はカウンタ　３１　および３２か
ら出力された計数値が、外部回路４２　から設定される
閾値に達すると、進みおよび遅れ傾向検出パルスをずれ
方向検出パルスとして外部回路４２　に出力する。

以上説明したようにして受信ＰＮ符号および基準ＰＮ符
号の相関器１　における初期同期およびその同期保持が
行なわれることにより、復調回路９　により下記のよう
にして正確なデータ復調を行なうことができる。

第９図に示すように、相関パルス（ホ）とサンプリング
パルスＳ、、Ｓ２の位置間゛係は常時保持される。

サンプリングパルスおよびウィンドパルス発生器６　は
、第９図に示すように、サンプリングパルスＳ１の立上
がりエツジからサンプリングパルスＳ２の立下がりエツ
ジまでの間隔に等しい幅を有するウィンドパルス（ル）
を発生し、上記回路９　に出力する。該回路９　はウィ
ンドパルス（ル）により相関パルス（ホ）を抽出し、正
確なデータ復調を行なう。

［発明の効果］ 以上説明した通り１本発明によれば、符号クロック周波
数の誤差が著しい場合であっても、正常な同期保持動作
が行なえるという利点が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
上記実施例における２値化回路の動作説明用タイミング
チャート、第３図は上記実施例の初期同期動作説明用タ
イミングチャート、第４図、第５図および第６図は上記
実施例における第１の整合フィルタの一構成例を示すブ
ロック図、第７図および第８図は上記実施例における第
２の整合フィルタの一構成例を示すブロック図、第９図
は上記実施例の同期保持動作および復調説明用の波形図
、第１０図は送信データおよびプリアンプルデータの構
成図、第１１図は比較回路の一構成例を示す図である。 １　・・・・・・・・・相関器、２・・・・・・・・・
　２値化回路、３・・・・・・・・・第１の整合フィル
タ、４　・・・・・・・・・アップダウンカウンタ、５
・・・・・・・・・基準ＰＮ符号発生器、６・・・・・
・・・・サンプリングパルスおよびウィンドパルス発生
器、７・・・・・・・・・ディジタル位相ロックループ
回路、８・・・・・・・・・ＰＮ符号位相制御パルス生
成回路、９　・・・・・・・・・復調回路、１０・・・
・・・・・・第２の整合フィルタ、４１　・・・・・・
・・・比較回路、４２・・・・・・・・・外部回路。 第２図 特許出願人　クラリオン株式会社

Claims (1)

1. 【特許請求の範囲】 受信信号に含まれる受信擬似雑音符号と受信側で発生さ
   れる基準擬似雑音符号との相関を取る相関器を備え、該
   相関器から出力される相関スパイクより生成される相関
   パルスの時間的に前後のタイミングにサンプリングパル
   スを発生させ、上記相関パルスと上記サンプリングパル
   スに基づいてそれらのずれ方向およびずれ量を示すずれ
   信号を検出し、このずれ信号に対応する位相制御パルス
   により上記基準擬似雑音符号の位相を制御する位相制御
   手段を備え、上記両符号の同期を保持するスペクトラム
   拡散受信機において、 上記ずれ信号の出力回数を計数する計数手段と、該計数
   手段に基づいて上記位相制御手段の上記位相制御パルス
   に対する擬似雑音符号の位相制御量変更手段と を具備することを特徴とするスペクトラム拡散受信機。