JPS5818940A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5818940A JPS5818940A JP56117080A JP11708081A JPS5818940A JP S5818940 A JPS5818940 A JP S5818940A JP 56117080 A JP56117080 A JP 56117080A JP 11708081 A JP11708081 A JP 11708081A JP S5818940 A JPS5818940 A JP S5818940A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- etching
- film
- metal film
- electrode wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、電極配線ノ９ターン寸法を小さくして高密度
化を図ると共に、信頼性の高い半導体装置を製造するた
めの方法に関するものである。
化を図ると共に、信頼性の高い半導体装置を製造するた
めの方法に関するものである。
半導体集積回路（以下、ＩＣと言う）は、年々、大規模
化の傾向をたどシ、それにともなってノやターン寸法も
微細化されてきている。この傾向は、メモリーＩＣでは
特に著しい。そして、メモリーＩＣでは、電極配線の数
が多いため、電極配線が占める領域も非常に大きく、さ
らに各電極配線は、半導体基板中の不純物拡散領域とコ
ンタクト窓を介して接続されている。従来の設計基準で
は、例えば３μｍの基準の場合、コンタクト窓が３μｍ
であって、その上に配線される電極配線は、マスク合せ
精度、エツチング精度等を考慮して５μｍ程度の寸法と
されている。このため、コンタクト窓の周辺のみの電極
配線の寸法が大きくなシ、これに伴なってコンタク）・
窓を多数、必要とするＩＣではチップ面積が増大し、チ
ップ基板の信頼性ひいては歩留りの低下をきたすことに
なっていた。このような問題を解消するため電極配線の
寸法とコンタクト窓の寸法とを同一とすることも考えら
れるが、マスク合せのズレ、エツチングによる電極配線
の細りにより、コンタクト窓の一部が露出され、信頼性
が低下すると共に、電極配線の接触面積が小さくなるた
めコンタクト不良が増大するという新たな問題もある。
化の傾向をたどシ、それにともなってノやターン寸法も
微細化されてきている。この傾向は、メモリーＩＣでは
特に著しい。そして、メモリーＩＣでは、電極配線の数
が多いため、電極配線が占める領域も非常に大きく、さ
らに各電極配線は、半導体基板中の不純物拡散領域とコ
ンタクト窓を介して接続されている。従来の設計基準で
は、例えば３μｍの基準の場合、コンタクト窓が３μｍ
であって、その上に配線される電極配線は、マスク合せ
精度、エツチング精度等を考慮して５μｍ程度の寸法と
されている。このため、コンタクト窓の周辺のみの電極
配線の寸法が大きくなシ、これに伴なってコンタク）・
窓を多数、必要とするＩＣではチップ面積が増大し、チ
ップ基板の信頼性ひいては歩留りの低下をきたすことに
なっていた。このような問題を解消するため電極配線の
寸法とコンタクト窓の寸法とを同一とすることも考えら
れるが、マスク合せのズレ、エツチングによる電極配線
の細りにより、コンタクト窓の一部が露出され、信頼性
が低下すると共に、電極配線の接触面積が小さくなるた
めコンタクト不良が増大するという新たな問題もある。
このような問題を解決するため、第１図に示されたよう
な製造方法も提案されている。工程（ａ）において、不
純物拡散領域１を有する半導体基板２上に絶縁膜３が形
成され、さらに不純物拡散領域１に合せてフォトレジス
ト 次に工程（ｂ）において、上記フォトレジストン４をエ
ツチングマスクとして露出した絶縁膜３をエツチング処
理により除去し、コンタクト窓５を形成し、続いて前記
絶縁膜３と同等の厚さの第１の金属膜６を蒸着する。工
程（ｃ）において、フォトレノストックターン４と、こ
のフォトレジストノ？ターン４上の金属膜６とを同時に
除去して、表面を平坦にする。次に工程（ｄ）において
、電極配線用、の第２の金属膜を表面に蒸着して前記第
１の金属膜６の一部と接続した後、電極配線，パターン
７に形成する。
な製造方法も提案されている。工程（ａ）において、不
純物拡散領域１を有する半導体基板２上に絶縁膜３が形
成され、さらに不純物拡散領域１に合せてフォトレジス
ト 次に工程（ｂ）において、上記フォトレジストン４をエ
ツチングマスクとして露出した絶縁膜３をエツチング処
理により除去し、コンタクト窓５を形成し、続いて前記
絶縁膜３と同等の厚さの第１の金属膜６を蒸着する。工
程（ｃ）において、フォトレノストックターン４と、こ
のフォトレジストノ？ターン４上の金属膜６とを同時に
除去して、表面を平坦にする。次に工程（ｄ）において
、電極配線用、の第２の金属膜を表面に蒸着して前記第
１の金属膜６の一部と接続した後、電極配線，パターン
７に形成する。
このような工程によれば、コンタクト窓５には、周囲の
絶縁膜３と同一高さに第１の金属膜６が埋、め込まれる
こととなるため、電極配線・母ターン７を形成した場合
にも、不純物拡散領域１との電気的接続は確実化される
と共に、簡単となる。また、従来、コンタクト部周辺の
み電極配線・ｅターンの巾を広くして周辺の段差による
断線を防止していたが、上記方法によれば、コンタクト
窓５に第１の金属膜６が埋め込まれるため、電極配線・
リーンのサイズを小さくすることが可能である等の効果
はあるが、次のような問題もある。すなわち、電極配線
・母ターンを形成する電極配線用金属の蒸着方法として
、半導体基板の表面段差に対するカバレッジが良好なス
・ぐツタ蒸着方式を採用．すると、第１の金属膜を蒸着
す−る際に、カバレッジが良すぎるため、第２図の（、
）に示されたように、コンタクト窓１１０ノやターンエ
ツジ部１２にも厚い金属膜１３が蒸着されてしまう。第
３図は、このス・やツタ蒸着方法による金属膜１３の状
態を示す平面図であって、ツクターンエツジ部１２の金
属膜厚は平坦部のそれとほぼ同一である。この状態でフ
ォトレノスト 除去を試みても、上記パターンエッノ部１２の金属膜厚
が大きいため、溶剤が侵入せず、例えピンホール１５を
介して溶剤が侵入したとしても、コンタクト窓１１の金
属膜１３とフォトレジストノやターン１４の上の金属膜
１３′は分離されていないため、フォトレノストックタ
ーン １３′は除去されず、コンタクト窓のみに金属膜１３を
残存させることは非常に困難である。
絶縁膜３と同一高さに第１の金属膜６が埋、め込まれる
こととなるため、電極配線・母ターン７を形成した場合
にも、不純物拡散領域１との電気的接続は確実化される
と共に、簡単となる。また、従来、コンタクト部周辺の
み電極配線・ｅターンの巾を広くして周辺の段差による
断線を防止していたが、上記方法によれば、コンタクト
窓５に第１の金属膜６が埋め込まれるため、電極配線・
リーンのサイズを小さくすることが可能である等の効果
はあるが、次のような問題もある。すなわち、電極配線
・母ターンを形成する電極配線用金属の蒸着方法として
、半導体基板の表面段差に対するカバレッジが良好なス
・ぐツタ蒸着方式を採用．すると、第１の金属膜を蒸着
す−る際に、カバレッジが良すぎるため、第２図の（、
）に示されたように、コンタクト窓１１０ノやターンエ
ツジ部１２にも厚い金属膜１３が蒸着されてしまう。第
３図は、このス・やツタ蒸着方法による金属膜１３の状
態を示す平面図であって、ツクターンエツジ部１２の金
属膜厚は平坦部のそれとほぼ同一である。この状態でフ
ォトレノスト 除去を試みても、上記パターンエッノ部１２の金属膜厚
が大きいため、溶剤が侵入せず、例えピンホール１５を
介して溶剤が侵入したとしても、コンタクト窓１１の金
属膜１３とフォトレジストノやターン１４の上の金属膜
１３′は分離されていないため、フォトレノストックタ
ーン １３′は除去されず、コンタクト窓のみに金属膜１３を
残存させることは非常に困難である。
本発明は、このような問題を解決した電極・ぐターン形
成法を使用した半導体装置の製造方法を提供することで
ある。
成法を使用した半導体装置の製造方法を提供することで
ある。
次に、本発明の半導体装置の製造方法を第４図に示され
た実“施例に基づいて説明する。
た実“施例に基づいて説明する。
工程ａ 不純物拡散領域２１を有する、例えばＳｒ ＋
ＣａＡｇ 、 ＧａＰ等の半導体基板２２上に、Ｓｉ
０２。
ＣａＡｇ 、 ＧａＰ等の半導体基板２２上に、Ｓｉ
０２。
Ｓｉ３Ｎ４ ＊ Ｔａ２０３等の絶縁膜２．３を形成し
、、さらに不純物拡散領域２１に整合させて、フォトレ
ジストパターン′２４を形成する。
、、さらに不純物拡散領域２１に整合させて、フォトレ
ジストパターン′２４を形成する。
工程ｂ 上記第１の樹脂・やターフ２４をエツチングマ
スクとして絶縁膜２３の露出部を、ウェットエツチング
、ドライエツチング等で除去してコンタクト窓２５を形
成する。
スクとして絶縁膜２３の露出部を、ウェットエツチング
、ドライエツチング等で除去してコンタクト窓２５を形
成する。
工程Ｃ 上記絶縁膜と同等の膜厚の、Ａｔ， Ａｕ。
Ｍつ等から成る第１の金属膜２６を蒸着し、全面にフォ
トレジスト の第２の樹脂２７を塗布する。
トレジスト の第２の樹脂２７を塗布する。
工程ｄ 上記第２の樹脂２７０表面から、酸素ガスを用
いてプラズマエツチング、スノクツタエッチング、イオ
ンエツチング等のドライエツチングを行ない、コイタク
ト部２５のみに第２の樹脂２７を残す〇 工程ｅ 第２−の樹脂２７をエツチングマスクとしてコ
ンタクト部２５以外の第１の金属膜２６をエツチング除
去する。 ！ 工程ｆ 第１の樹脂２４、第２の，樹脂２７を除去して
コンタクト部２５にのみ第１の金属膜２，６を残す。
いてプラズマエツチング、スノクツタエッチング、イオ
ンエツチング等のドライエツチングを行ない、コイタク
ト部２５のみに第２の樹脂２７を残す〇 工程ｅ 第２−の樹脂２７をエツチングマスクとしてコ
ンタクト部２５以外の第１の金属膜２６をエツチング除
去する。 ！ 工程ｆ 第１の樹脂２４、第２の，樹脂２７を除去して
コンタクト部２５にのみ第１の金属膜２，６を残す。
工程ｇ Ａｌ ｒ Ｍｏ ｒ Ａｕ等の電極配線用の
第２の金属膜を蒸着した後、写真食刻法によって所望の
電極配線・母ターン２８を形成する。
第２の金属膜を蒸着した後、写真食刻法によって所望の
電極配線・母ターン２８を形成する。
従来におイテは、５ｉ０２ （：’；５０００ Ｘ ）
（Ｄミ（０段差でコンタクト窓に第１の金属を埋込ん
でいたので、段差が少ないために第２のレジストを歩留
りよくコンタクト窓部のみに残すことは困難であったが
、本発明においては、第１のレノスＩ・（≧１０．０Ｏ
ＯＸ）と絶縁膜とを積重ねて多層としたので、大きな段
差を形成することが可能となり、容易に、歩留りよくコ
ンタクト窓部に第２のレジストを残すことができ、また
第１のレノストの除去工程を省略することもできる。
（Ｄミ（０段差でコンタクト窓に第１の金属を埋込ん
でいたので、段差が少ないために第２のレジストを歩留
りよくコンタクト窓部のみに残すことは困難であったが
、本発明においては、第１のレノスＩ・（≧１０．０Ｏ
ＯＸ）と絶縁膜とを積重ねて多層としたので、大きな段
差を形成することが可能となり、容易に、歩留りよくコ
ンタクト窓部に第２のレジストを残すことができ、また
第１のレノストの除去工程を省略することもできる。
以上のような工程を採ることによシ、第２の樹脂ヲコン
タクト窓に対してセルフアライメント的に残すことが可
能となシ、コンタクト部のノ４ターンエツジに厚い金属
がス・セッタ蒸着されても歩留シを低下させることなく
、電極配線・母ターンを形成することが可能となる。
タクト窓に対してセルフアライメント的に残すことが可
能となシ、コンタクト部のノ４ターンエツジに厚い金属
がス・セッタ蒸着されても歩留シを低下させることなく
、電極配線・母ターンを形成することが可能となる。
第１図は、従来の半導体装置の製造方法を示すプロセス
図、第２図は、従来法による問題点を説明するための断
面図、第３図は、その平面図、第４図は、本発明の半導
体装置の製造方法を゛示すゾロセス図である０ ２１・・・不純物拡散領域、２２・・・半導体基板、２
３・・・絶縁膜、２４・・・第１の樹脂ノ母ターン、２
５・・・コンタクト窓、２６・・・金属膜、２７・・・
第２の樹脂、２８・・・電極配線・母ターン。 第１図 第２図 第３図
図、第２図は、従来法による問題点を説明するための断
面図、第３図は、その平面図、第４図は、本発明の半導
体装置の製造方法を゛示すゾロセス図である０ ２１・・・不純物拡散領域、２２・・・半導体基板、２
３・・・絶縁膜、２４・・・第１の樹脂ノ母ターン、２
５・・・コンタクト窓、２６・・・金属膜、２７・・・
第２の樹脂、２８・・・電極配線・母ターン。 第１図 第２図 第３図
Claims (1)
- 半導体基板上の絶縁膜に所定の・にターンを有する第１
の樹脂膜を形成し、該第１の樹脂膜をエツチングマスク
として該絶縁膜をエツチングオフする工程と、該絶縁膜
と同等の厚さの第１の金属膜を蒸着し表面に第２の樹脂
膜を塗布する工程と、該第１の樹脂膜上の該第１の金属
膜の表面が露出するまで該第２の樹脂膜をエツチングす
る工程と、該第２の樹脂膜をエツチングマスクとして該
第１の金属膜をエツチングオンし、該第１．第２の樹脂
膜を除去する工程と、第２の金属膜を蒸着して該第１の
金属膜と接続するように該第２の金属膜を選択的に残す
工程とから成ることを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56117080A JPS5818940A (ja) | 1981-07-28 | 1981-07-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56117080A JPS5818940A (ja) | 1981-07-28 | 1981-07-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5818940A true JPS5818940A (ja) | 1983-02-03 |
| JPS6256663B2 JPS6256663B2 (ja) | 1987-11-26 |
Family
ID=14702892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56117080A Granted JPS5818940A (ja) | 1981-07-28 | 1981-07-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5818940A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61124154A (ja) * | 1984-11-20 | 1986-06-11 | Nec Corp | 半導体装置の製造方法 |
-
1981
- 1981-07-28 JP JP56117080A patent/JPS5818940A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61124154A (ja) * | 1984-11-20 | 1986-06-11 | Nec Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6256663B2 (ja) | 1987-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0136569B1 (ko) | 고집적 반도체 소자의 콘택홀 형성 방법 | |
| JP2519819B2 (ja) | コンタクトホ―ルの形成方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JPH08130195A (ja) | 半導体装置及びその製造方法 | |
| KR100248150B1 (ko) | 반도체소자의 콘택홀형성방법 | |
| JPS6256663B2 (ja) | ||
| JP2699454B2 (ja) | メモリ装置の製造方法 | |
| JPH0222844A (ja) | 半導体集積回路 | |
| JPH01189939A (ja) | 半導体集積回路 | |
| JPS58155A (ja) | 半導体装置の製造方法 | |
| JPS6043844A (ja) | 半導体装置の製造方法 | |
| JPH0656847B2 (ja) | 半導体集積回路の製造方法 | |
| JPS59181647A (ja) | 半導体装置の製造方法 | |
| JPS59163838A (ja) | 半導体装置の製造方法 | |
| JPH0774248A (ja) | 半導体装置及びその製造方法 | |
| JPH0476207B2 (ja) | ||
| JPS61296722A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH11186224A (ja) | 半導体装置の製造方法 | |
| JPS61288445A (ja) | 半導体装置の製造方法 | |
| JPH10340951A (ja) | 半導体装置及びその製造方法 | |
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| JPH01128544A (ja) | 半導体装置およびその製造方法 | |
| KR19980080479A (ko) | 자기정합적인 콘텍트홀 형성 방법 | |
| JPS60227441A (ja) | 集積回路の製造方法 |